SU617845A1

SU617845A1 - Binary counter checking device

Info

Publication number: SU617845A1
Application number: SU762357469A
Authority: SU
Inventors: Виктор Маркович Щербатюк; Игорь Дмитриевич Гавшин
Original assignee: Предприятие П/Я В-2188
Priority date: 1976-05-03
Filing date: 1976-05-03
Publication date: 1978-07-30

Description

устанавливает его в нулевое состо ние. Если же состо ние счетчика не изменилось, то контрольный триггер останетс в единич-, ном состо нии и при ностуиленнн на второй вход элемента И 10 тактового имиульса , задержанного элементом задержки 11 на врем переходных процессов в счетчике и контрольном триггере 9, на выходе элемента И 9 по витс сигнал ошибки.sets it to zero. If the state of the counter has not changed, then the control trigger will remain in the unit state and when nostuilnn to the second input of the element And 10 clock emuls delayed by the delay element 11 at the time of transient processes in the counter and control trigger 9 9 according to the Wits error signal.

Пороговый элемент 8 контролирует счетчик как при срабатывании, так-и в промежутке между тактовыми импульсами и выдает сигнал ошибки всегда, когда переход из состо ни «О в состо ние «1 (а в последнем разр де также н переход из состо ни «1 в состо ние «О) произошел более , чем в одном разр де счетчика.The threshold element 8 controls the counter both when triggered and between clock pulses and generates an error signal whenever the transition from state “O to state” 1 (and in the last bit also transition from state “1 to The state “O) occurred in more than one counter of the counter.

При ложном срабатывании счетчика в промежутке между тактовыми импульсами сигнал ошибки с выхода первого элемента ИЛИ поступает на вход элемента И 5 и далее на его выход, так как в этот промежуток времени на втором его входе отсутствует запираюш,ий сигнал, который формируетс одновибратором 6 в момент прихода тактового импульса. Длительность запираюш;его сигнала перекрывает врем переходных процессов.If a counter is triggered in the interval between clock pulses, the error signal from the output of the first element OR is fed to the input of the element 5 and further to its output, because during this period of time the second input does not have a lock signal that is formed by the single-oscillator 6 at the moment arrival of the clock pulse. The duration is locked; its signal overlaps the transient time.

Таким образом, контролируютс как случайные сбои, так н посто нные отпады в разр дах счетчика.In this way, both random failures and permanent drops in the bits of the counter are monitored.

Claims

1. Forward No. 2306228 of 04.01.76, according to which a decision was made to issue an author's certificate.

2. USSR author's certificate number 437227, cl. H OZK 23/02, 1974.