SU605229A1

SU605229A1 - Information transmission system address generating device

Info

Publication number: SU605229A1
Application number: SU762432833A
Authority: SU
Inventors: Анатолий Петрович Уриков; Александр Григорьевич Ермаков; Александр Васильевич Маркелов
Original assignee: Морской Гидрофизический Институт Ан Украинской Сср
Priority date: 1976-12-21
Filing date: 1976-12-21
Publication date: 1978-04-30

Description

1one

Изобретение относитс к системам передачи электрических сигналов и может быть использовано в автоматизированных системах сбора и обработки информации.The invention relates to electrical signal transmission systems and can be used in automated systems for collecting and processing information.

Известны различные устройства дл формирОВани адресов, содержащие источники информации, триггеры, элементы И, регистры и вычислительную машину 1.Various devices for generating addresses are known, containing information sources, triggers, AND elements, registers, and a computer 1.

Наиболее близким по технической сущности к изобретению вл етс формирователь адреса системы передачи информации, содержащий триггер, выход которого и выход генератора подключены к входам элемента И, выходом подсоединенного к первому входу блока выборки адресов, первый выход которого соединен с шифратором адресов, а второй выход - с первым входом регистра сдвига 2.The closest to the technical essence of the invention is the shaper of the information transfer system address, which contains a trigger, the output of which and the generator output are connected to the inputs of the AND element, the output connected to the first input of the address selection block, the first output of which is connected to the address coder, and the second output is with the first input of the shift register 2.

Общим недостатком известных устройств вл етс больша аппаратурна сложность.A common drawback of the known devices is a large hardware complexity.

Цель изобретени - упрош;ение формировател адреса.The purpose of the invention is to simplify the address maker.

Это достигаетс тем, что в формирователь адреса введен блок формировани носледовательности адресов, а блок выборки адресов выполнен на триггерах и элементах И. Первый и второй выходы каждого триггера соединены соответственно с первыми входами соответствующего первого и второго элементов И. Выход каждого первого элемента И нодключен к первому входу соответствующего триггера , выходы всех триггеров - к третьему элементу И. Вторые входы каждых последующих первого и второго элементов И, кроме первых , соединены с выходом предыдущего второго элемента И,,выход третьего элемента И и выходы первых элементов И - соответственно с вторым и первым выходами блока выборки адресов. Вторые входы первого и второго первых элементов И подключены к первохму входу блока выборки адресов, выход регистра сдвига через блок формировани последовательности адресов соединен с вторыми входами триггеров блока выборки адресов. Управл ющий вход устройства подключен к входу триггера и второму входу регистра сдвига.This is achieved by the fact that an address succession block is entered into the address builder, and the address sampling block is executed on triggers and elements I. The first and second outputs of each trigger are connected respectively to the first inputs of the corresponding first and second elements I. The output of each first element And is connected to the first input of the corresponding trigger, the outputs of all the triggers to the third element I. The second inputs of each subsequent first and second elements AND, except the first, are connected to the output of the previous second And, the output of the third element And the outputs of the first elements And, respectively, with the second and first outputs of the address selection block. The second inputs of the first and second first elements I are connected to the first input of the address selection block, the output of the shift register through the address sequence generation block is connected to the second inputs of the address selection block triggers. The control input of the device is connected to the trigger input and the second input of the shift register.

Функциональна схема формировател адреса приведена на фиг. 1.The functional diagram of the address driver is shown in FIG. one.

В состав устройства вход т генератор 1, элемент И 2, триггер 3, регистр 4 сдвига, блок 5 формировани последовательности адресов, блок 6 выборки адресов, шифратор 7 адресов.The device includes a generator 1, element 2, trigger 3, shift register 4, an address sequence generation unit 5, an address selection block 6, an address encoder 7.

На фиг. 2 представлена функциональна схема блока выборки адресов. On состоит из т узлов, каждый из которых включает триггер 8, элементы И 9, 10 и 11.FIG. 2 is a functional block diagram of the address selection block. On consists of m nodes, each of which includes a trigger 8, the elements And 9, 10 and 11.

На фиг. 3 представлена временна диаграмма работы формировател адреса.FIG. 3 is a temporary diagram of the operation of the address maker.

Работа формировател адреса системы передачи информации состоит в следующем.The work of the address generator of the information transfer system is as follows.

Сигналом «Начальна установка устанавливаютс в состо ние «О триггеры 3 и все к разр дов регистра 4 сдвига, за исключением 1-го разр да, который устанавливаетс в состо ние «1. На выходе блока 5 формировани последовательности адресов получаетс двоичный «-разр дный код, соответствующий только данному состо нию регистра 4 сдвига и который заноситс на триггеры 8 в блок 6 выборки адресов.The signal "Initial Setup" is set to the state "About Triggers 3 and all to the bits of the register 4 shift, with the exception of the 1st bit, which is set to the state" 1. At the output of the address sequence generation unit 5, a binary ' -disk code is obtained, corresponding only to the given state of the shift register 4 and which is inputted to the triggers 8 in the address selection block 6.

Сигналом «Пуск триггер 3 переводитс в состо ние «1, тем самым разреша прохождение импульсов с генератора 1 через элемент 2 в блок 6. Этими импульсами поочередно опрашиваютс триггеры 8 блока 6. При состо нии «1 триггера на выходе соответствуюш ,его элемента И 9 по вл етс сигнал, который поступает на вход шифратора 7 адресов , вырабатыва на его выходе определенный «-разр дный адрес (Л ... Am, см. временную диаграмму), и перебрасывает триггер 8 в состо ние «О, тем самым счита , что данна за вка на формирование адреса выполнена.The signal "Start trigger 3 is transferred to the state" 1, thereby allowing the passage of pulses from generator 1 through element 2 to block 6. These pulses alternate the triggers 8 of block 6. Under the state of "1 trigger on the output, its element AND 9 a signal appears, which is fed to the input of the address encoder 7, generating at the output a definite "-bit address (L ... Am, see the timing diagram), and flips the trigger 8 to the state" O, thereby counting That this application for address formation is complete.

Следуюш,ий импульс с генератора 1, пройд через элемент И 10, триггеры 8, которые наход тс в состо нии «О, опрашивает новый триггер, наход шийс в состо нии «1, и шифратор 7 формирует новый адрес. Формирователь адреса работает аналогичным образом до тех пор, пока все т триггеров 8 не окажутс в состо нии «О. В этом случае на выходе третьего элемента И И формируетс управл юш ,ий сигнал, который сдвигает «1 в регистре 4 сдвига в слдеуюший разр д, и в блок 6 выборки адресов записываетс следующий код, соответствующий данному состо нию блока формировани последовательности адресов.The next impulse from the generator 1, passed through the element AND 10, the triggers 8, which are in the state "O, polls the new trigger, which is in the state" 1, and the encoder 7 forms the new address. The address builder works in a similar way until all the t triggers 8 are in the "O" state. In this case, at the output of the third element AND I, a control signal is generated, which shifts "1 in shift register 4 to the next bit, and the following code is written to the address selection block 6 corresponding to this state of the address sequence generation unit.

Предложенный формирователь адреса позвол ет за счет упрощени схемы значительно повысить надежность и быстродействие системы передачи информации.The proposed address shaper allows, by simplifying the circuit, to significantly increase the reliability and speed of the information transmission system.

Claims

Invention Formula

The shaper of the information transmission system address, containing a trigger, the output of which and the generator output are connected to the inputs of the element I, the output of which is connected to the first input of the address selection block, the first output of which is connected to the address encoder, the second output of the address selection block

connected to the first input of the shift register, characterized in that, in order to simplify the address generator, an address sequence generation unit is inserted into it, and the address selection block is made to

triggers and elements And, the first and second outputs of each trigger are connected respectively to the first inputs of the corresponding first and second elements And, the output of each first element P is connected to the first

the input of the corresponding trigger, the outputs of all the triggers are connected to the third element And, the second inputs of each subsequent first, second elements, except the first, are connected to the output of the previous second element And,

the output of the third element PI and the outputs of the first elements And connected respectively with the second and first outputs of the block address sampling, the second INPUTS of the first and second first elements And connected to the first input

the address selection block, the output of the shift register through the address sequence generation block is connected to the second inputs of the address selection block triggers, the control input of the device is connected to the input

trigger and the second input of the shift register.

P1 sources of information taken into account during the examination 1. USSR author's certificate L 379923. cl. G 06F 3/02,

2. Patent of the USSR No. 366265, cl. G 06R AND / PO 02.10.69.

Sjfsd

gjfod

L.

w / x &

: I

,;, / //

R

gjiad

± ngI

-f

1 IP Fvl 7 M G J

21

U /////// Л Х //////// // T /, i

U //////// L U ////// L

//

(

K /// X / X / Ya R //. .

In /////,

and.

-0