SU1675888A1

SU1675888A1 - Device to check data on transfer

Info

Publication number: SU1675888A1
Application number: SU894661493A
Authority: SU
Inventors: Алексей Анатольевич ЖАРОВ
Original assignee: Войсковая Часть 11284
Priority date: 1989-03-13
Filing date: 1989-03-13
Publication date: 1991-09-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении систем обмена информацией между вычислительными машинами . Цель изобретени - сокращение аппаратурных затрат устройства. Устройство содержит группы 1 - 3 сумматоров по модулю два, элемент И 4, элемент НЕ 5, элемент 6 задержки, регистр 7. Четные и нечетные сумматоры групп 1, 2 служат дл передачи и приема соответственно пр мых и инверсных информационных сигналов. При правильной передаче информации на выходах всех-сумматоров по модулю два третьей группы 3 имеютс единичные сигналы , привод щие к по влению единичного сигнала на выходе элемента И 4., который разрешает запись информации в регистр 7. При неправильной передаче информации на выходе одного из сумматоров группы 3 формируетс нулевой сигнал, что вызывает формирование нулевого сигнала на выходе элемента И 4, запрещающего запись в регистр 7. Сигнал с элемента Н Е 5 инвертирует информацию на сумматорах групп 1 и 2, что позвол ет исправить прием информации при одиночной ошибке. При невозможности исправить прием информации на выходе 10 ошибки устройства по вл етс единичный сигнал. 1 ил. 4J w ЁThe invention relates to automation and computing and can be used to build information exchange systems between computers. The purpose of the invention is to reduce the hardware cost of the device. The device contains groups of 1 - 3 modulo two adders, the element 4, the element 5, the delay element 6, the register 7. The even and odd adders of groups 1, 2 are used to transmit and receive, respectively, direct and inverse information signals. With the correct transmission of information at the outputs of all modulators modulo two of the third group 3, there are single signals leading to the appearance of a single signal at the output of the I 4 element. This allows writing information to the register 7. If the information is transmitted incorrectly at the output of one of the adders group 3 produces a zero signal, which causes the formation of a zero signal at the output of element 4, prohibiting writing to register 7. The signal from element H E 5 inverts the information on the adders of groups 1 and 2, which makes it possible to correct the pr information it during a single error. If it is impossible to correct the reception of information, a single signal appears at the output 10 of the device error. 1 il. 4J w YO

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем обмена информацией между вычислительными машинами.The invention relates to automation and computer technology and can be used in the construction of information exchange systems between computers.

Целью изобретения является сокращение аппаратурных затрат устройства.The aim of the invention is to reduce the hardware costs of the device.

На чертеже приведена функциональная схема предлагаемого устройства.The drawing shows a functional diagram of the proposed device.

Устройство содержит группы 1 -- 3 сумматоров по модулю два, элемент И 4, элемент НЕ 5, элемент 6 задержки, регистр 7, прямой 8 и инверсный 9 входы устройства соответственно, выход 10 ошибки устройст-. ва и информационный выход 11 устройства.The device contains groups of 1 - 3 adders modulo two, element AND 4, element NOT 5, delay element 6, register 7, direct 8 and inverse 9 inputs of the device, respectively, output 10 of the device error. wa and information output 11 of the device.

Устройство работает следующим образом.The device operates as follows.

Информационные входы устройства делятся на две группы: прямые и инверсные, Каждый разряд передаваемой информации поступает на свой сумматор по модулю два группы 1. Допустим, что в начальном состоянии выход элемента НЕ находится в нулевом состоянии. При этом информация в сумматорах групп 1 и 2 не инвертируется и каждый разряд (прямой и инверсный) поступает на свой сумматор по модулю два группы 3. На выходах третьей группы 3 сумматоров при приходе информации без ошибок устанавливаются логические единицы, поэтому на выходе элемента И 4 будет высокий потенциал, что свидетельствует о правильности передачи информации и разрешает ее запись в регистр 7.The information inputs of the device are divided into two groups: direct and inverse. Each bit of the transmitted information goes to its adder modulo two groups 1. Suppose that in the initial state the output of the element is NOT in the zero state. Moreover, the information in the adders of groups 1 and 2 is not inverted and each digit (direct and inverse) is fed to its adder modulo two groups 3. At the outputs of the third group of 3 adders, when the information arrives without errors, logical units are set, therefore, the output of the And 4 element there will be a high potential, which indicates the correctness of the transfer of information and allows its entry in register 7.

В случае ошибки при передаче в одном из разрядов на выходе соответствующего сумматора по модулю два группы 3 и элемента И 4 устанавливается логический нуль, который запрещает запись переданной информации в регистр 7. На выходе элемента НЕ 5 появляется логическая единица. При этом на вторых выходах групп 1 и 2 сумматоров формируется высокий потенциал. В этом случае передается слово, поразрядно инвертируемое относительно слова, сформированного на входах 8 и 9 устройства, а на входы регистра 7 поступает, дважды инвертируемое слово, т.е. слово, равное тому.In case of an error during transmission in one of the bits at the output of the corresponding adder modulo two groups 3 and element And 4, a logical zero is set, which prohibits writing the transmitted information to register 7. At the output of element NOT 5, a logical unit appears. At the same time, at the second outputs of groups 1 and 2 of adders, a high potential is formed. In this case, a word is transmitted that is bitwise inverted with respect to the word formed at the inputs 8 and 9 of the device, and a double invertible word is received at the inputs of register 7, i.e. a word equal to that.

которое сформировано на прямом информационном входе 8 устройства.which is formed on the direct information input 8 of the device.

При правильной работе устройства на выходе 10 ошибки устройства формируется нулевой сигнал, который' говорит, что информация с выхода 11 устройства может восприниматься потребителем. Элемент 6 задержки введен для учета времени записи информации в регистр 7.When the device operates correctly, a zero signal is generated at the device error output 10, which says that the information from the device output 11 can be perceived by the consumer. The delay element 6 is introduced to account for the time of recording information in the register 7.

Claims

Claim

A device for monitoring information during transmission, containing two groups of adders modulo two, a register and a delay element, and the output of each adder modulo two of the first group is connected to the first input of the corresponding adder modulo two of the second group, the outputs of the even adders modulo two of the second group are connected with the corresponding bits of the information input of the register, characterized in that, in order to reduce the hardware costs of the device, it contains a third group of adders modulo two, the element And and the element NOT, pr what do the outputs of the 2i-ro and (21-1) -th adders modulo two of the second group are connected respectively by the first and second inputs of the i-ro adder modulo two of the third group (1 <I <n, where η is the bit depth of the controlled Word), outputs adders modulo two third groups are connected to the corresponding inputs of AND element, the output of which is connected to the input of the element NOT and the clock input of the register, the output of which is the information output of the device, the first inputs 2i-x adders modulo two of the first group are connected to the i-th bits of the direct information input yes devices, the first inputs of the (2i-1) adders modulo two of the first group are connected to the l-th bits of the inverse information input of the device, the output of the element is NOT connected to the input of the delay element and the second inputs of the adders modulo two of the first and second groups, output The delay element is the output of a device error.