SU1474660A1 - Tape unit/computer interface - Google Patents
Tape unit/computer interface Download PDFInfo
- Publication number
- SU1474660A1 SU1474660A1 SU874280227A SU4280227A SU1474660A1 SU 1474660 A1 SU1474660 A1 SU 1474660A1 SU 874280227 A SU874280227 A SU 874280227A SU 4280227 A SU4280227 A SU 4280227A SU 1474660 A1 SU1474660 A1 SU 1474660A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- channel
- exclusive
- information
- Prior art date
Links
Abstract
Изобретение относитс к области вычислительной техники и может быть использовано дл сопр жени ЭВМ с магнитофоном звукозаписи. Цель изобретени - повышение достоверности обмена информации за счет автоматической предварительной установки канала ввода. Устройство, содержащее канал вывода и канал ввода, осуществл ет выдачу и прием информации с кассетного магнитофона звукозаписи в ЭВМ с предварительной самонастройкой канала ввода. 1 з.п. ф-лы. 1 ил.The invention relates to the field of computer technology and can be used to interface a computer with a tape recorder. The purpose of the invention is to increase the reliability of information exchange due to the automatic preset of the input channel. A device comprising an output channel and an input channel performs the output and reception of information from a cassette tape recorder of a recording in a computer with preliminary self-tuning of the input channel. 1 hp f-ly. 1 il.
Description
Изобретение относитс к вычислительной технике и может быть использовано дл сопр жени ЭВМ с кассетным магнитофоном звукозаписи.The invention relates to computing and can be used to interface a computer with an audio tape recorder.
Целью изобретени вл етс повышение достоверности обмена информацией за счет автоматической предварительной установки канала ввода.The aim of the invention is to increase the reliability of information exchange by automatically presetting the input channel.
На чертеже представлена блок-схема устройства.The drawing shows the block diagram of the device.
Устройство содержит канал 1 вывода , канал 2 ввода, последовательный асинхронный передатчик 3, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, преобразователь 5 пр моугольных импульсов в синусоиду , делитель 6 частоты, компаратор 7, делитель напр жени , содержащий первый и второй резисторы 8 и 9, элемент 10 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, первый одновибратор 12, последовательный асинхронный приемник 13, второй одновибратор 14, триггер 15, вход 16 устройства дл The device comprises an output channel 1, an input channel 2, a serial asynchronous transmitter 3, an EXCLUSIVE OR 4 element, a converter of 5 rectangular pulses into a sine wave, a frequency divider 6, a comparator 7, a voltage divider containing the first and second resistors 8 and 9, element 10 delays, an EXCLUSIVE OR 11 element, the first one-shot 12, a serial asynchronous receiver 13, the second one-shot 14, a trigger 15, an input 16 of the device
подключени тактового выхода ЭВМ, информационный вход 17 канала вывода, информационный вход 18 канала ввода, выход 19 канала вывода и выход 20 канала ввода.computer clock output connections, informational output 17 of the output channel, informational input 18 of the input channel, output 19 of the output channel and output 20 of the input channel.
Устройство работает следующим образом .The device works as follows.
В режиме вывода информации из ЭВМ через информационный вход 17 канала вывода на вход последовательного асинхронного передатчика 3 поступают данные, сформированные в отдельные блоки, байты имеют частоту, меньшую опорной частоты, подаваемой на вход 16 устройства, на коэффициент делени делител 6 частоты. Упом нутые данные выдаютс в виде последовательных асинхронных посылок со стартовыми и стоповыми битами с выхода последовательно асинхронного передатчика 3 и поступают на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4, на первый вход которого поступаетIn the mode of outputting information from a computer, data formed in separate blocks are received via information input 17 of the output channel to the input of the serial asynchronous transmitter 3, the bytes have a frequency lower than the reference frequency supplied to the device input 16 by the division factor of the frequency divider 6. The said data are issued in the form of consecutive asynchronous parcels with start and stop bits from the output of the asynchronous transmitter 3 in series and fed to the second input of the EXCLUSIVE OR 4 element, to the first input of which
(Л(L
А -чAhh
4ь4i
СЬ &СЬ &
синхронизирующий сигнал с выхода делител 6 частоты. В результате на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 формируетс сигнал двухфазной (манчестерской) модул ции. С выхода преобразовател 5 пр моугольных импульсов в синусоиду через выход 19 канала вывода информаци поступает на вход кассетного магнитофона.the clock signal from the output of the divider 6 frequency. As a result, at the output of the EXCLUSIVE OR 4 element, a two-phase (Manchester) modulation signal is generated. From the output of the converter 5 square-wave pulses into a sinusoid, through the output 19 of the output channel, the information is fed to the input of a cassette tape recorder.
В режиме ввода обрабатываема информаци с кассетного магнитофона через вход 18 канала ввода поступает на компаратор 7, на выходе которого формируютс импульсы с крутыми фронтами. Эти импульсы подаютс на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 напр мую и через элемент 10 задержки и преобразуютс в короткие импульсы , соответствующие каждому фронту исходного сигнала на выходе компаратора 7. Длительность этих импульсов равна времейи задержки элемента 10 задержки. С выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 импульсы поступают на вход перезапускаемого первого одновибратора 12, врем задающа цепь которого настроена на 0,75 периода смены одного бита последовательных асинхронных посылок. На выходе первого одновибратора 12 импульсы по вл ютс только при изменени х значени битов последовательных асинхронных посылок и каждый раз перевод т в противоположное состо ние триггер 15. С единичного выхода триггера 15 на информационный вход последовательного асинхронного приемника 13 поступает восстановленна последовательность асинхронных посылок. В результате этого с выхода последовательного асинхронного приемника 13, синхронизируемого сигналами опорной частоты с входа 16 устройства , через выход 20 информации с канала ввода в ЭВМ поступают данные , считанные с кассетного магнитофона .In the input mode, the processed information from the cassette recorder through the input 18 of the input channel enters the comparator 7, at the output of which pulses with steep edges are formed. These pulses are fed to the inputs of the EXCLUSIVE OR 11 element directly and through the delay element 10 and converted into short pulses corresponding to each front of the original signal at the output of the comparator 7. The duration of these pulses is equal to the delay time of the delay element 10. From the output of the EXCLUSIVE or 11 element, the pulses are fed to the input of the restartable first one-shot 12, the time setting circuit of which is set to 0.75 periods of changing one bit of consecutive asynchronous packages. At the output of the first one-shot 12, the pulses appear only when the bits of the consecutive asynchronous messages change and the trigger 15 is sent to the opposite state each time. From the single output of the trigger 15, the recovered sequence of asynchronous packages arrives at the information input of the serial asynchronous receiver 13. As a result, the output of the serial asynchronous receiver 13, synchronized by the signals of the reference frequency from the input 16 of the device, through the output 20 of the information from the input channel in the computer receives data read from the cassette recorder.
Установка начального состо ни триггера 15 происходит первым стартовым битом каждого блока данных сигналом с выхода второго одновибратора 14. Врем задающа цепь второго одновибратора 14 - на 12 и более периодов смены одного бита последовательных асинхронных посылок. Максимальное количество периодов, в течение которых не происходит смены значени битов, 11 (при всех еди0The initial state of the trigger 15 is set by the first start bit of each data block with a signal from the output of the second one-shot 14. Time sets the second circuit of the one-shot 14 to 12 or more periods of changing one bit of consecutive asynchronous messages. The maximum number of periods during which there is no change in the value of bits is 11 (for all ones
5five
00
5five
00
5five
00
5five
00
5five
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874280227A SU1474660A1 (en) | 1987-07-07 | 1987-07-07 | Tape unit/computer interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874280227A SU1474660A1 (en) | 1987-07-07 | 1987-07-07 | Tape unit/computer interface |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1474660A1 true SU1474660A1 (en) | 1989-04-23 |
Family
ID=21317921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874280227A SU1474660A1 (en) | 1987-07-07 | 1987-07-07 | Tape unit/computer interface |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1474660A1 (en) |
-
1987
- 1987-07-07 SU SU874280227A patent/SU1474660A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 798787, кл. G 06 F 13/00, 1982. Микропроцессорные средства и системы, 1986, № 5, с. 21, рис. 8. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2181325A (en) | Synchronising audio and video signals of a television transmission | |
US4694196A (en) | Clock recovery circuit | |
US4532557A (en) | Synchronous programmable parallel-to-serial data converter and a programmable longitudinal time code generator utilizing the converter | |
SU1474660A1 (en) | Tape unit/computer interface | |
US5012138A (en) | Interface circuit for asychronous data transfer | |
US4556850A (en) | Serial to parallel data conversion circuit | |
US4825303A (en) | Compressed audio silencing | |
US4633487A (en) | Automatic phasing apparatus for synchronizing digital data and timing signals | |
US4887261A (en) | Method and arrangement for transmitting a digital signal with a low bit rate in a time section, provided for higher bit rates, of a time division multiplexed signal | |
AU577336B2 (en) | Regenerating the significant instants of a periodic signal | |
US4806907A (en) | Apparatus and method for digital data transmission | |
SU1566358A2 (en) | Device for interfacing computer and tape recorder | |
SU1527638A1 (en) | Device for interfacing computer and stereo tape recorder | |
SU1411831A1 (en) | Digital delay line | |
SU1032472A1 (en) | Device for interfacing computer to sound cassette tape recorder | |
SU711569A1 (en) | Code discriminator | |
SU1684794A1 (en) | Communication channel input device | |
EP0282990A3 (en) | Digital data multiple conversion system for converting data having a frequency to data having another frequency by a digital stuffing method | |
SU1599995A1 (en) | Pulse-code modulated-to-delta-modulated signal converter | |
SU1451708A1 (en) | Device for interfacing digital computer with magnetic tape recorder | |
SU1531102A1 (en) | Device for interfacing computer with tape recorder | |
SU1065853A1 (en) | Device for communication between digital computer and magnetic tape recorder | |
SU1213528A1 (en) | Synchronizing device | |
SU1467782A1 (en) | Device for transmitting binary signals | |
KR900002636B1 (en) | A apparatus for synchronizing transmission clock signal |