SU1277377A1 - Signal distributor with ternary sequence of switching channels - Google Patents
Signal distributor with ternary sequence of switching channels Download PDFInfo
- Publication number
- SU1277377A1 SU1277377A1 SU853944194A SU3944194A SU1277377A1 SU 1277377 A1 SU1277377 A1 SU 1277377A1 SU 853944194 A SU853944194 A SU 853944194A SU 3944194 A SU3944194 A SU 3944194A SU 1277377 A1 SU1277377 A1 SU 1277377A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- counting
- output
- signal distributor
- counting trigger
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Изобретение относитс к области цифровой техники и может быть применено в дискретных формировател х сигналов цифровой аппаратуры с цифровой системой счислени . Цель изобретени - повьшение быстродействи . Устройство содержит разр дные счетные триггеры 1, дeш фpaтop 2, Введение двух элементов ИЗ, 4, а также элемента ИЛИ 5 и обеспечение соответствуюЕЦих взаимосв зей позвол ет осуществл ть переключение каналов за П L jlr (Л L 1 с Ш О, С С. г J to ч g со sl The invention relates to the field of digital technology and can be applied in discrete signal conditioners of digital equipment with a digital number system. The purpose of the invention is to increase the speed. The device contains bit counting triggers 1, destop 2, Introduction of two elements OF, 4, as well as element OR 5 and ensuring the corresponding interconnections allows switching channels for P L jlr (L L 1 W O, C) g J to h g with sl
Description
Д,еша(рратор 2D, Yesha (Rrator 2
V V
К1 К2 ДЗK1 K2 DZ
т Изобретение относитс к цифровой технике и может примен тьс в дискретных формировател х сигналов цифровой аппаратуры с троичной системой счислени . Цель изобретени - повышение быст родействи распределител сигналов. На чертеже приведена предлагаема схема распределител на 16 каналов. Счетные триггеры 1 в количестве четырех дл формировани шестнадцати состо ний выходами подключаютс к дешифратору 2 согласно известным законам дешифрации двоичных состо ний. Элементы И (первый 3 и второй 4), а также элемент ИЛИ 5 введены в схему распределител сигналов. Первый вход элемента И 3 св зан с входной шиной 6 распределител , второй вход - с пр мым выходом Q первого счетного триггера, а выход элемента И 3 соеди нен с первым входом элемента ИЛИ 5. Выход Заем первого счетного триггера подключен к счетному входу второго счетного триггера и первому вхо ду элемента И 4, второй вход которого подключен к пр мому выходу второго счетного триггера. Выход элемента И 4 подключен к второму входу элемента ИЛИ 5, выход которого подключен к счетному входу счетного тригге ра третьего разр да. Пр мой выход Q .третьего счетного триггера имеет традиционное соединение со счетным входом счетного триггера четвертого разр да счетчика.The invention relates to digital technology and can be used in discrete signal conditioners of digital equipment with a ternary number system. The purpose of the invention is to increase the speed of the signal distributor. The drawing shows the proposed distribution scheme for 16 channels. Counting triggers 1 in the amount of four to form sixteen states by outputs are connected to decoder 2 according to known laws for decoding binary states. The elements And (the first 3 and second 4), as well as the element OR 5 entered into the circuit of the signal distributor. The first input of the AND 3 element is connected with the input bus 6 of the distributor, the second input is connected with the direct output Q of the first counting trigger, and the output of the AND 3 element is connected with the first input of the element OR 5. Output The loan of the first counting trigger is connected to the counting input of the second counting trigger and the first input of the element I 4, the second input of which is connected to the direct output of the second counting trigger. The output of the element AND 4 is connected to the second input of the element OR 5, the output of which is connected to the counting input of the counting trigger of the third digit. The direct output Q.the third counting trigger has a traditional connection with the counting input of the counting trigger of the fourth digit of the counter.
О О О 1 1 1 ОAbout About About 1 1 1 About
о о 1 о 1 1about about 1 about 1 1
о 1about 1
оabout
о 1 о 1about 1 about 1
16sixteen
33
66
99
о 1about 1
1212
1515
о 1about 1
22
5 Распределитель сигналов работает следующим образом. Пусть в исходном состо нии все счетные триггеры имеют состо ние О, т.е. дешифратор держит включенным канал . Первый переключающий импульс переведет счетный триггер первого разр да в состо ние 1 и, так как будет сформирован сигнал . Заем, произойдет переключение и второго разр да счетчика в состо ние Q „ 1. Таким образом будет включен после первого импульса третий канал распределител КЗ 0011. Второй переключающий импульс переведет первый разр д в состо ние Q О, и так как при его поступлении был открыт элемент И 3, то импульс через него поступит на элемент ИЛИ 5 и далее на вход третьего разр да счетчика , что приведет к переключению его в состо ние Q, 1. Таким образом после второго импульса включитс шестой канал Кб 0110. Третий импульс приведет к состо нию Qj 1 и срабатыванию элемента И 4,переключению второго счетного триггера в состо ние Q О и перебросу третьего счетного триггера в состо ние Q, О, что в свою очередь переключит четвертый счетный триггер в состо ние Q 1. Таким образом, после третьего импульса включитс дев тый канал распределител К9 1001. В таблице представлена дальнейша последовательность переключени каналов.5 The signal distributor operates as follows. Suppose that in the initial state all countable triggers have a state O, i.e. the decoder keeps the channel on. The first switching pulse will switch the counting trigger of the first bit to state 1 and, since a signal will be generated. The loan will switch the second discharge of the counter to state Q 1. Thus, after the first pulse, the third distributor channel КЗ 0011 will be switched on. The second switching pulse will transfer the first discharge to the state Q O, and since it was opened element I 3, then the pulse will go through it to the element OR 5 and further to the input of the third bit of the counter, which will cause it to switch to state Q, 1. Thus, after the second pulse, the sixth channel KB 0110 will turn on. The third pulse will lead to Qj 1 and triggered And 4, switching the second counting trigger to the Q O state and transferring the third counting trigger to the Q, O state, which in turn will switch the fourth counting trigger to the Q state. Thus, after the third pulse, the ninth channel will turn on distributor K9 1001. The table shows the further sequence of switching channels.
О ОOh oh
1 1 11 1 1
о 1about 1
О О О 1 1About About About 1 1
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853944194A SU1277377A1 (en) | 1985-08-14 | 1985-08-14 | Signal distributor with ternary sequence of switching channels |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853944194A SU1277377A1 (en) | 1985-08-14 | 1985-08-14 | Signal distributor with ternary sequence of switching channels |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1277377A1 true SU1277377A1 (en) | 1986-12-15 |
Family
ID=21194220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853944194A SU1277377A1 (en) | 1985-08-14 | 1985-08-14 | Signal distributor with ternary sequence of switching channels |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1277377A1 (en) |
-
1985
- 1985-08-14 SU SU853944194A patent/SU1277377A1/en active
Non-Patent Citations (1)
Title |
---|
Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств. М, Советское радио, 1973, рис. 6.1, 6.3. Там же, 1975, рис. 6.15. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5660114A (en) | Digital-analog converting circuit | |
SU1277377A1 (en) | Signal distributor with ternary sequence of switching channels | |
GB981296A (en) | Improvements in or relating to digital registers | |
US3200339A (en) | Binary pulse counter for radices 2x+1 where x is any integer | |
GB1107466A (en) | Improvements in or relating to electronic switching circuits | |
SU1120319A1 (en) | Device for taking logarithms | |
JPS56108130A (en) | Switch circuit | |
SU1487056A1 (en) | Computer/distributer remote measuring, monitoring and control unit interface | |
SU1119041A1 (en) | Device for representing functions | |
US3349379A (en) | Stored program boolean logic system incorporating omni-boolean function synthesizer | |
SU1667243A1 (en) | Counting device | |
SU1164695A1 (en) | Shifting device | |
RU2037269C1 (en) | Four-bit-gray-to-binary-coded-decimal code converter | |
SU1172018A1 (en) | Serial ternary code-to-decimal code converter | |
SU1193663A1 (en) | Adder for compressed codes | |
SU1175026A1 (en) | Multichannel switching device | |
SU1005308A1 (en) | Matrix switching device | |
SU367550A1 (en) | SWITCH | |
SU763887A1 (en) | Decimal-to-binary converter | |
SU1070541A1 (en) | Gray/code parallel binary code translator | |
SU1168943A1 (en) | Variable priority device | |
SU1018246A1 (en) | Channel-switching device with variable operation cycle | |
SU1383276A1 (en) | Device for edit color correction of reproduced images | |
SU423135A1 (en) | DEVICE FOR MULTIPLICATION AND REDUCTION IN THE DEGREE | |
SU1141411A1 (en) | Priority sampling device |