Изобретение относитс к автоматике и контрольноизмеритёльной тезнике и может быть испдльзовано в системах управлени и контрол , например в командных необсл ткиваемых установках Цель изобретени - расширение функциональных возможностей устройства , выражающеес в обеспечении ком мутации ключей в любой последователь ности в соответствии с параллельным кодом, поступающим на вход-, устройства , и коррекции всех типов сбоев и устойчивых отказов, возникающих в де шифраторе при этом. На чертеже изображена функциональ на схема устройства коммутации сист м многоканального контрол и управ лени , которое содержит счетчик 1, R-вход которого соединен с управл ющим входом 2 Сброс устройства, дешифратор 3, ключи 4, злемент ИЛИ 5, параллельные цепи 6, кажда из которых состоит из.триггера 7, элемента ИЛИ 8 и элемента И 9, выход которого соединен с входом соответствукйцего ключа 4 и соответствующим входом элемента ИЛИ 5, первый вход элемента И 9 каждой параллельной цепи 6 соеди . нён с выходом триггера 7, а второй вход элемента И 9 каждой параллельной цепи 6 соединен с выходом элемента ИЛИ 8, первый вход которого соединен с cootвeтcтвyющим выходом дешифратора 3. Кроме того, устройство содержит триггер 10-12, элемент ИЛИ 13, элементы И 14 и 15, элемент 16 задержки, инвертор 17. Вход элемента 16 задержки соединен с (п+1)-м выходом счетчика 1, с третьим входом элемента И 9 каждой параллельной цепи бис первым входом элемента ИЛИ 13, второй вход которого соединен с D-входом и С-входом триггера 10, R-входом тригерра 11 и R-входом триггера 7 каждый параллельной цепи 6, D-вход каждого триггера 7 соединен с выходом триггера 7 предшествующей параллельной цепи 6, С-вход триггера 7 каждой параллельной цепи 6 соединен с С-входом триггера 11, счетным входом счетчика 1, с выходом элемента И 14, первый.вход которого соединен с тактовым входом 18 устройства , а второй вход соединен с выходом триггера 12, D-вход и С-вход которого соединены с входом 19 Пуск устройства, а R-вход соединен Ciвыходом элемента ИЛИ 13, выход элемен5 соединен с выходом 20 Норта ИЛИ ,11 ма устройства и через инвертор 17 с первым входом элемента И 15, второй вход которого соединен с выходом элемента 16 задержки, выход элемента И 15 соединен с выходом 21 Отказ и с вторым входом элемента ИЛИ 8 каждой параллельной цепи, 6, выход триггера 10 соединен с D-входом триггера 11, выход которого соединен с R-входом триггера 10 и D-входом триггера 7 первой параллельной цепи 6, информационные входы 22 устройства соединены с входами дешифратора 3 и счетчика 1, установочный вход которого соединен с установочным входом 23 устройства. Устройство коммутации дл системы многокнопочного контрол и управлени работает следующим образом, В исходном состо нии импульсом, поступающим на управл ющий вход Сброс устройства, устанавливаютс в нулевое состо ние триггеры 7 всех параллельных цепей 6, триггеры 11 и 12, производитс сброс счетчика 1. По окончании импульса сброса триг- гер 10 устанавливаетс в единичное состо ние. С выхода элемента ИЛИ 5 на вход инвертора 17 поступает нулевой потенциал, с выхода инвертора 17 единичный потенциал через элемент И 15, закрытый нулевым потенциалом с (п + 1)-ого выхода счетчика 1, не проходит. Нулевым потенциалом с пр мого выхода триггера 12 элемент 14 закрыт, тактовые импульсы с входа 18 устройства через него не проход т. Единичный потенциал с пр мого выхода триггера 10 поступает на информационный D-вход триггера 11. В случае безотказной работы устройства при поступлении кода на информационные входы 22, например, 0...01, код записываетс в инверсном виде в счетчик 1 по сигналу с управл ющего входа 23. Таким образом, в .счетчике 1 записано число 01...10, где О в старшем разр де соответствует состо нию (п + 1)-го разр да счетчика 1, на вход которого код не подаетс , а О в младшем разр де - инверси 1, поданной на 1-й вход счетчика 1 . Этот же код подаетс на входы дешифратора 3, дешифрируетс , и коммутирующий потенциал поступает через элемент ИЛИ 8 с первого выхода деши ратора на второй вход элемента И 9. Код удерживаетс на информационных входах 22 устройства в течение все цикла работы. По сигналу Пуск с улравл нщего входа 19 устройства триггер 12 уста навливаетс в единичное состо ние. Единичным потен1Т,иалом с пр мого вых . да триггера 12 элемент И 14 открыва етс , и в устройство начинают посту пать тактовые импульсы. Первый-, такт вый импульс поступает в счетчик 1, устанавлива 1-й триггер счетчика в единичное состо ние. Таким образом, в счетчике записано число 01...11. Первый импульс поступает на С-вход триггера 11, устанавлива триггер 1 в единичное состо ние, единичным потенциалом с пр мого выхода которого триггер 10 устанавливаетс в нулевое состо ние. По окончании второго тактового импульса в счетчике 1 записано число 10...00, т.е. на (п + 1)-м выходе счетчика по витс единичный потенциал . Этот же импульс поступит на Свходы всех триггеров 7 и триггера 11 Триггер 11 соответственно информационному сигналу на его D-входе , (ноль), установитс в нулевое состо ние, а триггер 7 первой параллельной цепи 6 - в единичное, т.к. на его D-входе до окончани тактового импульса присутствует единичный потенциал , поскольку применены двухступен чатые триггеры, сигнал на выходе которых по вл етс по окончании импульса на счетном С-входе. Единичным потенциалом с (п + 1)-го выхода счет чика 1 триггер 12 устанавливаетс в состо ние О, элемент И 14 закрьшаетв устройство прекращаетс . На всех трех входах элемента И 9 первой параллельной цепи 6 по вл ютс потенциалы: с пр мого выхода триггера 7, с выхода элемента ИЛИ 8, с (п+1)-го выхода счетчика 1.. Потенциал с выхода элемента И 9 поступает на вход ключа 4, коммутиру его, и на вход элемента ИЛИ 5. Потенциал с выхода элемента ИЛИ 5 поступает на вход инвертора 17, нулевым потенциалом с выхода которого элемент И 15 закрываетс . Элемент задержки 16 исключает по вление единичного потенциала на втором входе элемента И 15 с (п + 1)-го выхода счетчика 1 раньше по влени на первом входе элемента И 15 нулевого потенциала . По сигналу Норма коммутации , снимаемому с выхода элемента ИЛИ 5 на выход 20 устройства, осуществл етс вьщача импульса сброса на управл ющий вход 2 устройства и сн тие параллельного кода с информационных входов 22 устройства. Схема готова к коммутации следующего ключа. При поступлении любого другого кода на информационные входы 22 устройства работа устройства происходит аналогично изложенной дл кода 0... ...01. В случае, если с поступлением i кода на входы 22, соответствующего номеру j-ro ключа 4, на i-м выходе дешифратора 3 по витс ложный сигнал, поступающий через элемент ИЛИ 8 на второй вхЬд элемента И 9, но через него не проходит, поскольку в момент по влени потенциала на (п + 1)-м выходе счетчика 1, поступающего на входы элементов И 9, триггер 7 i-й параллельной цепи будет в состо нии О, потенциалом с которого элемент И 9 закрыт. Но поскольку истинный сигнал на вход элемента И 9 j-парал-. лельной цепи не поступает, на всех выходах элементов И 9 отсутствует единичный потенциал. В этом случае через элементИ 15, открытый положительным потенциалом с выхода инвертора 17, через врем задержки элемента задержки 16 с (п + 1)-го выхода счетчика 1 на входы элементов И И 9 через элементы ИЛИ 8 поступает единичный потенциал, который проходит только через элемент И 9 j-й параллельной цепи, открытый единичным потенциалом с пр мого выхода триггера 7 данной цепи и (п + 1)-го выхода счетчика 1. Единичный потенциал с выхода данного элемента И 9 коммутирует соответствующий ключ 4 и , пройд через элемент ИЛИ 5, инвертиру сь инвертором 17, закрывает элемент И 15. С выхода элемента ИЛИ 5 на выход 20 устройства поступает сигнал Норма коммутации. Сигнал Отказ дешифратора вьщаетс на выход 21 во врем прохождени потенциала через элемент И 15. В случае сбо дешифратора 3 пропадает импульс на его выходе, на выходах элементов И 9 всех параллельных цепей 6 присутствует нулевой потенциалThe invention relates to automation and control measuring devices and can be used in control and monitoring systems, for example, in command unplugged installations. The purpose of the invention is to enhance the functionality of the device, which is expressed in providing key switching in any sequence in accordance with the parallel code received at the input. -, devices, and correction of all types of failures and stable failures that occur in the decoder in this case. The drawing shows a functional scheme of a switching device for multichannel monitoring and control systems, which contains counter 1, the R input of which is connected to control input 2 Reset of the device, decoder 3, keys 4, element OR 5, parallel circuits 6, each of which consists of trigger 7, the element OR 8 and the element AND 9, the output of which is connected to the input of the corresponding key 4 and the corresponding input of the element OR 5, the first input of the element AND 9 of each parallel circuit 6 connect. It is connected to the output of trigger 7, and the second input of the element AND 9 of each parallel circuit 6 is connected to the output of the element OR 8, the first input of which is connected to the corresponding output of the decoder 3. In addition, the device contains a trigger 10-12, the element OR 13, the elements AND 14 and 15, delay element 16, inverter 17. The input of delay element 16 is connected to (n + 1) -th output of counter 1, to the third input of element AND 9 of each parallel circuit bis the first input of element OR 13, the second input of which is connected to D- the input and C-input of the trigger 10, the R-input of the trigger 11 and the R-input of the trigger 7 each n parallel circuit 6, the D-input of each trigger 7 is connected to the output of the trigger 7 of the preceding parallel circuit 6, the C-input of the trigger 7 of each parallel circuit 6 is connected to the C-input of the trigger 11, the counting input of the counter 1, with the output element And 14, the first. the input of which is connected to the clock input 18 of the device, and the second input is connected to the output of the trigger 12, the D input and the C input of which are connected to the input 19 of the Device start, and the R input is connected to the output CI of the OR element 13, the output of the element 5 is connected to the output 20 of the North OR, 11 ma device and through the inverter 17 with the first input TA 15, the second input of which is connected to the output of the delay element 16, the output of the AND element 15 is connected to the output 21 Failure and to the second input of the OR element 8 of each parallel circuit, 6, the output of the trigger 10 is connected to the D input of the trigger 11, the output of which is connected with the R input of the trigger 10 and the D input of the trigger 7 of the first parallel circuit 6, the information inputs 22 of the device are connected to the inputs of the decoder 3 and the counter 1, the installation input of which is connected to the installation input 23 of the device. The switching device for the multibutton monitoring and control system works as follows. In the initial state, the impulse 7 to the control input, resetting the device, sets the triggers 7 of all parallel circuits 6, triggers 11 and 12, to the zero state. At the end the reset pulse trigger 10 is set to one. From the output of the element OR 5 to the input of the inverter 17 enters a zero potential, from the output of the inverter 17, the unit potential through the element 15, closed by zero potential from the (n + 1) -th output of counter 1, does not pass. The zero potential from the direct output of the trigger 12, element 14 is closed, the clock pulses from the device input 18 do not pass through it. The unit potential from the direct output of the trigger 10 goes to the informational D input of the trigger 11. In case of failure-free operation of the device when the code arrives at information inputs 22, for example, 0 ... 01, the code is written in inverse form into counter 1 by a signal from control input 23. Thus, the number 1 ... 10 is recorded in counter 1, where O in the highest order corresponds to state (n + 1) -th bit of counter 1, the input of th code is not supplied, and D in the low discharge - 1 inversion, filed on the 1st input of the counter 1. The same code is fed to the inputs of the decoder 3, it is decrypted, and the switching potential flows through the element OR 8 from the first output of the descriptor to the second input of the element AND 9. The code is held at the information inputs 22 of the device during the entire operation cycle. On the Start signal from the third input 19 of the device, the trigger 12 is set to one. A single potential, ialom from the right out. Yes, trigger 12, element AND 14 opens, and clock pulses begin to enter into the device. The first clock pulse enters counter 1, setting the 1st trigger trigger to one state. Thus, the number 01 ... 11 is written in the counter. The first impulse arrives at the C input of the trigger 11, sets trigger 1 to the one state, the unit potential from the direct output of which the trigger 10 sets to the zero state. At the end of the second clock pulse in the counter 1 is written the number 10 ... 00, i.e. at (n + 1) -th output of the counter according to the unit potential. The same impulse will go to the Svidakh of all the flip-flops 7 and flip-flop 11 Trigger 11, respectively, to the information signal at its D input, (zero), set to the zero state, and the trigger 7 of the first parallel circuit 6 to the unit one, since A single potential is present at its D-input before the end of the clock pulse, since two-stage triggers are applied, the output signal of which appears at the end of the pulse at the counting C-input. By the unit potential of the (n + 1) -th output of counter 1, the trigger 12 is set to state O, and the element 14 is closed in the device. On all three inputs of the element And 9 of the first parallel circuit 6, the potentials appear: from the direct output of the trigger 7, from the output of the element OR 8, from the (n + 1) -th output of the counter 1. The potential from the output of the element And 9 goes to the input of the key 4, its commutation, and the input of the element OR 5. The potential from the output of the element OR 5 is fed to the input of the inverter 17, the zero potential from the output of which And 15 closes. The delay element 16 eliminates the appearance of a single potential at the second input of an AND 15 s element (n + 1) -th output of counter 1 before the appearance at the first input of an And 15 element of a zero potential. According to the Norm switching signal, taken from the output of the element OR 5 to the output 20 of the device, a reset pulse is sent to the control input 2 of the device and the parallel code is removed from the information inputs 22 of the device. The circuit is ready for switching the next key. Upon receipt of any other code on the information inputs 22 of the device, the operation of the device is similar to that described for the code 0 ... ... 01. If with receipt of the i code to the inputs 22, corresponding to the j-ro number of the key 4, the i-th output of the decoder 3 sends a false signal coming through the element OR 8 to the second input element And 9, but does not pass through it, since at the moment of potential occurrence at the (n + 1) th output of counter 1, arriving at the inputs of elements AND 9, trigger 7 of the i-th parallel circuit will be in state O, the potential from which element 9 is closed. But since the true signal to the input element And 9 j-paral-. the circuit does not arrive; there is no unit potential at all the outputs of the AND 9 elements. In this case, through the elements 15, the positive potential open from the output of the inverter 17, through the delay time of the delay element 16 s (n + 1) -th output of counter 1, the inputs of the elements AND AND 9 through the elements OR 8 receive a single potential that passes only an element AND 9 of the j-th parallel circuit, opened by a single potential from the direct output of the trigger 7 of this circuit and the (n + 1) -th output of the counter 1. The single potential from the output of this element AND 9 switches the corresponding key 4 and passes through the OR element 5, inverting with inverter 17, closed element 15 is output. From the output of element OR 5, output signal 20 of the device receives the signal Norm of switching. Signal A decoder failure occurs at output 21 during a potential passing through an I 15 element. In case of decoder 3 a pulse disappears at its output, the potential of the outputs of the And 9 elements of all parallel circuits 6 is zero.