SU1190543A1

SU1190543A1 - Device for automatic checking of parameters of television channels

Info

Publication number: SU1190543A1
Application number: SU833597946A
Authority: SU
Inventors: Юрий Андреевич Медведев; Валерий Тимофеевич Басий; Виктор Александрович Рыбынок; Юрий Владимирович Сташкив
Original assignee: Предприятие П/Я Р-6149
Priority date: 1983-03-17
Filing date: 1983-03-17
Publication date: 1985-11-07

Abstract

УСТРОЙСТВО АВТОМАТИЧЕСКОГО КОНТРОЛЯ ПАРАМЕТРОВ ТЕЛЕВИЗИОННЫХ КАНАЛОВ, содержащее последовательно соединенные усилитель, блок синхронизации, блок аналоговой обработки, контроллер, блок выдачи данных и коммутатор , а также блок проверки достоверности контрол , вход которого подключен к второму выходу блока синхронизации, блок задани допусков, включенный между вторыми выходом и входом контроллера, блок пам ти, включенный между третьими выходом и входом контроллера, цифроаналоговый преобразователь , включенный между четвертым выходом контроллера и вторым входом блока аналоговой обработки, причем первый выход блока синхронизации подключен к четвертому входу контроллера, первый выход усилител подключен к третьему входу блока аналоговой обработки, второй выход усилител - к второму входу блока выдачи данных, а вход усилител вл етс входом первого телевизионного сигнала, третий выход блока синхронизации подключен к третье .му входу блока выдачи данных, четвертый вход которого соединен с выходом блока пам ти, а второй вход коммутатора вл етс входом второго телевизионного сигнала, отличающеес тем, что, с целью повышени достоверности контрол , в него введены первый и второй элемент ИЛИ, одновибратор и три канала контрол , каждый из которых состоит из делител частоты, таймера, реверсивного счетчика и триггера, при этом в каждом канале контрол делитель частоты, реверсивный счетчик и триггер включены последовательно между соответствующим выходом блока проверки достоверности контрол и входом второго элемента ИЛИ, выход которого через последовательно соединенные i первый элемент ИЛИ и одновибратор подСЛ ключен к п тому входу контроллера, в каждом канале контрол вход таймера объединен с вторым входом реверсивного счетчика и соединен с соответствующим дополнительным выходом блока проверки достоверности контрол , а выход таймера подключен к соответствующему входу первого элемента ИЛИ, выход которого соединен с четвертым входом блока аналоговой обработки и с п о ел тым входом блока выдачи данных, щестой, седьмой и восьмой входы которого соединены с выходами таймеров соответственно первого , второго и третьего каналов контрол , NU а выход второго элемента ИЛИ подключен со к третьему входу коммутатора.AUTOMATIC CONTROL DEVICE OF TELEVISION CHANNEL PARAMETERS, containing a series-connected amplifier, synchronization unit, analog processing unit, controller, data output unit and switch, as well as control validation unit, the input of which is connected to the second output of the synchronization unit, tolerance setting unit, connected between the second output and input of the controller, a memory unit connected between the third output and the input of the controller, a digital-to-analog converter connected between the fourth you controller and the second input of the analog processing unit, the first output of the synchronization unit connected to the fourth input of the controller, the first output of the amplifier connected to the third input of the analog processing unit, the second output of the amplifier to the second input of the output unit, and the input of the first television signal, the third output of the synchronization unit is connected to the third input of the data output unit, the fourth input of which is connected to the output of the memory unit, and the second input of the switch is the second input A television signal, characterized in that, in order to increase the reliability of the control, the first and second element OR, a one-shot and three control channels, each of which consists of a frequency divider, a timer, a reversible counter and a trigger, are inserted into it control the frequency divider, the reversible counter and the trigger are connected in series between the corresponding output of the control validation block and the input of the second element OR, the output of which is through the serially connected i first element AND LI and one-way subroutine is keyed to the fifth input of the controller, in each control channel the timer input is combined with the second input of the reversible counter and connected to the corresponding additional output of the control validation unit, and the timer output is connected to the corresponding input of the first OR element, the output of which is connected to the fourth the input of the analog processing unit and with the fifth input of the data output unit, the sixth, seventh and eighth inputs of which are connected to the outputs of the timers of the first, second and third respectively control channels, NU and the output of the second element OR are connected from the third input of the switch.

Description

Изобретение относитс к технике телевидени и может использоватьс в системах контрол телевизионных сетей.The invention relates to television technology and can be used in television network monitoring systems.

Цель изобретени - повышение достоверности контрол .The purpose of the invention is to increase the reliability of the control.

На чертеже представлена структурна электрическа схе.ма устройства автоматического- контрол качественных показателей телевизионных каналов.The drawing shows the structural electrical circuit of the device for automatic control of the quality indicators of television channels.

Устройство содержит усилитель 1, блок 2 синхронизации, блок 3 аналоговой обработки , блок 4 проверки достоверности контрол , контроллер 5, блок 6 задани допусков, цифроаналоговый преобразователь 7, блокThe device contains an amplifier 1, a synchronization unit 2, an analog processing unit 3, a control validation unit 4, a controller 5, a tolerance setting unit 6, a digital-to-analog converter 7, a unit

8пам ти, блок 9 выдачи данных, коммутатор 10, три делител 11 -13 частоты, три таймера 14-16, три реверсивных счетчика 17- 19, три триггера 20-22, одновибратор 23, первый и второй элементы ИЛИ 24 .и 25.8 RAM, data output block 9, switch 10, three dividers 11-13 frequencies, three timers 14-16, three reversible counters 17-19, three flip-flops 20-22, one-shot 23, first and second elements OR 24 and 25.

При этом делитель 11 частоты, таймер 14, реверсивный счетчик 17 и триггер 20 образуют первый канал контрол , делитель 12 частоты, таймер 15, реверсивный счетчик 18 и триггер 21 - второй канал контрол , а делитель 13 частоты, ;аймер 16, реверсивный счетчик 19 и триггер 22 - третий канал контрол .The frequency divider 11, the timer 14, the reversible counter 17 and the trigger 20 form the first control channel, the frequency divider 12, the timer 15, the reversible counter 18 and the trigger 21 - the second control channel, and the frequency divider 13,; 16, the reversible counter 19 and trigger 22 is the third control channel.

Устройство работает следующим образом .The device works as follows.

Сигнал с одного из выходов усилител 1 поступает на блок 2 синхронизации и блок 3 аналоговой обработки. В блоке 2 синхронизации производитс селекци сигнала синхронизации телевизионных приемников и вырабатываетс последовательность импульсов , определ ющих временную циклограмму работы блоков. В блоке 3 аналоговой обработки производитс вы вление искажений сигналов синхронизации (размах синхроимпульсов , размах сигналов цветовой синхронизации и вы вление искажений контрольных сигналов испытательных строк). Вы вленные искажени преобразуютс в посто нные напр жени , которые поступают на первые входы компараторов, образующих выход блока 3 аналоговой обработки. На вход блока 3 аналоговой обработки поступает аналогова информаци от цифроаналогового преобразовател 7.The signal from one of the outputs of the amplifier 1 is supplied to the synchronization unit 2 and the analog processing unit 3. In the synchronization unit 2, the synchronization signal of the television receivers is selected and a sequence of pulses is generated that determine the time sequence of the blocks. In block 3 of analog processing, detection of synchronization signal distortions (clock sweep, color burst signals, and detection of distortion of pilot signals of test lines) is performed. The detected distortions are transformed into constant voltages that are fed to the first inputs of the comparators, which form the output of the analog processing unit 3. Analog information from the digital-to-analog converter 7 is fed to the input of the analog processing unit 3.

Блок 3 аналоговой обработки, контроллер 5, цифроаналоговый преобразователь 7 образуют цепь многоканального аналогоцифрового преобразовани , количество каналов которого зависит от количества контролируе .мых параметров.Analog processing unit 3, controller 5, digital-to-analog converter 7 form a multichannel analog-to-digital conversion circuit, the number of channels of which depends on the number of monitored parameters.

Измеренна информаци в цифровом коде сравниваетс с допусками, выбираемыми контроллером 5 из блока 6 задани допусков . Результаты сравнени выдаютс в блокThe measured information in the digital code is compared with the tolerances selected by the controller 5 from the tolerance setting unit 6. Comparison results are given in block.

9выдачи данных, который производит введение их в контролируемый сигнал изображени и выдает информацию на табло. В блок 8 пам ти записана программа работы устройства .9 data output, which introduces them into the monitored image signal and displays information on the scoreboard. In memory block 8, a program of operation of the device is recorded.

Блок 4 проверки достоверности контрол осуществл ет проверку входного сигнала в части кадровой и строчной синхронизации , а также .минимального уровн синхроимпульсов . Контроль минимального уровн синхроимпульсов осуществл етс его сравнением с уровнем 100 мВ. Контроль наличи и правильности временного положени импульсов кадровой и строчной синхронизации осуществл етс путем стробировани приход щих импульсов синхронизации в известные моменты времени.The unit 4 of the verification of the verification checks verifies the input signal in terms of frame and line synchronization, as well as the minimum level of clock pulses. The control of the minimum level of clock pulses is carried out by comparing it with a level of 100 mV. The control of the presence and correctness of the temporal position of the frame and line synchronization pulses is carried out by gating the incoming synchronization pulses at known points in time.

Таки.м образо.м, на выходе блока 4 проверки достоверности контрол имеетс информаци , соответствующа бракованно.му 5 и нормальному состо нию импульсов кадровой и строчной синхронизации, а также состо нию уровн синхроимпульсов.Thus, at the output of the control verification block 4, there is information corresponding to a defective 5 and the normal state of frame and line synchronization pulses, as well as the state of the clock pulse level.

Любой кратковременный брак этих параметров может нарущить синхронизм устройства контрол . Информаци о наличии брака в строчной синхронизации поступает на таймер 14 и первый вход реверсивного счетчика 17. Она запускает таймер 14 на врем , в течение которого производитс ана5 лиз: вл етс ли брак в строчной синхронизации единичным (случайным) сбоем или стабильным. Этот анализ осуществл етс делителем 11 частоты и реверсивным счетчиком 17. На вход делител 11 частоты приходит информаци , соответствующа нормальному состо нию импульсов строчной синхронизации.Any short-term marriage of these parameters may disrupt the synchronism of the control device. Information about the presence of rejects in the horizontal synchronization goes to the timer 14 and the first input of the reversible counter 17. It starts the timer 14 for the time during which the analysis is performed: whether the horizontal synchronization is a single (random) failure or stable. This analysis is carried out by a frequency divider 11 and a reversible counter 17. Information arriving at the frequency divider 11 input corresponds to the normal state of horizontal synchronization pulses.

Поделенна частота по влени нор.мального состо ни поступает на второй вход реверсивного счетчика 17. Таким образом, наThe divided frequency of occurrence of the normal state is fed to the second input of the reversible counter 17. Thus,

реверсивный счетчик 17 поступают, с одной стороны, импульсы, сигнализирующие о браке , а с другой, - импульсы, сигнализирующие о правильной синхронизации, проход щие через делитель 11 частоты. На выходахthe reversible counter 17 receives, on the one hand, impulses signaling a marriage, and, on the other hand, impulses, signaling the correct synchronization, passing through frequency divider 11. At the exits

Q реверсивного счетчика 17 по витс информаци только тогда, когда будет преобладание по какому-либо из входов. Только после этого произойдет переключение триггера 20 в положение «Брак строчной синхронизации при преобладании бракованныхQ reversible counter 17 for Vits information only when there will be a predominance on any of the inputs. Only after this will the trigger 20 switch to the position “Horizontal synchronization marriage with the rejection prevailing

5 строчных синхроимпульсов или в положение «Строчна синхронизаци в норме - при нормальных строчных синхроимпульсах. Делитель 11 частоты определ ет отнощение бракованных синхроимпульсов к норQ мальным, при котором необходимо считать, что брак синхроимпульсов стал стабильным, а не единичным случайным сбоем. Информаци с выхода триггера 20 через второй элемент ИЛИ 25 поступает на коммутатор 10, переключа его в то или иное положение.5 horizontal sync pulses or to the position “Line synchronization is normal - with normal horizontal sync pulses. The frequency divider 11 determines the ratio of defective sync pulses to normal, at which it is necessary to consider that the sync pulse sync has become stable, not a single random failure. Information from the output of the trigger 20 through the second element OR 25 enters the switch 10, switching it to a particular position.

5 Информаци с выхода таймера 14 поступает на один из входов блока 9 выдачи данных дл дальнейшего отображени факта сбо строчной синхронизации на табло.5 Information from the output of the timer 14 is fed to one of the inputs of the data output unit 9 for further displaying the fact of line synchronization on the board.

Импульс с выхода таймера 14 через первый элемент ИЛИ 24 поступает также на блок 3 аналоговой обработки дл блокировки схем преобразовани , которые фиксируют свое состо ние в момент наступлени брака, и дальнейшую обработку контрольных сигналов не производ т до сн ти запрета. Кроме того, информаци с таймера 14 через первый элемент ИЛИ 24 поступает на один из входов блока 9 выдачи данных дл выдачи символа, соответствующего состо нию «Единичный брак синхронизации. По заднему фронту импульса с выхода таймера 14 происходит срабатывание одновибратора 23,The pulse from the output of timer 14 through the first element OR 24 also enters analog processing block 3 for blocking conversion circuits, which fix their state at the moment of rejection, and further processing of control signals is not performed until the ban is removed. In addition, information from timer 14 through the first element OR 24 is fed to one of the inputs of data output unit 9 for issuing a symbol corresponding to the state of "Single synchronization fault. On the falling edge of the pulse from the output of the timer 14, the one-shot 23 is triggered,

который запускает работу контроллера 5 с нулевой команды.which starts up the controller 5 from the zero command.

Аналогично работает канал анализа нарушений кадровой синхронизации (делитель частоты 12, таймер 15, реверсивный счетчик 18 и триггер 21) и канал контрол нарушений уровн синхронизирующих импульсов (делитель частоты 13, таймер 16, реверсивный счетчик 19 и триггер 22). Кроме того, сигнал, поступающий на управл ющий вход коммутатора 10, поступает также через первый элемент ИЛИ 24 на блок 3 аналоговой обработки дл блокировки схем преобразовани .Similarly, the frame synchronization violation analysis channel (frequency divider 12, timer 15, reversible counter 18 and trigger 21) and the synchronization pulse level violation monitoring channel (frequency divider 13, timer 16, reversible counter 19 and trigger 22) work in the same way. In addition, the signal to the control input of the switch 10 also goes through the first element OR 24 to the analog processing unit 3 for blocking the conversion circuits.

Claims

DEVICE FOR AUTOMATIC CONTROL OF TELEVISION CHANNELS PARAMETERS, comprising a serially connected amplifier, synchronization unit, analog processing unit, controller, data output unit and switch, as well as a validation control unit, the input of which is connected to the second output of the synchronization unit, a tolerance setting unit connected between the second the output and input of the controller, a memory unit included between the third output and the input of the controller, a digital-to-analog converter connected between the fourth output to the controller and the second input of the analog processing unit, the first output of the synchronization unit connected to the fourth input of the controller, the first output of the amplifier connected to the third input of the analog processing unit, the second output of the amplifier to the second input of the data output unit, and the input of the amplifier is the input of the first television signal, the third output of the synchronization unit is connected to the third input of the data output unit, the fourth input of which is connected to the output of the memory unit, and the second input of the switch is the input of the second TV one signal, characterized in that, in order to increase the reliability of control, the first and second OR elements, one-shot and three control channels, each of which consists of a frequency divider, timer, reversible counter and trigger, are introduced into it, with each control channel a frequency divider, a reversible counter and a trigger are connected in series between the corresponding output of the control validation unit and the input of the second OR element, the output of which is through OR connected in series with the first element and one-shot ® keys to the fifth controller input, in each control channel, the timer input is combined with the second input of the reverse counter and connected to the corresponding additional output of the control validation unit, and the timer output is connected to the corresponding input of the first OR element, the output of which is connected to the fourth input of the block analog processing and with the fifth input of the data output unit, the sixth, seventh and eighth inputs of which are connected to the outputs of the timers of the first, second and third control channels, respectively, and the output the second OR element is connected to the third input of the switch.

SU „„ 1190543>