SU1174956A1

SU1174956A1 - Device for monitoring and registering operation of equipment

Info

Publication number: SU1174956A1
Application number: SU843711912A
Authority: SU
Inventors: Александр Константинович Микрюков; Нина Геннадьевна Зимина
Original assignee: Предприятие П/Я В-8644
Priority date: 1984-03-20
Filing date: 1984-03-20
Publication date: 1985-08-23

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И РЕГИСТРАЦИИ РАБОТЫ ОБОРУДОВАНИЯ, содержащее аналоговые датчики, задатчики напр жени , компараторы, выходы которых соединены с входами первого элемента ИЛИ первой группы, ключ, генератор импульсов и блок счетчиков, отличающеес тем, что, с целью повышени точности и информативности устройства, в него введены дискретные датчики, по числу аналоговых датчиков вычитатели и генераторы линейно измен ющегос напр жени , элементы И, ИЖ, НЕ, элемент пам ти, сумматор коммутаторы , блок пам ти, блоки элементов И, блок элементов ИЛИ, блоки ввода информации, элементы сравнени , элемент задержки, регистры сдвига и хронизатор, выходы аналоговых датчиков соединены с первыми входами соответствуннцих вычитателей, к вторым входам которых подключены выходы задатчиков, выходы вычитателей соединены с первыми входами компараторов , к вторым входам которьк подключены выходы генераторов линейно измен ющегос напр жени , выходы дис кратных датчиков соединены с входами второй группы первого элемента ИЛИ, выход которого подключен к первому входу первого элемента И, выход которого подключен к первому входу ключа, выход которого соединен с первыми входами блока элементов 1ШИ и с первым входом блока пам ти, выходы которого подключены к входам, объединенным в группу, первого коммутатора , выходы которого соединены с входами, объединенными в первую группу, блока пам ти, и с первым входом сумматора, выход которого подключен к первому входу первого коммутатора и к вторым входам блока элементов ИЛИ, выходы которого соединены с первым входом элемента пам (Л ти, выход которого подключен к второму входу сумматора, выход хрониза- тора соединен с входами генераторов линейно измен ющегос напр жени , с входом элемента задержки и с первыми входами регистров сдви ,га, первый выход первого из которых подключен к первым входам второго о и третьего элементов ИЛИ, к первому входу первого элемента сравнени и к второму входу второго регистра 9д сдвига, выходы которого объединенные в группу, соединены с первым входом второго коммутатора, с первыми входами блока счетчиков, с третьим входом первого коммутатора и с первыми входами блоков элементов И, выходы первого из которых подключены к входам второй группы блока пам ти, выходы второго блока элементов И соединены с вторыми входами блока счет .чиков, выходы которого подключены к входам второго коммутатора, объединенным в первую группу, к второйA DEVICE FOR CONTROL AND REGISTRATION OF EQUIPMENT OPERATION containing analog sensors, voltage adjusters, comparators, the outputs of which are connected to the inputs of the first element OR of the first group, a key, a pulse generator and a block of counters, characterized in that, in order to improve the accuracy and information content of the device, discrete sensors are introduced into it, the number of analog sensors are subtractors and generators of linearly varying voltage, elements AND, IL, NOT, memory element, adder switches, memory block, blocks of elements AND, block OR elements, information input units, comparison elements, delay element, shift registers and a chronizer, analog sensor outputs are connected to the first inputs of the corresponding subtractors, the set outputs of the setting devices are connected to the second inputs, the outputs of the subtractors are connected to the first inputs of the comparators, and outputs are connected to the second inputs generators of linearly varying voltage, the outputs of the multiple sensors are connected to the inputs of the second group of the first OR element, the output of which is connected to the first input of the first And, the output of which is connected to the first input of the key, the output of which is connected to the first inputs of the block of the 1SH elements and to the first input of the memory block, the outputs of which are connected to the inputs combined into a group, of the first switch, the outputs of which are connected to the inputs combined into the first group, memory block, and with the first input of the adder, the output of which is connected to the first input of the first switch and to the second inputs of the block of OR elements, the outputs of which are connected to the first input of the memory element (L ti, the output of which is connected to the second at the input of the adder, the output of the chronizator is connected to the generator inputs of a linearly varying voltage, with the input of the delay element and with the first inputs of the shift registers, ha, the first output of the first of which is connected to the first inputs of the second and third elements OR, to the first input the first element of the comparison and the second input of the second shift register 9d, the outputs of which are combined into a group, are connected to the first input of the second switch, to the first inputs of the meter block, to the third input of the first switch and to the first inputs And the outputs of the first of which are connected to the inputs of the second group of the memory block, the outputs of the second block of the elements of AND are connected to the second inputs of the account block, the outputs of which are connected to the inputs of the second switch integrated into the first group to the second

Description

группе входов которого подключен выход первого блока ввода информации , первый выход второго коммутатора соединен с первым входом второго элемента сравнени , выход которого подключен к вторым входам второго блока елементов И и через элемент НЕ к первому входу второго элемента И, выход которого соединен с первым входом четвертого элемента ИЛИ, выход которого подключен к второму входу первого регистра сдвига, к третьему входу второго регистра сдвига и к первому входу генератора импульсов , выход которого соединен с третьим входом первого регистра сдвига, второй выход которого подключен к первому входу третьего элемента И, выход которого соединен с третьим входом сумматора и с первым входом п того элемента ИЛИ, выход которого подключен к вторым входам первого блока элементов И, третий выход первого регистра сдвига соединен с первыми входами шестого и седьмого элементов ИЛИ, выход первого из которых подключен к второму входу второго элемента ИЛИ, выход которого соединен с вторым входом первого коммутатора, четвертый выход первого регистра сдвигаthe group of inputs of which is connected to the output of the first information input unit, the first output of the second switch is connected to the first input of the second comparison element, the output of which is connected to the second inputs of the second AND block and through the element NOT to the first input of the second element AND whose output is connected to the first input of the fourth an OR element whose output is connected to the second input of the first shift register, to the third input of the second shift register and to the first input of the pulse generator, the output of which is connected to the third input of the first shift register, the second output of which is connected to the first input of the third element AND, the output of which is connected to the third input of the adder and the first input of the fifth OR element, the output of which is connected to the second inputs of the first block of AND elements, the third output of the first shift register is connected to the first inputs the sixth and seventh OR elements, the output of the first of which is connected to the second input of the second OR element, the output of which is connected to the second input of the first switch, the fourth output of the first shift register

7495674956

подключен к второму входу седьмого элемента ИЛИ, вьпсЬд которого соединен с четвертым входом сумматора, п тьш выход первого регистра сдвига подключен к второму входу шестого элемента ШШ, к третьему входу седьмого элемента ИЛИ, к вторым входам второго элемента И, второго элемента сравнени , третьего и п того элементов ИЛИ и к первым входам восьмого элемента ИЛИ и четвертого элемента И, выход которого соединен с вторым входом четвертого элемента ИЖ, выход второго регистра сдвига подключен к второму входу четвертого элемента И, выход элемента задержки соединен с вторь1ми входами генератора импульсов, первого элемента И,блока пам ти и восьмого элемента ИЛИ, выход которого подключен к второму входу элемента пам ти, второй выход второго коммутатора соединен с третьим входом второго элемента сравнени и с вторым входом первого элемента сравнени , к третьему .входу которого подключен выход второго блока ввода информации, выход первого элемента сравнени соединен с вторым входом третьего элемента И, выход третьего блока ввода информации подключен к второму входу ключа.connected to the second input of the seventh OR element, which is connected to the fourth input of the adder, five output of the first shift register is connected to the second input of the sixth SH, to the third input of the seventh OR element, to the second inputs of the second And element, the second comparison element, the third and The fifth OR elements and to the first inputs of the eighth OR element and the fourth AND element, the output of which is connected to the second input of the fourth IZH element, the output of the second shift register are connected to the second input of the fourth And element, the output of the The delay element is connected to the second inputs of the pulse generator, the first element AND, the memory unit and the eighth element OR, the output of which is connected to the second input of the memory element, the second output of the second switch is connected to the third input of the second comparison element and the second input of the first comparison element, to the third input of which the output of the second information input unit is connected, the output of the first comparison element is connected to the second input of the third element And, the output of the third information input unit is connected to the second key input.

Изобретение относитс к устройст вам автоматического контрол и учета работы оборудовани и может быть использовано в химической, нефтехим ческой и других отрасл х промыштенности . Технологическое оборудование этих отраслей (колонны, реакторы, компрессоры и т.д.) представл ют собой довольно сложные агрегаты. снабженные средствами контрол , регулировани и дистанционного управлени , наличие которьпс позвол ет автоматически определ ть состо ние оборудовани по состо нию групп характеризующих параметров. Цель изобретени - повышение точ ности и информативности устройства. Устройство позвол ет с заданной периодичностью определ ть состо ние . и вести учет времени работы оборудовани на различных интервалах, таких как, например, час, смеНа, сутки, мес ц, год и т.п. Причем, в каждом последующем отчетном интервале должно укладьшатьс целое число предьщущих интервалов. Лервый (минимальный ) отчетный интервал - это период определени состо ни оборудовани . Он может быть задан в пределах от нескольких секунд до нескольких минут . На каждом минимальном отчетном интервале определ етс состо ние оборудовани по состо нию характеризующих параметров. Оборудование считаетс работающим, если хот бы один из датчиков сигнализирует о работе. Состо ние может принимать два значени : , если оборудование работает; о - при простое, где ь - длительность минимального отчетного интерва ла. Учет работы на последующих отчет ,ньк интервалах осуществл етс нарастающим итогом путем прибавлени к наработкам на последунмцих интервалах наработок за предьвдущий в моменты окончани предьщущих интервалов. К наработкам на 2-м интервале при .бавл етс состо ние оборудовани на каждом минимальном интервале, в моменты окончани 2-го интервала, например часа, его наработки прибавл ютс к наработкам третьего, например сменного, интервала и т.д. В моменты начала каждого последующего интервала,.т.е.когда в нем прошел только один предыдущий интервал, перед прибавлением значений на предьщущем интервале значени последующего занул ютс . На чертеже приведена блок-схема устройства. Устройство содерасит хронизатор 1, элемент 2 задержки, генератор 3 импульсов , первый регистр 4 сдвига, седьмой 5 и третий 6 элементы ИЛИ, второй блок 7 ввода информахщи, первый элемент 8 сравнени , третий элемент И 9, п тый 1О и вооьмой 11 элементы ИЛИ, первый блок 12 элементов И, второй регистр 13 сдвига, второй элемент И 14, четвертый элемент ИЛИ 15, второй элемент 16 сравнени , элемент НЕ 17, второй коммутатор 18, первый блок 19 ввода инфор мации, блок 20 счетчиков, второй блок 21 элементов И, третий блок 22 ввода информации, шестой 23 и второй 24 элементы ШШ, четвертый элемент И 25, дискретные датчики 26, аналоговые датчики 27, элемент НЕ 28 вычитатели 29, задатчики 30, компара торы 31, генераторы 32 линейно измен ющегос напр жени , первый элемент ИЛИ 33, первый элемент И 34, ключ 35, блок 36 элементов ШШ, элемент 37 пам ти, сумматор 38, блок 39 пам ти, первый коммутатор 40. При подготовке устройства к работ аналоговые датчики 27 подключаютс к аналоговым входам, дискретные датч ки 26 - либо к пр мым, либо к инверс ным дискретным входам, на задатчиках 30 устанавливаютс величины мини мальных границ , генераторы 32 настраиваютс на первоначальную ампл туду, равную разнице между максимальной и минимальной границами изменени параметров А . К инверсным дискретным входам подключаютс датчики , нулевые состо ни которых сигнализируют о работе оборудовани . Инверсньй вход подключен к элементу ИЛИ 33 через элемент НЕ 28. .(1-1)-й разр д регистра 13 соедин етс с элементом И 25 (i - число интервалов отчетности), как показано на чертеже, хронизатор 1 настриваетс на выдачу управл ющего сигнала в кон- це каждого минимального отчетного интервала, длительность минимального интервала записьюаетс в блоке 22, в элементы блока 19 записываетс максимальное число предыдущих интервалов в последук цих (первых во-вторых, в-третьих и т.д.), в блок 7 записываетс единица. Если устройство предполагаетс запустить в момент времени, когда число прошедших интервалов в последующих равно нулю дл всех отчетных интенвалов, необходимо сбросить а нуль счетчики блока 20. Если же устройство предполагаетс запустить в любое другое врем , в элементы блока 20 счетчиков необходимо записать число прошедших предьщущих интервалов в последующих , а в элементы пам .ти блока 39 - значени наработок на этих интервалах. Устройство работает следующим образом. В момент окончани минимального интервала хронизатор 1 вырабатывает сигнал, который поступает на вход элемента 2 задержки и в мпадшие (нулевые) разр ды регистров 4 и 13 сдвига, где запоминаетс . Из сигналов аналоговых датчиков 27 вычитаютс значени минимальных границ, разница A - А по- . ступает на компараторы 31. В момент по влени импульса запускаютс генераторы 32, первоначальна амплитуда которых равна А - А . В течение времени развертки сигналы генераторов 32 сравниваютс с сигналами вычитателей 29. Если произошло совпадение амплитуд этих сигналов, на выходе компаратора 31 по вл етс сигнал единицы, в противном случае нул . Эти сигналы объедин ютс элементом ИЛИ 33 с пр мыми и инверсными дискретными сигналами.. На выходе элемента ШШ по вл етс единица, еслиThe invention relates to devices for automatically controlling and recording equipment operation and can be used in the chemical, petrochemical and other industries. The technological equipment of these industries (columns, reactors, compressors, etc.) are quite complex units. equipped with means of control, regulation and remote control, the presence of which allows the equipment to automatically determine the state of the equipment according to the state of groups of characterizing parameters. The purpose of the invention is to improve the accuracy and informativeness of the device. The device allows the state to be determined at a predetermined frequency. and keep records of equipment operation time at various intervals, such as, for example, an hour, change, day, month, year, etc. Moreover, in each subsequent reporting interval there should be an integer number of previous intervals. The first (minimum) reporting interval is the period for determining the condition of the equipment. It can be set from a few seconds to a few minutes. At each minimum reporting interval, the state of the equipment is determined by the state of the characterizing parameters. Equipment is considered to be operational if at least one of the sensors signals operation. The state can take two values: if the equipment is working; o - at idle time, where b is the duration of the minimum reporting interval. Accounting for work at subsequent reports at nk intervals is carried out on an accrual basis by adding to the developments at the subsequent intervals of developments for the preceding at the time of termination of the previous intervals. To the developments at the 2nd interval, when the condition of the equipment at each minimum interval is added, at the moments of the termination of the 2nd interval, for example an hour, its operating time is added to the third, for example, replaceable, interval, etc. At the moments of the beginning of each subsequent interval, i.e., when only one previous interval has passed in it, before adding values to the previous interval, the values of the next one are occupied. The drawing shows a block diagram of the device. The device contains chronizer 1, delay element 2, pulse generator 3, first shift register 4, seventh 5 and third 6 OR elements, second information block 7, first comparison element 8, third AND 9 element, fifth 1O and voi 11 elements OR , the first block 12 And elements, the second shift register 13, the second element And 14, the fourth element OR 15, the second comparison element 16, the NOT element 17, the second switch 18, the first information input block 19, the counter block 20, the second element block 21 And, the third block 22 of information input, the sixth 23 and the second 24 elements SH, che And 25, discrete sensors 26, analog sensors 27, NOT 28 subtractors 29, setting devices 30, comparators 31, linearly varying voltage generators 32, first element OR 33, first element 34, key 35, block 36 elements ШШ, memory element 37, adder 38, memory block 39, first switch 40. In preparing the device for operation, analog sensors 27 are connected to analog inputs, discrete sensors 26 either to direct or to inverse discrete inputs on The setting units 30 are set to the values of the minimum bounds, the generators 32 are adjusted vayuts on initial Tudu Vp equal to the difference between the maximum and minimum boundaries of the parameters a. Sensors are connected to inverse discrete inputs, the zero states of which signal the operation of the equipment. The inverse input is connected to the element OR 33 through the element NOT 28. (1-1) -th register bit 13 is connected to the element AND 25 (i is the number of reporting intervals), as shown in the drawing, the chroniser 1 will tune in signal at the end of each minimum reporting interval, the duration of the minimum interval is recorded in block 22, the maximum number of previous intervals is recorded in the elements of block 19 in the following (first second, third, etc.), block 7 is recorded unit. If the device is supposed to be started at a time when the number of elapsed intervals in subsequent ones is zero for all reporting intervals, you must reset the zero counters of block 20. If the device is to be started at any other time, you must record the number of elapsed past intervals in the elements of block 20 in the subsequent, and in the memory elements of block 39, the values of the developments at these intervals. The device works as follows. At the moment of ending the minimum interval, the chroniser 1 generates a signal which is fed to the input of the delay element 2 and to the low (zero) bits of the shift registers 4 and 13, where it is stored. The values of the minimum limits are subtracted from the signals of the analog sensors 27, the difference A - A -. steps onto the comparators 31. At the time of the pulse, generators 32 are started, the initial amplitude of which is A - A. During the sweep time, the signals of the generators 32 are compared with the signals of the subtractors 29. If the amplitudes of these signals coincide, the unit signal appears at the output of the comparator 31, otherwise zero. These signals are combined by the element OR 33 with direct and inverse discrete signals. At the output of the SHS element, one appears if

хот бы один из датчиков сигнализирует о работе оборудовани . По истечении времени развертки по вл етс сигнал на выходе элемента 2 задержки запускаетс генератор 3 импульсов. Импульс с выхода генератора 3 поступает на управл кнций вход регистра 4, сдвигает единицу нулевого разр да в первый. По вл етс первый сигнал управлени ключом, на регистре 13 единица нулевого разр да сдвигаетс в первый, увеличиваетс на единицу содержимое счетчика первого интервала . Выход регистра 13 сдвига вл етс также адресом группы ключей коммутатора 18, коммутирующего выходы счетчиков блока 20 и блока 19 с входами элементов 8 и 16 сравнени .at least one of the sensors signals the operation of the equipment. When the sweep time has elapsed, a signal appears at the output of delay element 2. A generator of 3 pulses is started. The impulse from the generator 3 output goes to the control of the input of the register 4, shifts the zero-bit unit to the first one. The first key control signal appears, on register 13, the zero-bit unit is shifted to the first, the content of the first interval counter is incremented by one. The output of the shift register 13 is also the address of the key group of the switch 18, switching the outputs of the counters of block 20 and block 19 with the inputs of the elements 8 and 16 of the comparison.

При поступлении первого импульса элемента ИЛИ 6 на управл мций вход коммутатора 18 коммутируетс выход первого счетчика с входами элементов сравнени , где запоминаетс содержимое счетчика. На элементе 8 сравнени при поступлении управл ющего сигнала с первого разр да регистра 4 производитс сравнение номера текущего интервала с единицей записанной в блок 7. Если значени равны, выход элемента сравнени равен единице,.When the first pulse of the element OR 6 arrives at the control, the input of the switch 18 switches the output of the first counter with the inputs of the comparison elements, where the contents of the counter are stored. At the comparison element 8, when the control signal is received from the first register bit 4, the current interval number is compared with the unit recorded in block 7. If the values are equal, the output of the comparison element is equal to one.

Сигнал записи через элемент И 34 либо открывает ключ 35 при работе оборудовани , либо закрьгоает его при простое. Если ключ открыт, на выходе по вл етс цифровой блока 22 При закрытом ключе - ноль. Этот код записываетс в элемент 37 пам ти и в блок 39. Сигнал адреса вл етс адресом группы ключей, коммутирукицих вход и выход блока 39 с входом и выходом сумматора 38. Первый импульс на шине коммутирует выход сумматора с входом блока 39.The recording signal through the element And 34 either opens the key 35 when the equipment is in operation, or it clogs it when idle. If the key is open, digital block 22 appears at the output. When the key is closed, zero. This code is recorded in memory element 37 and in block 39. The address signal is the address of a group of keys, commuting the input and output of block 39 with the input and output of adder 38. The first pulse on the bus commutes the output of the adder with input of block 39.

С приходом от генератора 3 следующего импульса единица по вл етс во 2-м разр де регистра 4, содержимые сумматора 33 и второго элемента блока 39 занул ютс .При третьем импульсе от генератора 3 подаютс два импульса. Второй по счету импульс управлени ключом коммутирует вход сумматора с выходом второго элемента блока 39, а первый импульс управлени сумматором осуществл ет запись в сумматор значени из этой чейки блока 39. При четвертом импульсе генератора 3 по вл етс сигнал, который осуществл ет операцию сложени содержимого сумматора 38 с содержимым элемента 37 пам ти. При п том импульсе генератора по вл ютс сигналы по четырем шинам управлени . Третий по счету импульс управлени ключом коммутирует выход сумматора 38 с входом второго элемента блока 39, третий импульс управлени сумматором и вторые записи в элементы пам ти осзгществл ют запись содержимого сумматора 38 В элемент 37 пам ти и второй элемент блока 39.With the arrival of the next pulse from the generator 3, the unit appears in the 2nd bit of register 4, the contents of the adder 33 and the second element of the block 39 are occupied. In the third pulse, two pulses are sent from the generator 3. The second key control pulse switches the input of the adder with the output of the second element of block 39, and the first control pulse of the adder records the value of this cell 39 into the adder. At the fourth pulse of the generator 3, a signal appears that performs the operation of adding the contents of the adder 38 with the contents of the memory element 37. At the fifth pulse of the generator, signals appear on the four control buses. The third pulse control key switches the output of the adder 38 to the input of the second element of the block 39, the third pulse of the control of the adder and the second write to the memory elements write the contents of the adder 38 In memory element 37 and the second element of the block 39.

Единица п того разр да регистра 4 по вл етс также на управл к цем входе коммутатора 18, где коммутируетс один выход блока 19 с входом элемента 16 сравнени ,, и на управл ющем входе элемента 16 сравнени . Происходит сравнение, содержимого счетчика , ранее записанного в элемент 16 сравнени , со своим максимальным значением из блока 19. Если сигналы не равны, т.е. отчетный интервал еще не кончилс , нулевой выход элемента сравнени ,инвертируетс элементом НЕ 17 и через элемент И 14, элемент ШШ 15 поступает на шины сброса регистров 13 и 4 и останов генератора 3.The unit of the fifth bit of register 4 also appears on the control input of the switch 18, where one output of the block 19 is switched with the input of the comparison element 16 and at the control input of the comparison element 16. A comparison is made, the contents of the counter, previously recorded in the comparison element 16, with its maximum value from block 19. If the signals are not equal, i.e. the reporting interval has not yet ended, the zero output of the reference element is inverted by the HE element 17 and through the AND 14 element, the SHSh 15 element enters the reset buses of registers 13 and 4 and the generator 3 stops.

Следующий запуск схемы производитс через врем t, вычислени повтор ютс , за исключением операции обнулени второго блока 3.9. После га циклов расчета на элементе 16 сравнени выходной сигнал равен единице, содержимое счетчика (первого) через блок элементов И 21 сброшено в ноль, выход элемента НЕ 17.равен нулю, с приходом следующего импульса от генератора 3 единица старшего (п того) разр да регистра 4 перекинетс в младший (нулевой), схема готова к расчету на следующем интервале. С приходом следукицего импульса от генератора сигнала на шине адреса второго элемента блока 39 исчезает, по вл етс сигнал адреса третьего элемента, производитс расчет дл следующего интервала и т.д.The next run of the circuit is performed after time t, the calculations are repeated, except for the operation of zeroing the second block 3.9. After the calculation cycles on the comparing element 16 are equal, the output signal is equal to one, the contents of the counter (first) through the block of elements 21 are reset to zero, the output of the element is NOT 17. equal to zero, with the arrival of the next pulse from the generator 3 units of the highest (fifth) digit register 4 is transferred to the youngest (zero), the circuit is ready for calculation at the next interval. With the arrival of a pulse from the signal generator on the address bus of the second element of block 39, the address of the third element appears, the calculation for the next interval is performed, and so on.

По окончании расчета на последнем отчетном интервале, т.е. когда в старших разр дах регистров 4 и 13 по вл ютс единицы, также происходит сброс регистров и останов генерато ра 3 импульсов.At the end of the calculation on the last reporting interval, i.e. when units appear in the higher bits of registers 4 and 13, the registers are also reset and the generator of the 3 pulses stops.

711711

Предлагаема схема вл етс универсальной , так как число и длительности отчетных интервалов регулируютс . Число интервалов регулируетс подключением элемента И 25 к соответ-, ствующему разр ду регистра 13, длительность минимального интервала настройкой хронизатора 1 и изменением содержимого блока 22, длительности остальных отчетных интервалов - изменением содержимого блока 19.The proposed scheme is universal, since the number and duration of reporting intervals are regulated. The number of intervals is controlled by connecting the element 25 to the corresponding register bit 13, the minimum interval duration by setting the chroniser 1 and changing the contents of block 22, the duration of the remaining reporting intervals by changing the contents of block 19.

568568

Врем работы оборудовани накап- ливаетс в элементах блока 39 пам ти, в первом элементе которого хранитс состо ние оборудовани на последнемThe operation time of the equipment is accumulated in the elements of the memory block 39, in the first element of which the state of the equipment is stored at the last

минимальном отчетном интервале, в других элементах - наработки на последующих интервалах.the minimum reporting interval, in other elements - operating time at subsequent intervals.

Использование предлагаемого устройства обеспечивает высокую точность и большую информативность контрол и регистрации работы оборудовани .The use of the proposed device provides high accuracy and greater information content of the control and recording of equipment operation.

Claims

CONTROL DEVICE

AND REGISTRATION OF EQUIPMENT OPERATION, containing analog sensors, voltage switches, comparators, the outputs of which are connected to the inputs of the first element OR of the first group, a key, a pulse generator and a block of meters, characterized in that, in order to improve the accuracy and information content of the device, discrete sensors, according to the number of analog sensors, subtractors and generators of linearly varying voltage, AND, OR, NOT elements, memory element, adder, switches, memory block, blocks of AND elements, block of OR elements, input blocks inf rations, comparison elements, delay element, shift registers and chronizer, outputs of analog sensors are connected to the first inputs of the corresponding subtractors, the outputs of the switches are connected to the second inputs of the outputs, the outputs of the subtractors are connected to the first inputs of the comparators, the outputs of the ramp generators are connected to the second inputs of the outputs of discrete sensors are connected to the inputs of the second group of the first element OR, the output of which is connected to the first input of the first element AND, the output of which is connected to a key input, the output of which is connected to the first inputs of the OR block of elements and to the first input of the memory block, the outputs of which are connected to the inputs combined into a group of the first switch, the outputs of which are connected to the inputs combined into the first group of the memory block, and with the first the adder input, the output of which is connected to the first input of the first switch and to the second inputs of the OR block, the outputs of which are connected to the first input of the memory element, the output of which is connected to the second input of the adder, the output of the chronizer inputs of linearly varying voltage generators, with the input of the delay element and with the first inputs of the shift registers, the first output of the first of which is connected to the first inputs of the second and third elements OR, to the first input of the first comparison element and to the second input of the second shift register, the outputs of which ^ combined into a group, connected to the first input of the second switch, with the first inputs of the counter block, with the third input of the first switch and with the first: inputs of the blocks of AND elements, the outputs of the first of which are connected to the input m of the second group of the memory block, the outputs of the second block of AND elements are connected to the second inputs of the counter block, the outputs of which are connected to the inputs of the second switch combined into the first group, the output of the first information input block is connected to the second group of inputs, the first output of the second switch is connected with the first input of the second comparison element, the output of which is connected to the second inputs of the second block of elements And and through the element NOT to the first input of the second element And, the output of which is connected to the first input of the fourth element that OR, whose output is connected to the second input of the first shift register, to the third input of the second shift register and to the first input of the pulse generator, the output of which is connected to the third input of the first shift register, the second output of which is connected to the first input of the third AND element, the output of which is connected with the third input of the adder and with the first input of the fifth OR element, the output of which is connected to the second inputs of the first block of AND elements, the third output of the first shift register is connected to the first inputs of the sixth and seventh elements of IL And, the output of the first of which is connected to the second input of the second OR element, the output of which is connected to the second input of the first switch, the fourth output of the first shift register is connected to the second input of the seventh OR element, the output of which is connected to the fourth input of the adder, the fifth output of the first shift register is connected to the second input of the sixth OR element, to the third input of the seventh OR element, to the second inputs of the second AND element, the second comparison element, the third and fifth OR elements, and to the first inputs of the eighth OR element and h of the fourth AND element, the output of which is connected to the second input of the fourth OR element, the output of the second shift register is connected to the second input of the fourth AND element, the output of the delay element is connected to the second inputs of the pulse generator, the first AND element, the memory unit, and the eighth OR element, the output of which is connected to the second input of the memory element, the second output of the second switch is connected to the third input of the second comparison element and to the second input of the first comparison element, to the third input of which the output of the second block is connected information input, the output of the first comparison element is connected to the second input of the third AND element, the output of the third information input unit is connected to the second key input.