SU1140241A2

SU1140241A2 - Switching device

Info

Publication number: SU1140241A2
Application number: SU833646392A
Authority: SU
Inventors: Валентин Аронович Капник
Original assignee: Предприятие П/Я В-2969
Priority date: 1983-09-28
Filing date: 1983-09-28
Publication date: 1985-02-15

Abstract

КОММУТАТОР по авт. св. № 1003336, отличающийс тем, что, с целью расширени его функциональных возможностей, в каждую из идeнтичныx чеек введены третий элемент ИЛИ и п тый элемент И, первый вход которого по ключен к :Ш т первому горизонтальному входу чейки, второй вход - к выходу второго элемента ШШ, а третий вход вл етс третьим горизонтальным входом чейки и соединен с третьим горизонтальным выходом чейки, а выход соединен с одним из входов третьего элемента ШШ, другой вход которого соединен с выходом третьего элемента И, а выход - со вторым горизонтальным выходом чейки, причем третьи горизонтальные вход и чейки с координатами (i,) соединены с третьими горизонтальными выходом и входом чеек с координатами SWITCH on auth. St. No. 1003336, characterized in that, in order to expand its functionality, a third OR element and a fifth AND element are introduced into each of the identical cells, the first input of which is connected to: W m the first horizontal input of the cell, the second input to the output of the second and the third input is the third horizontal input of the cell and is connected to the third horizontal output of the cell, and the output is connected to one of the inputs of the third element SH, the other input of which is connected to the output of the third element I, and the output to the second horizontal the output of the cell, the third horizontal input and the cells with coordinates (i,) are connected to the third horizontal output and the input of cells with coordinates

Description

Изобретение относитс к области автоматики и вычислительной техники и может быть использовано дл коммутадаи каналов ввода - вывода информации цифровых устройств. По основному авт. св. № 1.003336 извecтq коммутатор, сйдержащий идентичные чейки, распрложенные в узлах двумерной решетки, кажда из которых содержит- элементы И, ИЛИ,НЕ причем в каждой чейке ее горизонтальные входы соединены с входами первого элемента И, выход которого подключен к одному из входов первого элемента ИЛИ, другой вход которого соединен с вторым вертикальным входом чейки, а выход - с вторьм вертикальным выходом чейки, первьй вертикальный вход которой подключен к одному из входов второго элемента Н, другой вход которого через первый элемент НЕ соединен с первым горизон тальным входом чейки и одним из входов четвертого элемента И, а выход - с первым вертикальным выходом чейки, первый горизонтальный вход чейки соединен с одним из входов третьего элемента И, другой вход которого через второй элемент НЕ подключен к третьему входу первого элемента И и выходу второго элемента ИЛИ, другой вход которого соединен с третьим вертикальным входом чейки и подключен к другому входу четверто го элемента И, а выход - с третьим вертикальным выходом чейки, причем первый, второй вертикальные входы и третий вертикальный выход чейки с координатами (, ) соединены с первым , вторым вертикальными выходами и третьим вертикальным входом чейки с координатами («,) +1) соответственно , первый, второй вертикальные выходы и третий вертикальный вход - с первым, вторым вертикальным входами и третьим вертикальным выходом чейки с координатами (i,j -1) соответственно, первые горизонтальные вход и выход - с вторыми горизон тальными выходом и входом чейки с координатами (l-1, ), а вторые гориз .онталькые вход и выход - с первым горизонтальным выходом и входом чейки с координатами (i + 1,4 ) Dj Однако этот коммутатор имеет огра ничейные функциональные возможности так как не позвол ет осуществл ть работу одного входного канала на не1 11 сколько выходных одновременнб в различных комбинаци х. Цель изобретени - расширение функциональных возможностей коммутатора . Поставленна цель достигаетс тем, что в коммутатор в кажр,ую из идентичных чеек введены третий элемент ИЛИ и п тый элемент И, первый вход которого подключен к первому горизонтальному входу чейки, второй вход - к выходу второго элемента ИЛИ, а третий вход вл етс третьим горизонтальным входом чейки и соединен с третьим горизонтальным выходом чейдов третьего элемента ШШ, другой вход которого соединен с выходом третьего элемента И, а выход - с вторым горизонтальным выходом чейки , причем третьи горизонтальные вход и выход чейки с координатами (1.,j ) соединены с третьими горизонтальными выходом и входом чеек с координатами (-1,j ) и (i + 1,j ) хсоответственно , На фиг. 1 представлена функциональна схема коммутатора; на фиг. 2 - структурна схема чейки коммутатора. Коммутатор содержит чейку 1, первый 2 и второй 3 вертикальные входы и третий вертикальный выход 4 которой с координатами (1,J ) соединены с первым 5 и вторым 6 вертикальными выходами и третьим вертикальным входом -7 чейки 1 с координатами (l,j +1) соответственно, первый и второй вертикальные выходы 5 и 6 и третий вертикальный вход 7 с первым 2 и вторым 3 вертикальными входами и третьим вертикальным выходом 4 чейки 1 с координатами (i, j -1) соответственно, первый 8 и третий 9 горизонтальные входы и . первый горизонтальный выход 10 - с вторым 11 и третьим 12 горизонтальными выходами и вторым горизонтальным входом 13 чейки 1 с координатами (l-1,j ) соответственно, а второй 11 и третий .12 горизонтальные выходы и второй горизонтальный вход 13 - с первым 8 и третьим 9 горизонтальными входами и первьм горизонтальным выходом 10 чейки 1 с координатами (i+1, j) соответственно. Ячейка 1 коммутатора содержит первый элемент 14 И, входы которого соединены с горизонтальными входами 8 и 13 чейки 1, g выход - с одним из входов первого элемента 15 ИЛИ, другой вход которого подключен к вертикальному входу 3 чейки 1, а выход - к вертикальному выходу 6 чейки 1, вертикальный вход 2 которой подключен к одному из входов второго элемента 16 И, другой вход которого через первый элемент 17 НЕ соединен с горизонтальным входом 8 чейки 1, а выход - с вертикальным выходом 5 чейки 1, горизонтальный вход 8 чейки 1 соединен с одним из входов третьего элемента 18 И, другой вход которого через второй элемент 19 НЕ подключен к третьему вхо ду первого элемента 14 И и вьгходу второго элемента 20 ИЛИ, один из входов которого соединен с вертикал ным входом 2 чейки 1, а другой вход - с вертикальным входом 7 чей ки 1 и одним из входов четвертого элемента 21 И, другой вход которого соединен с другим входом второго элемента 16 И, соединенного с входо первого элемента 17 НЕ, а выход - с вертикальным выходом 4 чейки 1, горизонтальный вход 8 которой подкл чен к первому входу п того элемента 22 И, второй вход которого соединен с выходом второго элемента 20 ИЛИ, третий вход вл етс горизонтальным входом.9 чейки 1 и соединен с горизонтальным выходом 12 чейки 1, а выход подключен к одному из входов третьего элемента 23 ИЛИ, другой вход которого соединен с выходом третьего элемента. 18 И, а выход - с горизонтальным выходом 11 чейки 1, входными каналами коммутатора вл ютс горизонтальные входы 13 чеек 1 правого столбца коммутатора, а вы ходными каналами - вертикальные выходы 6 чеек 1 нижней строки коммутатора . Коммутатор работает следующим об разом. Пусть коммутатор содержит восемь входных и четьфе вькодных канала и требуетс соединение второго вход ного канала с первым выходным каналом , третьего - с вторым, п того с третьим, седьмого - с четвертым. На вертикальные входы 2 чеек t верхней строки коммутатора подаютс единичные логические уровни, а на вертикальные входы 3 этих же чеек 1 и на вертикальные входы 7 чеек 1 нижней строки коммутатора - нулевые логические уровни. На горизонтальные входы 9 чеек 1 крайнего левого столбца коммутатора подаютс нулевые логические уровни, а на горизонтальные входы 8 чеек 1 этого же столбца подаетс код 01101010, причем единичные логические уровни подаютс на горизонтальные входы 8 чеек 1 тех строк коммутатора, соответствующие входные каналы которых требуетс коммутировать. На горизонтальный ход 8 чейки 1,лежащей на пересечении второй строки и первого столбца коммутатора,подаетс единичный логиеский уровень, следовательно, на ее вертикальном выходе 5 образуетс нуле- , вой логический уровень.Начина с указанной чейки 1 нулевой логический уровень образуетс на вертикальных выходах 5 всех расположенных ниже чеек 1 первого столбца. Так как на горизонтальный вход 8 первой чейки 1первого столбца подан нулевой логический уровень, то разрещаетс прохождение единичного логического уровн с вертикального входа 2 этой чейки 1 на вертикальный вход 2второй чейки 1 первого столбца коммутатора. Таким образом, только в единственной чейке 1 первого столбца имеет место одновременна подача единичных логических уровней на входы 2 и 8, поэтому именно на этой чейке 1 осзтцествл етс соединение второй строки с первым столбцом коммутатора, т.е„ второй входной канал соедин етс с первым в,ькодным каналом. На горизонтальном выходе 11 этой же чейки 1 образуетс нулевой логический уровень, в результате чего на горизонтальные входы 8 чеек 1 смежного правого (второго) столбца коммутатора подаетс код 00101010 с погашенной первой единицей . Аналогично получают соединение третьего входного канала с вторым выходным каналом, п того - с третьим и седьмого - с четвертым. Наличие нулевых логических уровйей на горизонтальных входах 9 всех чеек 1 коммутатора не. нарушает логику работы коммутатора. Если на вертикальные входы 2 и 3 чеек 1 верхней строки коммутатора поданы нулевые логические-уровни, а на вертикальные входы 7 нижней стро ки коммутатора - единичные логические уровни, то при коде 01101010 на горизонтальных входах 8 чеек 1 и нулевых логических уровн х на -горизонтальных входах 9 чеек 1 этого же столбца коммутатора осуществл ет с соединение седьмого входного канала с первым выходным,п того - с вторым , третьего - с третьим и второго - с четвертым.Работа коммутатора в этом случае происходит следующим образом На горизонтальный вход .8 чейки 1, лежащей на пересечении седьмой строки с первым столбцом коммутатор подаетс единичный логический уровень , следовательно, на ее вертикальном выходе 4 образуетс нулевой логический уровень. Начина с указанной чейки 1 нулевой логический уровень образуетс на вертикальных выход к 4 всех расположенных вьше чеек 1 первого столбца. На горизонтальный вход 8 восьмой чейки 1 первого столбца подаетс нулевой ло гический уровень,,единичный логический уровень подаетс на вертикальньй вход 7 седьмой чейки 1 первого столбца. В результате, чего на входа 8 и 7 седьмой чейки 1 первого стол ца имеет место одновременна подача единичных логических уровней, поэтому именно на этой чейке 1 осуществл етс соединение седьмой строки с первым столбцом, т.е. седьмой входной канал соедин етс с первым выходным каналом. На горизонтальном в ходе 11 этой же чейки 1 образуетс нулевой логический уровень, в результате чего на горизонтальные вхо ды 8 чеек 1 второго столбца коммутатора подаетс код 01101000 с погашенной седьмой единицей. Соединение последующих входных каналов коммутатора с вькодными каналами осуществл етс аналогично. Наличие нулевых логический уровней на горизонтальных входах 9 всех чеек 1 не нарушает логику работы коммутатора. Пусть, например, требуетс осуществить соедине;ние второго входного канала с первым и вторым выходными каналами, а седьмого выс третьим и четходного канала каналами . вертым выходными 416 Дл этого на вертикальные входы 2 и 7 чеек 1 верхней и нижней строк коммутатора соответственно подаютс коды 1100 и 0011, на вертикальные входы 3 чеек 1 верхней строки коммутатора - код 0000. На горизонтальные входы 8 и 9 чеек 1 крайнего левого столбца коммутатора подаетс код 01000010, причем единичные логические уровни на входах 8 чеек 1 означают как и прежде, номера тех входных каналов, которые требуетс соединить, а единичные логические уровни на входах 9 чеек 1 означают, что каждый из этих входных каналов (второй и седьмой) требуетс соединить с несколькими выходными каналами одновременно. Количество подключенных выходных каналов определ етс количеством единиц в кодах, подаваемых соответственно на вертикальные входы 2 и 7 чеек 1 верхней и нижней строк коммутатора. На горизонтальный вход 8 первой чейки 1 первого столбца подаете нулевой логический уровень, который проходит на входы 8 всех чеек 1 первой строки коммутатора, а на вертикальные входы 2 чеек 1 верхней строки коммутатора - код 1100, в результате чего на вертикальные входы 2 чеек 1 второй строки коммутатора поступает код 1100. Так как на горизонтальные входы 8 и 9 второй чейки 1 первого столбца подаютс единичные логические уровни, то на горизонтальных входах 8 и 9 всех чеек 1 второй строки коммутатора образуютс единичные логические уровни, а на вертикальных вьп:одах 5 всех чеек 1 второй строки - нулевые логические уровни. Начина с этой строки нулевые логические уровни образуютс на вертикальных выходах 5 чеек 1 всех расположенных ниже строк. Таким образом, в первых двух чейках 1 второй строки коммутатора имеет место одновременна подача единичных логических уровней на входы 2 и 8, поэтому именно на этих чейках осуществл етс соединение второй строки с первым и вторым столбцами коммутатора, т.е. второй входной канал соедин етс с первым и вторым выходными каналами одновременно . Аналогично дл нижней и седьмой строк коммутатора получают соединение седьмого входного канала сThe invention relates to the field of automation and computer technology and can be used for switching input and output channels of information of digital devices. According to the main author. St. No. 1.003336 izvistq switchboard that holds identical cells located in the nodes of a two-dimensional lattice, each of which contains the elements AND, OR, and in each cell its horizontal inputs are connected to the inputs of the first element AND, the output of which is connected to one of the inputs of the first element OR whose other input is connected to the second vertical input of the cell, and the output to the second vertical output of the cell, the first vertical input of which is connected to one of the inputs of the second element H, the other input of which is not connected through the first element with the first horizontal input of the cell and one of the inputs of the fourth element I, and the output with the first vertical output of the cell, the first horizontal input of the cell is connected to one of the inputs of the third element I, the other input of which is NOT connected to the third input of the first element And the output of the second element OR, the other input of which is connected to the third vertical input of the cell and connected to another input of the fourth element I, and the output to the third vertical output of the cell, with the first, second vertical input and the third vertical output of the cell with coordinates (,) is connected to the first, second vertical outputs and the third vertical input of the cell with coordinates (“,) +1) respectively, the first, second vertical outputs and the third vertical input with the first, second vertical inputs and the third vertical output of the cell with coordinates (i, j -1), respectively, the first horizontal input and output — with the second horizontal output and input of the cell with coordinates (l – 1,); and the second horizontal horizontal input and output — with the first horizontal out and in home cell with coordinates (i + 1,4) Dj However, this switch has no man confine functionality because no permits the operation of one input channel to the output HE1 odnovremennb 11 as in various combinations. The purpose of the invention is to enhance the functionality of the switch. The goal is achieved by the fact that the third element OR and the fifth element AND, the first input of which is connected to the first horizontal input of the cell, the second input - to the output of the second OR element, and the third input is the third, are entered into the switch in each of the identical cells. horizontal input of the cell and connected to the third horizontal output of the third element SH, the other input of which is connected to the output of the third element I, and the output to the second horizontal output of the cell, and the third horizontal input and output of the cell with ordinates (1., j) are connected to the third horizontal output and input cells with coordinates (-1, j) and (i + 1, j) hsootvetstvenno, FIG. 1 is a functional diagram of the switch; in fig. 2 - switch cell diagram. The switch contains cell 1, first 2 and second 3 vertical inputs and the third vertical output 4 of which with coordinates (1, J) is connected to the first 5 and second 6 vertical outputs and the third vertical input -7 cells 1 with coordinates (l, j +1 ) respectively, the first and second vertical exits 5 and 6 and the third vertical input 7 with the first 2 and second 3 vertical inputs and the third vertical output 4 cells 1 with coordinates (i, j -1) respectively, the first 8 and third 9 horizontal inputs and . the first horizontal output 10 is with the second 11 and third 12 horizontal outputs and the second horizontal input 13 cells 1 with coordinates (l-1, j) respectively, and the second 11 and third .12 horizontal outputs and the second horizontal input 13 with the first 8 and the third 9 horizontal inputs and the first horizontal output 10 cells 1 with coordinates (i + 1, j), respectively. The switch cell 1 contains the first element 14 I, the inputs of which are connected to the horizontal inputs 8 and 13 of cell 1, the g output to one of the inputs of the first element 15 OR, the other input of which is connected to the vertical input 3 of cell 1 and the output to the vertical output 6 cells 1, the vertical input 2 of which is connected to one of the inputs of the second element 16 I, the other input of which through the first element 17 is NOT connected to the horizontal input 8 of cell 1 and the output to the vertical output 5 of cell 1, horizontal input 8 of cell 1 is connected with one of the third inputs About element 18 AND, the other input of which through the second element 19 is NOT connected to the third input of the first element 14 AND and the input of the second element 20 OR, one of the inputs of which is connected to vertical input 2 of cell 1, and the other input to vertical input 7 whose ki is 1 and one of the inputs of the fourth element 21 I, the other input of which is connected to another input of the second element 16 AND connected to the input of the first element 17 NOT, and the output to the vertical output 4 of cell 1, the horizontal input 8 of which is connected to the first the input of the fifth element 22 And, the second entrance is connected to the output of the second OR element 20, the third input is the horizontal vhodom.9 cells 1 and connected to a horizontal outlet 12 of the cell 1, and an output connected to one of the inputs of a third OR element 23, the other input of which is connected to the output of the third element. 18 And, and the output is with the horizontal output 11 of the cell 1, the input channels of the switch are the horizontal inputs 13 of the cells 1 of the right column of the switch, and the output channels are the vertical outputs 6 of the cells 1 of the bottom row of the switch. The switch works as follows. Let the switch contain eight input channels and four channels and require the connection of the second input channel to the first output channel, the third to the second, fifth to the third, and the seventh to the fourth. On the vertical inputs of the 2 cells t of the upper row of the switch unit logical levels are supplied, and on the vertical inputs 3 of the same cells 1 and on the vertical inputs of 7 cells 1 of the lower row of the switch zero logic levels. The horizontal inputs of the 9 cells 1 of the leftmost column of the switch give zero logical levels, and the horizontal inputs of 8 cells 1 of the same column receive the code 01101010, and the single logical levels are fed to the horizontal inputs of 8 cells 1 of those lines of the switch whose corresponding channels need to be switched . On the horizontal stroke 8, cell 1, lying at the intersection of the second row and the first column of the switch, is supplied with a single logical level, therefore, at its vertical output 5 a zero logical level is formed. Starting from the specified cell 1, a zero logical level is formed at the vertical outputs 5 all located below the cells 1 of the first column. Since the horizontal input 8 of the first cell of the first column has a zero logic level, it is allowed to pass a single logical level from the vertical input 2 of this cell 1 to the vertical input 2 of the second cell 1 of the first column of the switch. Thus, only in the single cell 1 of the first column simultaneous supply of single logical levels to inputs 2 and 8 takes place, therefore it is on this cell 1 that the second row connects to the first column of the switch, i.e. the second input channel connects to the first in the code channel. At the horizontal output 11 of the same cell 1, a zero logic level is formed, as a result of which the horizontal inputs of the 8 cells 1 of the adjacent right (second) column of the switch are transmitted with code 00101010 with the first unit canceled. In a similar way, the connection of the third input channel to the second output channel, pa from the third one and the seventh channel to the fourth one is obtained. The presence of zero logic levels on the horizontal inputs of 9 all the cells 1 switch not. violates the logic of the switch. If the vertical inputs 2 and 3 of the cells 1 of the top row of the switch are zero logic levels, and the vertical inputs 7 of the bottom line of the switch are unit logic levels, then with the code 01101010 there are 8 inputs 1 and zero logical levels on the horizontal horizons the inputs of 9 cells 1 of the same column of the switch makes the connection of the seventh input channel to the first output, the fifth to the second, the third to the third and the second to the fourth. The switch in this case occurs as follows One .8 cell 1, lying at the intersection of the seventh row with the first column, the switch serves a single logical level, therefore, at its vertical output 4 a zero logic level is formed. Starting from the indicated cell 1, the zero logical level is formed on the vertical output to 4 all located above the cells 1 of the first column. At the horizontal input 8 of the eighth cell 1 of the first column, the zero logical level is applied, a single logic level is fed to the vertical input 7 of the seventh cell 1 of the first column. As a result, at the inputs 8 and 7 of the seventh cell 1 of the first column simultaneous submission of single logical levels takes place, therefore it is on this cell 1 that the seventh row is connected with the first column, i.e. The seventh input channel is connected to the first output channel. On the horizontal one, in the course of 11 of the same cell 1, a zero logic level is formed, with the result that the horizontal inputs of the 8 cells 1 of the second column of the switch receive the code 01101000 with the seventh unit canceled. The connection of the subsequent input channels of the switch with the code channels is similar. The presence of zero logical levels on the horizontal inputs of 9 all cells 1 does not violate the logic of the switch. Let, for example, you want to connect the second input channel to the first and second output channels, and the seventh one to the third and even channel channels. For this purpose, the vertical inputs 2 and 7 of the cells 1 of the upper and lower rows of the switch are assigned codes 1100 and 0011, respectively, and the vertical inputs of the 3 cells of the top 1 row of the switch are 0000. The horizontal inputs 8 and 9 of the cells 1 of the leftmost column of the switch code 01000010 is supplied, and the unitary logic levels at the inputs of 8 cells 1 mean, as before, the numbers of those input channels that need to be connected, and the unit logic levels at the inputs of 9 cells 1 means that each of these input channels (second and seventh) is connected to several output channels simultaneously. The number of connected output channels is determined by the number of units in the codes supplied respectively to the vertical inputs 2 and 7 of the cells 1 of the top and bottom lines of the switch. To the horizontal input 8 of the first cell 1 of the first column, you apply a zero logic level that passes to the inputs 8 of all cells 1 of the first row of the switch, and to the vertical inputs 2 cells of the top 1 row of the switch - code 1100, resulting in the vertical inputs 2 cells of the second one 1100 code arrives at the switch row. Since the horizontal inputs 8 and 9 of the second cell 1 of the first column are supplied with single logical levels, then at the horizontal inputs 8 and 9 of all the cells 1 of the second line of the switch single logical levels are formed, and rtikalnyh vp: 5 odes all cells 1 of the second row - the zero logic levels. Starting from this line, zero logical levels are formed on the vertical outputs of 5 cells 1 of all located below the lines. Thus, in the first two cells 1 of the second row of the switch, single logical levels are simultaneously applied to inputs 2 and 8, therefore it is on these cells that the second row is connected to the first and second columns of the switch, i.e. The second input channel is connected to the first and second output channels simultaneously. Similarly, for the bottom and seventh rows of the switch get the connection of the seventh input channel with

711711

третьим и четвертым выходными каналами одновременно.the third and fourth output channels simultaneously.

Таким образом, каждому значению кода, поданного на вертикальный вход 2 чеек 1 верхней строки коммутатора, и одновременно значению этого же кода,поданного на вертикальные входы 7 чеек 1 нижней строки коммутатора, в зависимости от значений кодов, подаваемых на горизонтальные входы 8 и 9 . чеек 1 первого столбца коммутатора , соответствует определенный пор док соединени входных каналов с выходными каналами коммутатора.Thus, each code value applied to the vertical input of 2 cells 1 upper row of the switch, and at the same time the value of the same code applied to the vertical inputs 7 cells 1 of the bottom row of the switch, depending on the code values applied to the horizontal inputs 8 and 9. cells 1 of the first column of the switch corresponds to a specific order in which the input channels are connected to the output channels of the switch.

Технико-экономический эффект от использовани изобретени заключаетс в том, что благодар введениюThe technical and economic effect of the use of the invention lies in the fact that due to the introduction

0241802418

дополнительных элементов И и ШШ в каждую чейку коммутатора,а также дополнительных горизонтальных св зей между чейками каждой строки коммутатора, обеспечиваетс расширение функциональных возможностей, а именно увеличиваетс в 72 раза число способов соединени входных и выходных каналов, при этом сохран етс посто нным число одновременно коммутируемых каналов. Кроме того, при эксплуатации предлагаемого коммутатора возможно уменьшение общего врег мени коммутации (обслуживани ) в результате одновременного подключени нескольких выходных канапов коммутатора к одному входному.additional elements And and ШШ in each cell of the switch, and also additional horizontal communications between cells of each line of the switch, extension of functionality is provided, namely the number of ways of connection of input and output channels increases 72 times, at the same time the number of simultaneously switched channels. In addition, during the operation of the proposed switch, it is possible to reduce the overall switching (maintenance) parameter as a result of simultaneous connection of several switch output channels to one input switch.

Фиг. 2FIG. 2

Claims

SWITCH on avt. St.

No. 1003336, characterized in that, in order to expand its functionality, a third OR element and a fifth AND element are introduced into each of ^ identical cells, the first input of which is connected to the first horizontal input of the cell, the second input to the output of the second OR element, and the third input is the third horizontal input of the cell 'and is connected to the third horizontal output of the cell, and the output is connected to one of the inputs of the third OR element, the other input of which is connected to the output of the third AND element, and the output to the second horizontal output th cell, wherein the third input and the horizontal vyYaod cell coordinates (i, j) are connected to the third horizontal output and input cells with coordinates (1-1, j) and the ((k + 1, j), respectively.

(61)

Figure 1