SU1070554A1

SU1070554A1 - Device for organizing queue

Info

Publication number: SU1070554A1
Application number: SU823508654A
Authority: SU
Inventors: Геннадий Михайлович Бадаев; Анатолий Моисеевич Заяц; Александр Павлович Грачев; Борис Ефимович Степанцов
Original assignee: Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны
Priority date: 1982-11-05
Filing date: 1982-11-05
Publication date: 1984-01-30

Abstract

УСТРОЙСТВО ДЛЯ. .ОРГАНИЗАЦИИ ОЧЕРЕДИ, содержащее первый элемент ИЛИ, два счетчика, узел сравнени , блок пам ти, шифратор и дешифратор, причем группа входов первого элемента ИЛИ вл етс группой запросных входов устройства, первые выходы счетчиков соединены соответственно с первым, вторым входами узла сравнени , первый выход которого соединен с входом блокировки первого счетчика , счетный выход которого вл етс входом опроса устройства, вторые выходы счетчиков соединены, соответственно с входами адреса считывани и записи блока пам ти информационный вход которого соединен с выходом шифратора , выход блока пам ти соединен с входом дешифратора, группа выходбВ которого вл етс группой выходов устройства, отличающеес тем, что, с целью повьЕиени надежности путем снижени веро .тности потери за вок, оно содержит второй элемент ИЛИ, элемент НЕ, распределитель импульсов, группу элементов И и регистр, причем кгикдый .выход регистра соединен с первым входом одноименного элемента И группы, выход первого элемента ИЛИ соединен с входом запуска распределител импульсов, каждый выход которого соединен с вторым входом одноименного элемента И группы, третий вход каждого элемента, И группы соединен с выходом элеменS та НЕ, вход которого подключен к вто рому выходу узла сравнени , выход каждого элемента И группы соединен с соответствующим входом шифратора, с нулевым входом соответствующего разр да регистра и соответствующим входом второго элемента ИЛИ,каждый запросный вход устройства соединен с единичным входом соответствующего разр да регистра, выход второго элемента ИЛИ соединен со счетным входом второго счетчика. СП СП 4DEVICE FOR. ORGANIZATION OF THE QUEUE, containing the first element OR, two counters, a comparison node, a memory block, an encoder and a decoder, the input group of the first element OR is a group of device request inputs, the first outputs of the counters are connected to the first, second inputs of the comparison node, the first the output of which is connected to the blocking input of the first counter, whose counting output is the device polling input, the second counter outputs are connected, respectively, to the read and write address inputs of the information storage unit The input of which is connected to the output of the encoder, the output of the memory unit is connected to the input of the decoder, the output group of which is a group of outputs of the device, characterized in that, in order to increase reliability by reducing the likelihood of loss of the order, it contains the second element OR, the element NOT, the pulse distributor, the group of elements AND and the register, the register output is connected to the first input of the AND element of the same name, the output of the first OR element is connected to the start input of the pulse distributor, each one of which is connected to the second input of the same name AND group, the third input of each element, AND group is connected to the output of the NOT element, whose input is connected to the second output of the comparison node, the output of each AND group element is connected to the corresponding input of the encoder, with zero input of the corresponding register bit and the corresponding input of the second element OR; each request input of the device is connected to the single input of the corresponding register bit; the output of the second OR element is connected to the counting input of the second counter. JV 4

Description

Изобретение относитс к вычислительной технике и может быть исполь зовано в системах группового управл ни . Известно многоканальное устройст во дл управлени очередностью обработки запросов, содержащее регист счетчики, узел сравнени , элементы И, НЕ, элемент задержки, триггеры С1 . Данное устройство сложно из-за большого количества оборудовани . Наиболее близким к изобретению по технической сущности и.достигаемому результату вл етс устрюйство дл организации очереди, содержащее шифратор, блок пам ти, счетчики, дешифратор, узел сравнени и элемент ИЛИ 23. Недостаткам указанного устройства вл етс сравнительно высока веро тность потери за вок на входе устройства. Цель изобретени - повышение надежности устройства за счет снижени веро тности потери необслуженны за вок. Поставленна цель достигаетс тем, что в устройстро дл организации очереди, содержащее первый элемент ИЛИ, два счетчика, узел сравнени , блок пам ти, шифратор и дешифратор , причем группа входов первого элемента ИЛИ вл етс группой запросных входов устройства, первые выходы счетчиков соединены соответстзенно с первым, вторым входами узла сравнени , первый выход которого соединен с входом блокировки первого счетчика, счетный вход кото рого вл етс входом опроса ycTpciftc ва, вторыевыходы счетчиков соединены- соответственно с входами адреса считывани и записи блока пам ти , информационный вход которого соединен с выходом шифратора, выход блока пам ти соединен с входом дешифратора, группа выходов которого вл етс группой выходов устройства , введены второй элемент ИЛИ, элемент НЕ, распределитель импульсов , группа элементов Ни регистр, причем каждый выход регистра соединен с первым входом одноименного элемента И группы, выход первого элемента ИЛИ соединен с выходом запуска распределител импульсов, каждый выход которого соединен с at рым входом одноименного элемента И группы, третий вход ка щого элемента И группы соединен с выходом элемента НЕ, вход которого подключен к второму выходу узла сравнени выход каждого элемента И группы сое динен с соответствующим входом шифратора , с нулевым входом соответствующего разр да регистра и с -соответствующим входом второго элемента ИЛИ, каждый запросный вход устройства соединен с единичным входом соответствующего разр да регистра , выход второго элемента ИЛИ соединен со счетным входом второго счетчика . На чертеже представлена структурна схема устройства. Устройство содержит запросные входы 1 устройства, первый элемент ИЛИ 2, регистр 3, распределитель 4 импульсов, группу элементов ИЗ, шифратор б, второй элемент ИЛИ 7, элемент НЕ 8, блок 9 пам ти, первый циклический счетчик 10, узел 11 сравнени , второй циклический счетчик 12, дешифратор 13, группу выходов 14 устройства , вход 15 опроса устройства. Устройство работает следующим образом. На входы 1 устройства поступают за вки-сигналы, требующие обслуживани , который фиксируютс в регистре 3 . Перва из поступивших за вок через элемент ИЛИ 2 запускает распределитель 4 в автоколебательном режиме . С помощью импульсов, вырабатываемых распределителем 4, последовательно опрашиваютс соответствующие разр ды регистра 3. Сигналы за вок через открытые элементы И 5 группы и второй элемент ИЛИ 7 фиксируютс на первом циклическом счетчике 10, который определ ет текущий номер очереди за вки. Одновременно с помощью шифратора 6 сигналы за вок преобразуютс в двоичный код канала и по гадресу, соответствующему номеру очереди за вки, этот код записываетс в блок 9 пам ти . . . После передачи очередной за вки в блок 9 с соответствук цего элемента И 5 группы на соответствующий нулевой вход регистра 3 поступает единичный сигнал. Этот сигнал устанавливает соответствующий разр д в исходное состо ние, подготавлива его дл приема последующей за вки . Сигналы опроса поступают с входа 15 на вход второго циклического счетчика 12, который фиксирует текущий номер обслуживаемой за вки. Считывание двоичного кода канала из блока 9 пам ти осуществл етс по адресу, соответствующему номеру обслуживаемой за вки. Считываемый из блока 9 пам ти код адреса преобразуетс доиифратором 13 в позиционный сигнал-требование на обслуживание соответствующего канеша и поступает на вахоп 14 соответствующего канала.The invention relates to computing and can be used in group control systems. A multi-channel device for managing the order of requests processing is known, which contains register counters, a comparison node, AND elements, NOT, a delay element, and C1 triggers. This device is difficult due to the large amount of equipment. The closest to the invention according to the technical essence and the achieved result is a queuing device containing an encoder, a memory block, counters, a decoder, a comparison node and an OR element 23. The disadvantages of this device are the relatively high probability of input loss devices. The purpose of the invention is to increase the reliability of the device by reducing the likelihood of loss of an unserved service. The goal is achieved by the fact that in a queuing device containing a first OR element, two counters, a comparison node, a memory block, an encoder and a decoder, the input group of the first OR element is a group of request inputs of the device, the first outputs of the counters are connected respectively the first, second inputs of the comparison node, the first output of which is connected to the blocking input of the first counter, whose counting input is the input of the ycTpciftc interrogation, the second outputs of the counters are connected, respectively, to the inputs ad read and write memory blocks, the information input of which is connected to the output of the encoder, the output of the memory block is connected to the input of the decoder, the output group of which is the output group of the device, the second OR element, the NOT distributor, the pulse distributor, the Neither register group, moreover, each register output is connected to the first input of the element of the same name AND group, the output of the first element OR is connected to the trigger output of the pulse distributor, each output of which is connected to the at input of the same name element a AND group, the third input of each AND element of the group is connected to the output of the NOT element whose input is connected to the second output of the comparison node; the output of each AND element of the group is connected to the corresponding input of the encoder, with the zero input of the corresponding register bit and the corresponding input of the second of the OR element, each request input of the device is connected to the single input of the corresponding register bit, the output of the second OR element is connected to the counting input of the second counter. The drawing shows a block diagram of the device. The device contains the request inputs 1 of the device, the first element OR 2, the register 3, the distributor 4 pulses, the group of elements FROM, the encoder b, the second element OR 7, the element NOT 8, the memory block 9, the first cyclic counter 10, the comparison node 11, the second a cyclic counter 12, a decoder 13, a group of device outputs 14, a device polling input 15. The device works as follows. The inputs 1 of the device receive application signals requiring service, which are recorded in register 3. The first of the incoming orders through the element OR 2 starts the distributor 4 in the self-oscillating mode. Using the pulses generated by the distributor 4, the corresponding bits of the register 3 are sequentially polled. The application signals through the open elements AND 5 of the group and the second element OR 7 are recorded on the first cyclic counter 10, which determines the current queue number for the application. At the same time, using the encoder 6, the application signals are converted into the channel binary code and, according to the address corresponding to the queue number of the application, this code is written into memory block 9. . . After the transfer of the next application to block 9, a single signal arrives at the corresponding zero input of register 3 from the corresponding element I of group 5. This signal sets the corresponding bit to its original state, preparing it to receive a subsequent application. The polling signals are received from input 15 to the input of the second cyclic counter 12, which records the current number of the serviced application. The reading of the channel binary code from memory block 9 is performed at the address corresponding to the number of the application being served. The address code read from the memory block 9 is converted by the pre-diffractor 13 into a positional signal-demand for servicing the corresponding kanesh and is fed to the chopper 14 of the corresponding channel.

В случае, если на входы 1 устройства поступит одновременно несколько сигналов за вок, они запоминаютс в соответствующих разр дах регистра 3, что исключает их потерю.In the event that several application signals simultaneously arrive at the device inputs 1, they are stored in the corresponding bits of register 3, which eliminates their loss.

Если в процессе функционировани .устройства второй счетчик 12, фиксирующий номер обслуживаемой за вки догонит первый счетчик 10 очередности за вок, то сигнал с узла 11 сравнени блокирует второй счетчик 12 дл последующих-сигналов обслуживани , поступающих с входа 15..If, during the operation of the device, the second counter 12, the fixing number of the serviced application, catches up with the first counter 10 of the queuing order, the signal from the comparison node 11 blocks the second counter 12 for subsequent service signals coming from input 15 ..

С другой стороны, если первый счетчик 10 обгонит счетчик 12 наOn the other hand, if the first counter 10 overtakes counter 12 on

величину, превышающую объём пам ти блока: 9, то дигнсш с узла 11 сравнени блокирует входы элементов И 5 группы,что дает возможность сохранить вновь поступающие за вки .на; регистре 3.. При обслуживании любой за вки, хран щейс в блоке пам ти 9, снимаетс сигнал блокировки с элемей:Тов и 5 группы и ВНОВЬ поступивша за вка описанным выше способом заноситс в блок 9 пам ти.a value greater than the memory capacity of the block: 9, then dignification from the comparison node 11 blocks the inputs of the AND 5 group elements, which makes it possible to save the newly received applications on; register 3 .. When servicing any application stored in memory block 9, the blocking signal is removed from the elements: Tov and 5 groups and the application received again by the method described above is entered into memory block 9.

Изобретение позвол ет повысить Нсшежность работы устройства за счет:исключени потерь за вок на вхо« де устройства.The invention makes it possible to increase the operation of the device by: eliminating the loss of input at the input of the device.

Claims

DEVICE FOR. ORGANIZATIONS OF THE QUEUE containing the first OR element, two counters, a comparison unit, a memory unit, an encoder and a decoder, wherein the group of inputs of the first OR element is a group of request inputs of the device, the first outputs of the counters are connected respectively to the first, second inputs of the comparison node, the first output of which is connected with the lock input of the first counter, the counting output of which is the polling input of the device, the second outputs of the counters are connected, respectively, with the inputs of the read and write addresses of the memory unit, information the path of which is connected to the output of the encoder, the output of the memory block is connected to the input of the decoder, the output group of which is the group of outputs of the device, characterized in that, in order to increase reliability by reducing the likelihood of losing applications, it contains a second OR element, an NOT element, a pulse distributor , a group of AND elements and a register, with each output of the register connected to the first input of the same AND element of the group, the output of the first OR element connected to the start input of the pulse distributor, each output of which is dined with the second input of the element AND group of the same name, the third input of each element AND group is connected to the output of the element NOT, whose input is connected to the second output of the comparison node, the output of each element AND group is connected to the corresponding input of the encoder, with a zero input of the corresponding the register bit and the corresponding input of the second OR element, each request input of the device is connected to a single input of the corresponding register bit, the output of the second OR element is connected to the counting input of the second counter.

Si si 4 ^