SU1021013A1 - Frequency-phase-modulated signal shaper - Google Patents

Frequency-phase-modulated signal shaper Download PDF

Info

Publication number
SU1021013A1
SU1021013A1 SU813375191A SU3375191A SU1021013A1 SU 1021013 A1 SU1021013 A1 SU 1021013A1 SU 813375191 A SU813375191 A SU 813375191A SU 3375191 A SU3375191 A SU 3375191A SU 1021013 A1 SU1021013 A1 SU 1021013A1
Authority
SU
USSR - Soviet Union
Prior art keywords
switch
input
output
frequency
counter
Prior art date
Application number
SU813375191A
Other languages
Russian (ru)
Inventor
Александр Николаевич Кренев
Владимир Николаевич Смирнов
Original Assignee
Ярославский государственный университет
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ярославский государственный университет filed Critical Ярославский государственный университет
Priority to SU813375191A priority Critical patent/SU1021013A1/en
Application granted granted Critical
Publication of SU1021013A1 publication Critical patent/SU1021013A1/en

Links

Abstract

ФОРМИРОВАТЕЛЬ СИГНАЛОВ С ЧАСТОТНО-ФАЗОВОЙ МАНИПУЛЯЦИЕЙ, содержащий последовательно соединенные первый коммутатор, первый и второй входы которого соединены с выходами соответственно первого и второго опорного генератора, и делитель частоты , а также фильтр нижних частот, при этом управл ющий вход первого коммутатора  вл етс  первым входом информационного сигнала формирователи сигналов с частотно-фазовой манипул цией , отличающийс  тем, что, с целью уменьшени  паразитных составл ющих в спектре выходных сигналов при одновременном увеличении числа градаций скачка фазы, между выходом первого коммутатора и входом фильтра нижних частот введены последовательно соединенные первый счетчик , второй коммутатор, второй счетчик , третий коммутатор, посто нное запоминакмдее- устройство и цифро-а)налоговый преобразователь, между выходом делител  частоты и вторым входом второго коммутатора введены триггер, между выходом первого счетчика и вторым входом триггера введен блок сравнени  кодов между выходами второго счетчика и вторыми входами третьего коммутатснза введен сумматор, вторые входы блока сраЬнений кодов и вторые входы двоичного сумматора соединены соответственно с выходами младших разр дов и выходами старших разр дов введенного датчика кодов, при этом установочный вход делител  частоты соединен с выходом блока сравнени  кодов, выход второго коммутатора соединен с входом синхрс тзации цифро-аналогового пре : разова тел , а управл дащие axoyivii второго и третьего коммутаторов соейинены между собой, и точка их  вл ет-. с  вторым входом информационного сигнала фсч мировател  сигна юв с частотно-фазовой манипул цией. ОA FORMER OF SIGNALS WITH FREQUENCY-PHASE MANIPULATION containing series-connected first switch, the first and second inputs of which are connected to the outputs of the first and second reference oscillator, and a frequency divider, as well as a low-pass filter, and the control input of the first switch is the first input information signal shapers of signals with frequency-phase manipulation, characterized in that, in order to reduce the parasitic components in the spectrum of output signals while o increase the number of gradations of phase jump, between the output of the first switch and the input of the low-pass filter entered in series the first counter, second switch, second counter, third switch, permanent memory-device and digital-a) tax converter, between the output of the frequency divider and the second a trigger is input to the second switch; a block of code comparison between the outputs of the second counter and the second inputs of the third switch is entered between the output of the first counter and the second input of the trigger the adder, the second inputs of the code matching unit and the second inputs of the binary adder are connected respectively to the lower-order outputs and the higher-order outputs of the entered code sensor, while the installation input of the frequency divider is connected to the output of the code comparison unit, the output of the second switch is connected to the sync input digital-to-analogue trans: tel, and the axoyivii controls of the second and third switches are interconnected, and their point is -. with the second input of the information signal fsch worldviewer signal with frequency-phase manipulation. ABOUT

Description

Изобретение относитс  к радиотехнике и может быть использовано в радиосв зи , радиолокации, радионавигации и радиоуправлении дл  получени  сигналов с фазовой и частотной модул цией .The invention relates to radio engineering and can be used in radio communications, radiolocation, radio navigation and radio control to obtain signals with phase and frequency modulation.

Известен формирователь сигналов с частотно-фазовой манипул цией, содер жащий последовательно соединенные певый коммутатор, первый и второй входы которого соединены с выходами соответственно первого и второго опорного генератора, и делитель частоты, а также фил.ьтр нижних частот, при этом управл ющий вход первого коммутатора  вл етс  первым входом инфо1эмационного сигнала формировател  сигналов с частотно-фазовой манипул цией О ) .A signal shaper with frequency-phase manipulation is known, containing a serially connected py switch, the first and second inputs of which are connected to the outputs of the first and second reference oscillator, respectively, and a frequency divider, as well as a low-pass control input the switch is the first input of the information signal of the signal conditioner with frequency-phase shift O).

Однако в в|ыходном сигнале известного формировател  сигналов с частотно-фазовой манипул цией относительно высок уровень паразитных составл ющих, дл  уменьшени  которого требуетс  применение фильтра с высокой крутизной среза, так как паразитные спектральные составл ющие наход тс  близко к полезным, при это в фильтре, в свою очередь, по вл ютс  динамические искажени . However, in the | output signal of a known signal former with frequency-phase manipulation, there is a relatively high level of parasitic components, in order to reduce which the use of a filter with a high slope is required, since the parasitic spectral components are close to useful, with this in the filter in turn, dynamic distortions appear.

Кроме того, в известном формирователе сигналов с частотно-фазовой манипул цией нельз  получить сигнал с фазовой манипул цией, отличной от 180.In addition, in a well-known signal conditioner with frequency-phase shift keying, it is impossible to obtain a signal with phase shift keying other than 180.

Цель изобретени  - уменьшение паразитных составл ющих в спектре выходных сигналов при одновременном увеличении числа градаций скачка фазы.The purpose of the invention is to reduce the parasitic components in the spectrum of the output signals while simultaneously increasing the number of gradations of the phase jump.

Указанна  цель достигаетс  тем, что в формирователь сигналов с частотно-фазовой манипул цией, содержащий последовательно соединенные первый коммутатор, первые и второй входы которого соединены с выходами соответственно первого и второго опорного генератора, и делитель частоты, а также фильтр нижних частот, при этом управл ющий вход первого коммутатора  вл етс  первым входом информационного сигнала формировател  сигналов с частотно-фазовой манипул цией , между выходом первого коммутатора и входом фильтра нижних частот введены последовательно соединенные первый счетчик, второй коммутатор, второй сметчик, третий коммутатор, посто нное запоминающее устройствоThis goal is achieved by the fact that a frequency-shift keying shaper containing the first switch connected in series, the first and second inputs of which are connected to the outputs of the first and second reference oscillator, respectively, and the frequency divider, and The first input of the first switch is the first input of the information signal of the signal shaper with frequency-phase keying, and there are entered between the output of the first switch and the input of the low-pass filter. therefore connected the first counter, a second switch, the second estimator, a third switch, a read only memory

и цифро-аналоговый преобразователь, между выходом делител  частоты и вторым входом второго коммутатора введен триггер, между выходом первого счетчика и вторым входом триггера введен блок сравнени  кодов, между выходами второго счетчика и вторыми входами третьего коммутатора введен сумматор, вторые входы блока сравнени  кодов и вторые входы двоичного сумматора соединены соответственно с выходами младших разр дов и выходами старших разр дов введенного датчика кодов, при этом установочныйand a digital-to-analog converter, a trigger is inserted between the output of the frequency divider and the second input of the second switch, a code comparison block is inserted between the output of the first counter and the second trigger input, and an adder is entered between the second counter outputs and the second inputs of the third switch, the second inputs of the code comparison block and the second the inputs of the binary adder are connected respectively with the outputs of the lower bits and the outputs of the higher bits of the entered sensor codes, while the installation

5 вход делител :-частоты соединен с выходом блока сравнени  кодов, выход . второго коммутатора соединен с входом синхронизации цифро-аналогового преобразовател , а управл ющие входы5 input divider: -frequency is connected to the output of the code comparison block, output. the second switch is connected to the synchronization input of the D / A converter, and the control inputs

0 второго и третьего коммутаторов соединены между собой, и точка их соединени   вл етс  вторым входом информационного сигнала формировател  сигналов с частотно-фазовой манипул цией.0 of the second and third switches are interconnected, and their connection point is the second input of the information signal shaper with frequency-phase shift keying.

На фиг,1 представлена структурна  электрическа  схема предлагаемого формировател  сигналов с частотнофазовой манипул цией; на фиг.2 - временные диаграммы его работы.Fig. 1 shows the structural electrical circuit of the proposed signal generator with frequency-phase manipulation; figure 2 - timing charts of his work.

00

Формирователь содержит первый и второй опорные генераторы 1 и 2, первый коммутатор 3, делитель t частоты, первый счетчик 5, блок 6 сравнени  кодов, триггер 7, второй коммутаторThe former contains the first and second reference generators 1 and 2, the first switch 3, the frequency divider t, the first counter 5, the code comparison block 6, the trigger 7, the second switch

5 8, второй счетчик 9, третий .коммутатор 10, посто нное запоминающее устройство (ПЗУ) 11, цифро-аналоговый преобразователь (ЦАП) 12, фильтр 13 нижних частот (ФНЧ) , двоичный5 8, second counter 9, third switch 10, read-only memory (ROM) 11, digital-to-analog converter (DAC) 12, low-pass filter 13 (LPF), binary

О сумматор Н, датчик 15 кодов.About adder N, sensor 15 codes.

Формирователь сигналов с частотног фазовой манипул цией работает следующим образом.The signal conditioner with frequency phase shift manipulation operates as follows.

Выходные сигналы опорных генера5 торов 1 и 2, представл ющие собой импульсные последовательности с частотой повторени  импульсов f-.H f (соответственно фиг.2а и б), поступают на вход первого коммутатора 3,The output signals of the reference generators 1 and 2, which are pulse sequences with a pulse repetition rate of f-.H f (respectively, Figures 2a and b), are fed to the input of the first switch 3,

который в зависимости от информационного сигнала частотной манипул ции на его управл ющем входе пропускает либо последовательность импульсов с опорного генератора 1 - при информационном сигнале, равном логическому О (фиг,2в), либо с опорного генератора 2 - при логической 1. Выходное напр жение первого коммутатора 3 поступает на вход п-разр дног первого счетчика 5 и делител  k частоты на . Выходной сигнал первого счетчика 5, представл ющий собой текущее значение двоичного кода, подаетс  на первый вход блока 6 сравнени  кодов, на другой вход которого подаетс  код скачка с младших разр дов датчика 15 кодов. Последний может представл ть собой, например, набор тумблеров, с помощью которых может быть выставлен напр жение логического нул  или единицы на соответствующих разр дах. Выходной сигнал блока 6 сравнени  кодов (фиг.2г),  вл ющийс  последовательностью импульсов с частотой следовани  или f2/2 в зависимости от значени  информационного .сигнала частотной манипул ции (ЧМ) и по вл ющийс  при совпадений кодов на его входах, подаетс  на второй вход триггер 7 и записывает (устанав ливает) в него единицу, а также устанавливает в исходное состо ние делитель k частоты. Делитель k часто ты представл ет собой устройство, которое пропускает импульс, поступающий на его вход. Выходной сигналделител  k частоты (фиг.2д) поступает на первый вход триггера 7 и записывает (устанавливает) в него нуль. Сигнал с выхода триггера 7 (фиг.2е), представл ющий собой напр жение типа меандр подаетс  на вход второго коммутатора 8, на другой вход которого поступает сигнал с выхода старшего разр да первого счетчика 5 (фиг,2ж), тоже представл ющий собой напр жение типа меанд Частоты следовани  обоих сигналов на входах второго коммутатора 8 равны f2/2, но сдвинуты величину -ГГг А:т(2)/2, где Т(2) (2) -|2 а j- состо ние младших радр дов датчика 15 кодов. Второй коммутатор 8 пропускает в зависимости от информационного си нала фазовой манипул ции (ФМ) (фиг.2 поданного на его управл ющий вход, либо последовательное ;ь импульсов с выхода старшего разр да первого сче чика 5 - при информационном сигнале ФМ, равном логическому О, либо с выхода триггера 7 - при логической 1 (фиг.2и). Импульсна  последовательность с выхода второго коммутатора 8 подаетс  на вход к разр диого второго счетчика 9, который срабатывает по перепаду напр жени  из логического нул  в логическую единицу и преобразует поток импульсов в двоич ный код, период повторени  которого равен , W ) где к - число старших разр дов датчика 15 кодов. Последовательность кодов с выхода второго счетчика 9 подаетс  на вход третьего коммутатора 10, на другой вход которого поступает код с выхода двоичного сумматора k. Этот код равен сумме кодов с выхода второго счетчика 9 и старших разр дов датчика кодов 15, поданных на соответствующие входы двоичного сумматора Ik. Код с выхода третьего коммутатора 10, равный в зависимости от информационного сигнала ФМ, поданного ма управл ющий вход третьего коммутатора 10, либо коду на выходе второго счетчика 9 (информационный сигнал ФН равен ло-ическому нулю) , либо на выходе двоичного сумматора (информационный сигнал ФМ равен логической единице ) подаетс  на адресный вход постойного запоминающего устройства 11, таблица истинности которого составлена таким образом, что последовательность кодовых комбинаций адреса выбирает выходную последовательность большей разр дности, значени  которой пропорциональны мгновенным значени м амплитуды гармонического сигнала на его периоде. Кодова  комбинаци  с выхода ПЗУ 11 записываетс  и с помощью импульса синхронизации по переходу из логической единицы в логический нуль, подаваемому с выхода второго коммутатора 8 в ЦАП 12, где преобразуетс  в аналоговое напр жение, пропорциональное значению двоичного кода на.входе ЦАП 12. При работе второго счетчика 9 и ЦАП 12 по разным фронтам импульса исключаютс  сбои за счет задержек сигнала в втором счетчике9, третьем коммутаторе 10, ПЗУ 11, двоичном сумматоре 14 и переходных процессах в них. Выходной сигнал ЦАП 12 подаетс  на вход ФНЧ 13, который отфильтровывает паразитные составл ющие в спектре сигнала, лежащие в области частот )- Выходной сигнал ФНЧ 13 представл ет собой колебание с частотнофазовой манипул цией, частота которого равна . which, depending on the information signal of the frequency manipulation at its control input, passes either a sequence of pulses from the reference oscillator 1 — with an information signal equal to logical O (FIG. 2b), or from the reference oscillator 2 — with a logical 1. Output voltage of the first the switch 3 is fed to the input of the n-bit of the first counter 5 and the frequency divider k by. The output of the first counter 5, which is the current value of the binary code, is fed to the first input of block 6 of code comparison, to another input of which a jump code is sent from the lower bits of the sensor 15 codes. The latter can be, for example, a set of toggle switches with which a logical zero or one voltage can be set at the corresponding bits. The output of block 6 of code comparison (Fig. 2d), which is a sequence of pulses with a following frequency or f2 / 2 depending on the value of the information signal of frequency shift keying (FM) and appearing when the codes at its inputs coincide, is fed to the second input trigger 7 and writes (sets) to it a unit, and also sets the divider k to the initial state. The divider k is often a device that transmits a pulse arriving at its input. The output signal separator k frequency (figd) arrives at the first input of the trigger 7 and writes (sets) to it zero. The signal from the output of the trigger 7 (Fig. 2e), which represents the voltage of the meander type, is fed to the input of the second switch 8, to another input of which a signal comes from the output of the higher bit of the first counter 5 (Fig. 2g), also representing The meanings of the meanings The following frequencies of the two signals at the inputs of the second switch 8 are equal to f2 / 2, but the value of -YYy A: t (2) / 2 is shifted, where T (2) (2) is | 2 a j - the state of the lower radars sensor 15 codes. The second switch 8 transmits, depending on the information signal of phase shift keying (FM) (FIG. 2, applied to its control input, or sequential; pulses from the high-order output of the first counter 5, when the FM information signal is equal to logical O , or from the output of the trigger 7 - at logical 1 (Fig. 2i). The pulse sequence from the output of the second switch 8 is fed to the input to the discharge of the second counter 9, which is triggered by the voltage drop from the logical zero to a logical unit and converts the flow impulses cos ny in binary code, the repetition period of which is equal, W) where k - number of MSB encoder 15 codes rows. The sequence of codes from the output of the second counter 9 is fed to the input of the third switch 10, the other input of which receives the code from the output of the binary adder k. This code is equal to the sum of the codes from the output of the second counter 9 and the most significant bits of the sensor codes 15, applied to the corresponding inputs of the binary adder Ik. The code from the output of the third switch 10, equal depending on the information signal FM, supplied by the control input of the third switch 10, or the code at the output of the second counter 9 (information signal FN is equal to zero), or at the output of the binary adder (information signal The FM is equal to the logical unit) is applied to the address input of the post-storage device 11, the truth table of which is composed in such a way that the sequence of address code combinations selects the output sequence greater than ASP of clarity, the values of which are proportional to values of the instantaneous amplitude of a harmonic signal at its period. The code combination from the output of the ROM 11 is also recorded using a synchronization pulse on switching from a logical unit to a logical zero supplied from the output of the second switch 8 to the DAC 12, where it is converted to an analog voltage proportional to the value of the binary code on the DAC 12. During operation the second counter 9 and the DAC 12 on different edges of the pulse eliminates failures due to signal delays in the second counter 9, the third switch 10, the ROM 11, the binary adder 14 and transients in them. The output signal of the D / A converter 12 is fed to the input of the low-pass filter 13, which filters the spurious components in the signal spectrum lying in the frequency range). The output signal of the low-pass filter 13 is a frequency-shift jitter with a frequency equal to.

-t(2/2 ..tc-t (2/2 ..tc

число возможных скачков фазы 2 и дискрет установки скачка фазы . sthe number of possible phase jumps 2 and the phase jump setup discrete. s

Предлагаемый формирователь сигналов с частотно-фазовой манипул цией позвол ет получить ЧМ-ФМ колебани  с высокой чистотой спектра (так как паразитные составл ющие лежат в 2 раз выше основной частоты и легко фильтруютс ) и большим числом градаций скачка фазы, что в свою оч редь , при использовании его, например , в системах передачи дисретной информации, приводит к повышению помехоустойчивости этих систем. miiininiiiiiiiiiiiiMiiiiiiiiiHiiiiiiiiiiiiiiiiiniiiiniiMiiniiiiiiLThe proposed signal shaper with frequency-phase manipulation allows to obtain FM-FM oscillations with high spectral purity (since the parasitic components lie 2 times higher than the fundamental frequency and are easily filtered) and a large number of gradations of the phase jump, which, in turn, when used, for example, in systems for transmitting discrete information, it leads to an increase in noise immunity of these systems. miiininiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiniiiiiiiiL

фие.2FI.2

- . . s-. . s

Claims (1)

ФОРМИРОВАТЕЛЬСИГНАЛОВ С ЧАСТОТНО-ФАЗОВОЙ МАНИПУЛЯЦИЕЙ, содержащий последовательно соединенные первый коммутатор, первый и второй входы которого соединены с выходами соответственно первого и второго опорного генератора, и делитель частоты, а также фильтр нижнию частот, при этом управляющий вход первого коммутатора является первым входом информационного сигнала формирователя сигналов с частотно-фазовой манипуляцией, о т л и чаю щ и й с я тем, что, с целью уменьшения паразитных составляющих в спектре выходных сигналов при одновременном увеличении числа градаций скачка фазы, между выходом первого коммутатора и входом фильтра нижних частот введены последовательно соединенные первый счетчик, второй коммутатор, второй счетчик, третий коммутатор, постоянное запоминающее устройство и цифро-аналоговый преобразователь, между выходом делителя частоты и вторым входом второго коммутатора введены триггер, между выходом первого счетчика и вторым входом триггеравведен блок сравнения кодов;междувыходамиВторого счетчика и вторыми входами третьего коммутатора введенсумматор, вторые входы блока сравнения кедов и вторые входы двоичного сумматора соединены соответственно с выходами « младших разрядов и выходами старших ® разрядов введенного датчика кодов, при этом установочный вход делителя частоты соединен с выходом блока сравнения кодов, выход второго коммутатора соединен с входом синхронизации цифро-аналогового преобразователя, ауправляющие входы второго и третьего коммутаторов соединены между собой, и точка их соединения является вторым входом информационного сигнала формирователя сигналов с частотно-фазовой манипуляцией.FREQUENCY-PHASE MANIPULATION FORMERS, comprising a first switch connected in series, the first and second inputs of which are connected to the outputs of the first and second reference oscillators, and a frequency divider, as well as a low-pass filter, while the control input of the first switch is the first input of the shaper information signal signals with frequency-phase shift keying, with the fact that, in order to reduce spurious components in the spectrum of output signals while the number of gradations of the phase jump, between the output of the first switch and the input of the low-pass filter, serially connected first counter, second switch, second counter, third switch, read-only memory and digital-to-analog converter are introduced, a trigger is introduced between the output of the frequency divider and the second input of the second switch , between the output of the first counter and the second input, a code comparison unit is inserted; between the outputs of the Second counter and the second inputs of the third switch, an adder is entered, the second the first inputs of the sneaker comparison unit and the second inputs of the binary adder are connected respectively to the outputs of the lower bits and the outputs of the higher ® bits of the entered code sensor, while the installation input of the frequency divider is connected to the output of the code comparison unit, the output of the second switch is connected to the synchronization input of the digital-to-analog converter , the control inputs of the second and third switches are interconnected, and the point of their connection is the second input of the information signal of the signal conditioner from the frequency a marketing manipulation. 10210'1 310210'1 3
SU813375191A 1981-12-25 1981-12-25 Frequency-phase-modulated signal shaper SU1021013A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813375191A SU1021013A1 (en) 1981-12-25 1981-12-25 Frequency-phase-modulated signal shaper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813375191A SU1021013A1 (en) 1981-12-25 1981-12-25 Frequency-phase-modulated signal shaper

Publications (1)

Publication Number Publication Date
SU1021013A1 true SU1021013A1 (en) 1983-05-30

Family

ID=20989977

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813375191A SU1021013A1 (en) 1981-12-25 1981-12-25 Frequency-phase-modulated signal shaper

Country Status (1)

Country Link
SU (1) SU1021013A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР tP 658770, кл. Н Ql L 27/12, 1979 (прототип),р ( *

Similar Documents

Publication Publication Date Title
KR910010931A (en) Receiver Quadrature Sampling Input Signals Directly
US4368439A (en) Frequency shift keying system
JPS5853808B2 (en) Variable speed clock signal recovery circuit
SU1021013A1 (en) Frequency-phase-modulated signal shaper
US20060176978A1 (en) FSK signal generator
US4307464A (en) Method and apparatus for synthesizing a modulated carrier to reduced interchannel interference in a digital communication system
US5014285A (en) Frequency shift keying communication system with selectable carrier frequencies
JPS6387808A (en) Chirp signal generating circuit
US4547751A (en) System for frequency modulation
SU1352615A1 (en) Digital phase detector
SU1109933A1 (en) Frequency-shift keyer
SU1388974A2 (en) Phase modulator
SU1757080A1 (en) Device for digital phase detecting of pulse trains on unequal frequencies
JPS5634240A (en) Fundamental frequency switching control system in frequency synthesizing unit
GB1589636A (en) Signal generator
SU1075419A1 (en) Radio receiver
SU907855A1 (en) Device for shaping frequency-modulated signals
RU1815803C (en) Digital generator of signals manipulated by minimal shift
RU2250560C1 (en) Digital signal synthesizer
SU1343541A1 (en) Digital three-phase oscillator
SU1184107A1 (en) Device for demodulating phase-shift-keyed signals
SU1171964A1 (en) Device for digital demodulating of signals with single side band
SU1103244A1 (en) Low-frequency signal multiplier
RU2007843C1 (en) Frequency synthesizer
SU1223329A1 (en) Frequency multiplier