(О(ABOUT
ел to Изобретение относитс к автоматике вычислительны техник© и может быть ио пользовано цл контрол электронных бло ков дискретной автоматики и ЭВМ, а также при организации контрол на предприйти х - изготовител х счетчиков. . Известно пересчетаое устройство с контролем, содержащее два элемента ИЛИ триггер, элемент задержки, сщновибратор и счетчик f1 3. Недостатками этого устройства вл ™ ютс ограниченные функциональные aioe- можности и низка аостоверность конт рол . Известно т&кже тюресчетное устройств во с контролем, соав1 кащее первый и второй счетчики, блок равнозначности и узел свертки по модулю три, выходы ко торого соединены о первой группой вы« ходов блока равнозначности, выхоа которого вл етс контрольным выхсч}ОМ устройства, аход опроса блока равнозначности соединен с шиной опроса пересчетного устройства с контролем, а счетные выходы первого и второго счетчиков соединены со счетным вхоцом пересчетного устройства с контролем L 2 . Недостатком этого устройства вл ет с отнсюительно низка достоверность контрол . Цель изобретеки - повышение достоверности контрол . Поставленна цель достигаетс тем, что в перасчетное устройство с контролем , содержащее первый и второй счетчики , триггер, блок равнозначности и узе свертки по модулю три, выходы которого соединены с первой группой входов 6inoка равноаначности, выход «которого вл - етс контрольным выходом устрЫ1ства, вход опроса блока равнозначности соединен с шиной опроса пересчетного устройства с контролем, а счетные входы первого и второго счетчиков соединены со счет ным входом пересчетного устройства с контрюлем, введены блок формировани контрольного модул и элементы И-ИЛИ, счетный выход пересчетного устройства с контролем соединен со счетным входом триггера и входом блока формировани контрольного модул , выходы которого соединены с второй группой входов блока равнозначности, входы узла свертки по модулю три соединены с выходами элементов И-ИЛИ, пр мой выход триггера соединен с первыми входами первых групп входов по И всех элементов И-ИЛИ, инверсный выход триггера соединен с первыми входами вторых и третьих групп входов по И всех элементов И-ИЛИ, вторые вхс ы первой и второй группы входов И 1 -го элемента И-ИЛИ соединены с выходом 1 го разр да первого счетчика , а третий вход первой группы входов по И и второй вход третьей группы входов по И 1 ГО элемента И-ИЛИ соединены с выходом 1 -го разр да второго счетчика . На чертеже показана структурна схема предлагаемого пересчетного устройства -с к Я1Тролем, Пвресчетное устрсйство с контролем, содеркащее первый 1 и второй 2 счетчи й , триггер 3, блок 4 равнозначности, блок 5 формировани ксмтрольного модул , агаеменгы И-ИЛИ 6 и узел 7 свертки по модулю , выходы которого соединены, с первой группой входов блока 4 равнознач ностй, выхсвд которогхэ вл етс контрольным выходом S устройства, вход опроса блока 4 равнозначности соединен с ши- ной 9 опроса пересчетного устройства с контролем, а счетные входы первого 1 . к второго 2 счетчиков соединены оо счет. ным входом 10- пересче-шого устройства с контролем, счетный вхоа 10 пересчетноiO устройства с контролем соединен со счетным входом триггера 3 и входом блока 5 формировани контрольного модул , выходы jcoToporo соединены с второй группой входов блока 4 равнозначности, входы узла 7 свертки по модулю тр соединены с выходами элементов И-ИЛИ 6, пр мой выход триггера 3 соединен с первыми входами первых групп входов повЯ всех элементов И-ИЛИ 6, инверсный выход тртгтера 3 соединен с первыми входами вторых и третьих групп входов lio И всех элементов И-ИЛИ 6, вторые входы первой и второй групп входов И i -го элемента 6 соединены с выходом -го разр да первого счетчика 1, а третий Eixoa первой группы входов по И и второй Е«оа третьей Группы входов по И i-го элемента 6 соединены с выходом ) разр да второго счетчика 2, Блок 5 формировайи контрольного модул содер жит двоичный счетчик 11 и пешифра- тор 12, выходы которого вл ютс выходами блока формировани контрольного модул , вход которого вл етс входом двичного счетчика 11, выходы которого соединены с входами дешифратора 12. Блок 4.равнозначности содержит полусумматоры 13, входы которых соецинены с входами первой и второй групп входов блока 4 равноэначнсхгти, выход которого вл етс выходом элемента 14 запрета, ахоа разрешени которого вл етс вхоаом опроса блока 4 равнозначности, а вхоаы элемента 14 запрета соединены с (жами полусумматора 13. Пересчетное згстройство с контролем работает следукицим образом. Перец началом проверк счетчики 1 и 2, триггер 3 и блок 5 формировани контрольного модул устанавливаютс в нулевое состо ние. При этом на нулевой выходной шине блока 5 формировани контрольного модул возникает сигнал ло1 ическ единицы, а на первой и вто- рой выходных шинах присутствуют сипвалы логических нулей. При правильном обнулении счвтчнков 1 и 2 на их пр мых выходах существуют сигналы логических нулей, которые через элементы 6 поступают на входы узла 7 свертки по модулю три, на нулевом выходе которого п|ж этом возникает сигнеш логической единицы, а на первом и втором выходах устанавливаютс нулевые логические сипналы . Сравнение информации соответствующих выходов узла 7 свертки по модулю .три и блока 5 формировани контрольного модул осуществл етс блоком 4 равнозначности на полусумматорах 13 и эле- ментом 14 ЗАПРЕТ, опрашиваемым сигналом на шине 9 в определенные момент времени и выход которой вл етс выходом блока 4 равнозначности. В случае действительной установки узлов устройст в нулевые состо ни модули контрольный и фактический совпадают и на выходе бло ка 4 равнозначности в момент опроса по вл етс логический нуль, который сви детельствует об исправности счетчиков 1 и 2. Блок 5 формировани кежтрольного мо дул представл ет собой двоичный двух- разр дный счетчик 11, работающий режиме счета до двух и дешифратор 12, который вырабатывает сигналы логической единицы на одной из трех своих выходных шин - нулевой, первой и второй характеризующих соответственно значение двоичной информации, накопленной в счет чнке 11 и соответствующей текущему мо дулю информации, имеющейс в контролируемых счетчиках 1 и 2. С приходом первого импульса пересчета в младшие разр ды счетчиков 1 и 2 записываютс логические единицы (все счетчики устрой ства переключаютс при поступлении на их входы перепада лo ичecкий нульлогическа единица , триггер 3 переключаетс поступлении на его счетный вход перепада логическа единица-логический нуль, т.е. работает по задним фронтам импульсов пересчета), которые одновременно с информацией с остальных разр дов счетчиков через элементы И-ИЛИ 6 поступают на входы узла 7 свертки по модулю три, на первом выхо де которого возникает при этом сигнал логической единицы, а на нулевом и втором выходах устанавливаютс сигналы логических нулей. Блок 5 формировани KOHrjw рольного модул три прт этом формирует сигнал логической единицы на первой вы- .ходной шине. С приходом последукнцах имi пульсов пересчета при правильной работе счетчиков 1 и 2 сигналы логической единицы послецовательно по вл ютс на вторых, нулевых, первых, вторых, нулевых и т.д. выходных щинах узла 7 свертки по модулю три и блока 5 фору1ироваии конт«-) рольного модул , в результате чего блок 4 равнозначности по сигналам опроса в каждом случае вырабатьшает сигнал логического нул , что свидетельствует о правильной работе контролируемых счетчиков 1 и 2. ЕСЛИ счет импульсов в обоих сче чиках 1 и 2 отсутствуют, т.е. при посто ЯННОМ наличии сигнала логической единицы на нулевом выходе узла 7; свертки по модулю три контрольный модуль ка выходе блока 5 с приходом импульсов измен етс и его отличие от фактического модул в момент по влени сигнала опроса обнаружено блоком 4 равнозначности, который при этом на своем выходе сфодзмирует сигнал логической единицы, вл ющийс признаком неисправности ксжтролируемых счетч1жов. Аналогичным образом обнаруживаютс одногипные и одновременные сбои работающих счетчиков 1 и 2. При расхождении счетчиков в счете, когда возникает только в одном из них случайный сбой, возможны две ситуации; сбой, при котором в сбившемс счетчике хот бы один из разр дов устанавливаетс в состо ние логической ециниць, тогда как в соответствующем разр де правильно работающего счетчика устанавливаетс сиг . нал логического нул ; сбой, при котором в сбиишемс счетчике хот бы один из разр дов устанавливаетс в состо ние логического нул , тогда как в соответствующем разр де правильно работающего счет чика устанавливаетс сигнал логической единицы. При возникновении первой из авух при неценных выше ситуаций в момент, когда например, триггер 3 обнулен, узел 7 свертки по модулю три формирует моауль отличный от контрольного, и сбой обнаруживаетс . Если триггер 3 при возникнове НИИ такого сбо находитс в единичном состо нии, узлом 7 свертки по модулю три формируетс модуль, совпадающий с контрольным модулем, но с приходом последующих тактовых импульсов счетчики 1 и 2 по информации расход тс , на выходах элементов И-ИЛИ 6 по вл етс информаци , отлична от информации исправного счетчика 1 или 2, в резуЛ1.тате чего узлом 7 свертки по модулю три начинают эпизодически формироватьс модули , отличные от текущего контрольного вследствие чего на выходе блока 4 равнозначности начинают эпизодически по вл тьс сигналы логической единицы, свидетельствук цие о- неисправности контрюли руемых счетчиков 1 и 2, При возникновении второй ситуации, когда, например, триггер 3 обнулен, узел 7 свертки по модулю три формирует модуль, совпадающий с контрольным модулем , но с приходом последующих тактовых импульсов счетчики 1 и 2 по информации расход тс , на выходах элемен- тов И-ИЛИ 6 по вл етс информаци , отлична от информации исправного счетчика 1 или 2, в результате чего узлом 7 свертки по модулю три начинают эпизодически формироватьс модули, отлич- ные от текущего контрольного, вследствие чего на выходе блока 4 равнозначности начинают эпизодически по вл тьс сигналы логической единицы, свидетельствующие о неисправности контролируемых счетчиков 1 и 2. При возникновении такого же сбо , когда триггер 3 находитс в единичном состо нии, узел 7 свертки по модулю три формирует модуль, отлич- ный от контрольного, и сбой обнаруживаетс . Дл обнаружени неисправностей типа Константный нуль любого разр да одного из контролируемых счетчиков, обнаружени отсутстви счета импульсов в одном из счетчиков вообще в устройстве используютс триггер 3 и элементы ИЛИ 6, которые работают следующим образом. После сброса триггер 3 устаналиваетс в нулевое состо ние. При этом элементы по ИЛИ обрабатывают сигналы соотвеах твующих разр дов счетчиков 1 и 2, как указано вьпле. При поступлении первого счетного импульса по его заднему фронту триггер 3 устанавливаетс в единичное состо ние, преобразу элемент И-ИЛИ в логический аналог схем И дл сигналов соответствующих разр дов счетчиков 1 и 2. Если к этому моменту времени по, переднему фронту входного импульса не произойдет запись единицы в один из контролируемых счетчиков , то на входе узла 7 свертки по модулю три сформируетс нулевой код, т.е. на выходе по витс модуль отличный от контрольного и неисправность будет обнаружена. Таким образом, элементы ИЛИ попеременно осуществл ют логические функции элементов И и ИЛИ дл сигналов соответствующих разр дов 1 и 2, что определ ет вы вление всего объема возможных неисправностей. Предлагаемое пересчетное устройство с контролем обеспечивает проверку счетчиков с произвольным количеством разр дов и при отсутствии в них счета импульсов, что позвол ет повысить достоверность контрол .The invention relates to automation computational techniques and can be used for the control of electronic components of discrete automation and computers, as well as for organizing controls on manufacturing counters. . A recalculated control device with two elements OR a trigger, a delay element, an oscillator and a counter f1 3 are known. The disadvantages of this device are limited functional aioe capabilities and low accuracy of the control. It is known that the torsional devices in the control, the first and second counters, the equivalence block and the convolution node modulo three, the outputs of which are connected to the first group of the equivalence block moves, the output of the control output of the OM device, and interrogation of the block of equivalence is connected to the interrogation bus of the recalculating device with the control, and the counting outputs of the first and second counters are connected to the counter of the recalculating device with the control L 2. A disadvantage of this device is with relatively low reliability of the control. The purpose of the invention is to increase the reliability of the control. The goal is achieved by the fact that in a counting device with a control containing the first and second counters, a trigger, an equivalence block and a convolution node modulo three, the outputs of which are connected to the first group of 6inok inputs of uniformity, the output of which is the control output of the device, the input the interrogation unit interrogation is connected to the interrogation device interrogation bus with control, and the counting inputs of the first and second counters are connected to the counter input of the counting device with a counter, and a counter-shaping unit is entered the module and the elements of the OR-OR, the counting output of the controller with the control is connected to the counting input of the trigger and the input of the control module forming unit, the outputs of which are connected to the second group of inputs of the equivalence block, the inputs of the convolution node modulo three are connected to the outputs of the AND-OR elements, the direct output of the trigger is connected to the first inputs of the first groups of inputs on AND of all AND-OR elements, the inverse output of the trigger is connected to the first inputs of the second and third groups of inputs on AND of all elements AND-OR, the second inputs of the first and second the groups of inputs AND 1 of the element AND-OR are connected to the output of the 1 st digit of the first counter, and the third input of the first group of inputs of AND and the second input of the third group of inputs of AND 1 of the GO element AND-OR are connected to the output of the 1 st digit second counter. The drawing shows a block diagram of the proposed scaler -S to H1Trol, a power-assisted device with control containing the first 1 and second 2 counts, trigger 3, equivalence block 4, block 5 of building the control module, and-OR 6 and convolution node 7 to the module whose outputs are connected to the first group of inputs of block 4 are equal to the terminals, the output of which is the control output S of the device, the interrogation input of the equivalence block 4 is connected to bus 9 of the counting device with control, and the counting inputs of the first 1 . to the second 2 counters are connected oo account. the 10-recalculated device with the control input, the 10-recalculated device's recalculation with the control is connected to the counting input of the trigger 3 and the input of the control module forming unit 5, the jcoToporo outputs are connected to the second group of inputs of the equivalence unit 4, the inputs of the convolution unit 7 connected to the outputs of the elements AND-OR 6; direct output of the trigger 3 is connected to the first inputs of the first groups of inputs after all the elements of AND-OR 6; the inverse output of the terminal 3 is connected to the first inputs of the second and third groups of inputs lio AND all the elements AND-OR 6 wto The first inputs of the first and second groups of inputs of the Ith element 6 are connected to the output of the first digit of the first counter 1, and the third Eixoa of the first group of inputs I and the second E "oa of the third Group of inputs of And the i-th element 6 are connected to the output ) The bit of the second counter 2, Block 5 of the control module, contains a binary counter 11 and a shifter 12, the outputs of which are the outputs of the block forming the control module whose input is the input of the slide counter 11, the outputs of which are connected to the inputs of the decoder 12. Block 4. equivalence contains n lusummators 13, the inputs of which are connected with the inputs of the first and second groups of inputs of the block 4 are equal to each other, the output of which is the output of the prohibition element 14, whose resolution is the input of the interrogation of the equivalence unit 4, and the inputs of the prohibition element 14 are connected to (the semi-adder 13. The recalculated The control system works in the following way. The pepper starts checking the counters 1 and 2, the trigger 3 and the block 5 forming the control module are set to the zero state. In this case, a zero-unit signal appears on the zero output bus of the unit 5 for the formation of the control module, and on the first and second output buses there are siphals of logical zeros. With the correct zeroing of the pads 1 and 2, at their direct outputs there are signals of logical zeros, which through elements 6 arrive at the inputs of the convolution node 7 modulo three, at the zero output of which | this results in the signature of the logical unit, and at the first and second outputs zero logical sipnals are set. Comparison of the information of the corresponding outputs of the module 7 convolution modulo three and the control module formation block 5 is performed by the equivalence block 4 on the half adders 13 and the BAN element 14 interrogated by the signal on the bus 9 at certain points in time and the output of which is the output of the block 4 equivalence . In the case of the actual installation of the device nodes into zero states, the control and actual modules coincide and at the output of the equivalence block 4 at the time of the survey a logical zero appears, which indicates the health of the counters 1 and 2. The block 5 of the quest control module is a binary two-bit counter 11, operating up to two counting modes and a decoder 12, which generates signals of a logical unit on one of its three output buses — zero, first and second — characterizing respectively binary information accumulated in counter 11 and corresponding to the current module of information contained in monitored counters 1 and 2. When the first recalculation pulse arrives at lower bits of counters 1 and 2, logical units are written (all counters of the device switch when they enter the differential is a logical zero logic unit, the trigger 3 switches the logical unit to the logical zero, i.e. works on the falling edges of the pulses), which simultaneously with the information from the remaining bits of the counters through the elements AND-OR 6 arrive at the inputs of the module 7 of the convolution modulo three, at the first output of which the signal of the logical unit occurs, and at zero and second The outputs are set to logic zeros. Block 5 of forming the KOHrjw of the rolling module for three prths, this generates a signal of the logical unit on the first output bus. With the arrival of recalculated pulse recalculation, when counters 1 and 2 are working correctly, the signals of the logical unit will follow the second, zero, first, second, zero, etc. signals. output nodes of module 7 of convolution modulo three and block 5 of the footedness of the contact “-) roll module, resulting in block 4 of equivalence from the polling signals in each case generates a signal of logical zero, which indicates the correct operation of the monitored counters 1 and 2. IF pulse counting in both accounts 1 and 2 are missing, i.e. at a constant signal of a logical unit at the zero output of node 7; the convolution modulo three control module at the output of block 5 with the arrival of pulses changes and its difference from the actual module at the time of the interrogation signal is detected by equivalence 4, which at its output spuds a logical unit signal indicative of a malfunction of the controllers. Similarly, odd and simultaneous failures of working counters 1 and 2 are found. If the counters diverge in the account, when an accidental failure occurs only in one of them, two situations are possible; a failure in which at least one of the bits in the degraded counter is set to the logical order, while the corresponding bit of a correctly working counter is set to sig. cash logical zero; the failure in which at least one of the bits in the counter is set to the state of logical zero, while the signal of the logical unit is set in the corresponding section of the correctly working counter. When the first of the avuhs occurs, when situations are not significant above, at the moment when, for example, trigger 3 is zero, module 7 of convolution modulo three forms a moaul different from the control one, and a failure is detected. If trigger 3, when an institute of such a failure occurs, is in a single state, module 7 is formed by module 7 of convolution modulo the control module, but with the arrival of subsequent clock pulses, counters 1 and 2, according to the information, are diverted, at the outputs of the AND-6 elements there is information different from the information of a valid counter 1 or 2, as a result of which modulo three convolution unit 7 begins to form modules occasionally, different from the current control, as a result of which the output of the equivalence block 4 begins episode signals of a logical unit appear, evidence of a malfunctioning of countable counters 1 and 2. When a second situation arises, for example, trigger 3 is reset, the module 7 convolution modulo three forms a module that matches the control module, but with the arrival the following clock pulses, counters 1 and 2, according to the information, are diverted, at the outputs of the AND-OR elements 6 there appears information different from the information of an operable counter 1 or 2, as a result of which the modulus three convolution node 7 begins to periodically form whether different from the current control, as a result, at the output of the equivalence block 4, signals of a logical unit begin to appear occasionally, indicating a malfunction of the monitored counters 1 and 2. When the same fault occurs, when trigger 3 is in one state, the node 7, the modulo three convolution module forms a module other than the control one, and a failure is detected. To detect a constant-zero type fault of any bit of one of the monitored counters, detect the absence of a pulse count in one of the counters, the device generally uses trigger 3 and the elements OR 6, which work as follows. After resetting, trigger 3 is set to the zero state. In this case, the elements OR process the signals of the corresponding bits of counters 1 and 2, as indicated in the figure. When the first counting pulse arrives at its trailing edge, the trigger 3 is set to one state, converting the AND-OR element into a logical analogue of the AND schemes for signals of the corresponding bits of counters 1 and 2. If at this time, the leading edge of the input pulse does not occur If the unit is written to one of the monitored counters, then a zero code will be generated at the input of the modulo three convolution node 7, i.e. at the output, according to a Vits, a module is different from the control one and a fault will be detected. Thus, the OR elements alternately perform the logical functions of the AND and OR elements for the signals of the corresponding bits 1 and 2, which determines the detection of the entire volume of possible faults. The proposed recalculating device with control provides verification of counters with an arbitrary number of bits and in the absence of pulse counts in them, which allows to increase the reliability of the control.