SE465492B - Semiconductor component containing a diamond layer arranged between a substrate and an active layer and process prior to its preparation - Google Patents
Semiconductor component containing a diamond layer arranged between a substrate and an active layer and process prior to its preparationInfo
- Publication number
- SE465492B SE465492B SE9000245A SE9000245A SE465492B SE 465492 B SE465492 B SE 465492B SE 9000245 A SE9000245 A SE 9000245A SE 9000245 A SE9000245 A SE 9000245A SE 465492 B SE465492 B SE 465492B
- Authority
- SE
- Sweden
- Prior art keywords
- layer
- substrate
- active
- diamond
- silicon
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Description
465 492 2 kan inverka menligt på funktionen hos de i det aktiva skiktet utbildade komponentema eller kretsarna. 465 492 2 may adversely affect the function of the components formed in the active layer or the circuits.
REDoGöRELsE FÖR UPPFmNINGEN Uppfinningen avser att åstadkomma en halvledarkomponent av inledningsvis angivet slag, vilken uppvisar hög effekthanteringsförmåga och god strålningshärdighet och vid vilken den menliga inverkan av ofullständigt kontrollerade yttillstånd i gränsytan mellan det aktiva skiktet och det isolerande skiktet undvikes.DESCRIPTION OF THE INVENTION The invention is intended to provide a semiconductor component of initially stated type, which exhibits high power handling capability and good radiation resistance and at which is the detrimental effect of incompletely controlled surface conditions at the interface between the active layer and the insulating layer are avoided.
Uppfinningen avser vidare att åstadkomma ett förfarande för framställning av en sådan komponent.The invention further intends to provide a process for the production of such component.
Vad som känneteclmar en halvledarkomponent och ett förfarande enligt uppfinningen framgår av bifogade patentkrav.What characterizes a semiconductor device and a method according to the invention appears from the appended claims.
FIGURER Uppfinningen skall i det följande närmare beskrivas i anslutning till bifogade figurer 1 och 2. Fig 1 visar ett exempel på en halvledarkomponent enligt uppfinningen. Fig 2 åskådlig- gor ett exempel på förfarandet enligt uppfinningen.FIGURES The invention will be described in more detail below in connection with the attached figures 1 and Fig. 1 shows an example of a semiconductor component according to the invention. Fig. 2 illustrates gives an example of the method according to the invention.
BESKRIVNING Av UrFÖRmGsEmMPEL Fig 1 visar en halvledarkomponent enligt en utföxingsform av uppfinningen. Komponen- ten har ett substrat 1 i form av en monolciistallin lciselskiva. Substratet uppbär ett aktivt kiselskikt 5, i vilket komponentens aktiva delar är utbildade på i och för sig känt sätt. Det aktiva skiktet kan exempelvis ha en tjocklek på 0,6 um. Eventuellt kan substratet uppbära flera separata och bredvid varandra anordnade aktiva skikt.DESCRIPTION OF EMBODIMENTS Fig. 1 shows a semiconductor component according to an embodiment of the invention. Component The substrate has a substrate 1 in the form of a monolithic crystalline silicon wafer. The substrate carries an active silicon layer 5, in which the active parts of the component are formed in a manner known per se. The the active layer may, for example, have a thickness of 0.6 μm. Optionally, the substrate may support fl your separate and adjacent active layers.
Mellan substratet och det aktiva skiktet (eller de aktiva skikten) är ett polykristallint dia- mantskikt 3 anordnat, vilket ger erforderlig elektrisk isolation och separation mellan sub- stratet och det aktiva skiktet. Mellan diamantskiktet 3 och det aktiva skiktet 5 är ett tunt skikt 4 av ldseldioxid anordnat. Mellan diamantskiktet 3 och substratet är ett tunt kisel- skikt 2 anordnat. Detta skikt fyller en funktion vid den framställningsmetod som nedan .skall beskrivas men kan eventuellt utelämnas, t ex om en annan framställningsmetod an- vändes.Between the substrate and the active layer (or layers) is a polycrystalline diamond. man layer 3 is provided, which provides the required electrical insulation and separation between strat and the active layer. Between the diamond layer 3 and the active layer 5 is a thin layer 4 of lead dioxide provided. Between the diamond layer 3 and the substrate is a thin silicon layer 2 arranged. This layer fulfills a function in the production method as below .shall be described but may be omitted, for example if another method of production turned.
För att få hög strålningshärdighet görs kiseldioxidskiktet 4 så tunt som möjligt, vilket medför att endast ett litet antal laddningar kommer alstras i skiktet vid bestrålning. Skik- 3 465 492 tets tjocklek bör inte vara större än 0,05 pm för att den önskade höga strålningshärdig- heten skall uppnås, och enligt en föredragen utföringsform av uppfinningen är skíktets tjocklek högst 0,02 um, vilket ger en synnerligen god strålningshärdighet.In order to obtain a high radiation resistance, the silica layer 4 is made as thin as possible, which means that only a small number of charges will be generated in the layer upon irradiation. Custom 3 465 492 thickness should not exceed 0.05 μm in order for the desired high radiation hardness to be is to be achieved, and according to a preferred embodiment of the invention is that of the layer thickness not exceeding 0.02 μm, which gives an extremely good radiation resistance.
Strålningshärdigheten kan ytterligare ökas genom att en sådan processtelmik väljes för framställningen av kiseldioxidslciktet att detta får liten benägenhet att fånga in vid besuål- ning alstrade laddningar. En sådan lämplig processteknik är termisk oxideringi fuktig syrgas plus efterföljande värmebehandling i en inert atmosfär, t ex Ng, vid temperaturer under 900 °C.The radiation resistance can be further increased by choosing such a process system the production of the silica layer that this has little tendency to trap in the generated charges. One such suitable process technique is thermal oxidation in moisture oxygen plus subsequent heat treatment in an inert atmosphere, eg Ng, at temperatures below 900 ° C.
Det polykristallina diamantskiktets 3 tjocklek optimeras med hänsyn dels till önskad ter- misk impedans och dels till inverkan på det aktiva slciktet från det underliggande sub- stratet. För att få en optimal effektfördelande termisk impedans mellan det aktiva skiktet och substratet bör skíktets 3 tjocklek väljas större än det aktiva skíktets tjocklek men till- räckligt låg för att begränsa odlingstiden och mekaniska påkänningar. För att man inte skall få genombrott i det aktiva skiktet på grund av alltför hög elektrisk fältstyrka får dia- mantslciktets tjocklek inte understiga ett första minimivärde, vilken beror bl a av den av- sedda arbetsspänningen mellan substratet och det aktiva skiktet. För att man inte skall få störande s k MOS-effekter (fälteffektverkan) i det aktiva skiktet från det underliggande substratet får diarnantskiktets tjocklek inte heller understiga ett andra rninirnivände, vilket beror bl a av den avsedda arbetsspänningen och av maximalt tillåten inducerad ytladdning i det aktiva skiktet. Slutligen bör diamantskiktets tjocklek ej heller understiga ett tredje minirnivärde, som beror av den för komponenten tillåtna kapacitiva kopplingen till sub- stratet. Vilket av de tre nu närrmda minirnivärdena som är störst och därmed ger den minsta tillåtna tjockleken hos diamantskiktet beror på avsedd driftspänning och på typen av lcretsar/lcomponenter som utbildats i det aktiva skiktet. Vid en tillämpning av uppfin- ningen, där de i det aktiva skiktet utbildade lcretsania utgjordes av snabba CMOS-lcretsar för låg arbetsspänning, har det visat sig lämpligt att ge diarnantskiktet 3 en tjocklek på ca 1 pm. Vid en annan tillämpning av uppfiningen, där den i det aktiva skiktet utbildade kom- ponenten utgjordes av en kopplingstransistor för en arbetsspänning på ca 1000 V, visade det sig lämpligt att ge diamantskiktet en tjocklek på ca 10 pm. Vid det förstnämnda exem- plet visade det sig vara kraven på undvikande av MOS-effekter och kapacitans som var dimensionerande, medan det i det andra exemplet var kravet på undvikande av genombrott i det aktiva skiktet som var dimensionerande.The thickness of the polycrystalline diamond layer 3 is optimized with regard to the desired terrain. chemical impedance and partly to the effect on the active layer from the underlying sub- stratet. To obtain an optimal power distribution thermal impedance between the active layer and the substrate, the thickness of the layer 3 should be chosen greater than the thickness of the active layer but sufficiently low to limit the cultivation time and mechanical stresses. Because you do not breakthrough in the active layer due to excessive electric field strength may the thickness of the mantle target does not fall below a first minimum value, which depends, among other things, on the seen the operating voltage between the substrate and the active layer. In order not to get disturbing so-called MOS effects (field effect) in the active layer from the underlying the substrate must also not be less than a second in diameter, which is the thickness of the diarnate layer, which depends, among other things, on the intended operating voltage and on the maximum permissible induced surface charge in the active layer. Finally, the thickness of the diamond layer should not be less than a third minimum level value, which depends on the capacitive coupling permitted for the component to the sub- stratet. Which of the three now approached mini-level values is the largest and thus gives it the minimum permissible thickness of the diamond layer depends on the intended operating voltage and on the type of lcrets / lcomponents trained in the active layer. In the application of up to where the lcretsania trained in the active layer consisted of fast CMOS lcrets too low operating voltage, it has been found suitable to give the diarnant layer 3 a thickness of about 1 pm. In another application of the invention, where the active layer formed in the active layer the component consisted of a switching transistor for an operating voltage of approx. 1000 V, shown it is appropriate to give the diamond layer a thickness of about 10 μm. In the former case, plet it turned out to be the requirements for avoiding MOS effects and capacitance that were dimensioning, while in the second example it was the requirement to avoid breakthroughs in the active layer which was dimensioning.
Vid det ovan beskrivna utföringsexemplet utgörs substratet av kisel. Detta har visat sig fördelaktigt eftersom då substratet har samma termiska utvidgningskoefficient som det aktiva skiktet, vilket ger minsta möjliga mekaniska påkänningar på det aktiva skiktet vid 465 492 D4 temperaturändringar. Vidare har kisel god termisk ledníngsfömåga, vilket är väsentligt för ett effektivt bortförande av värme från det aktiva skiktet och för att kunna tillåta en hög effektbelastning på de i detta skikt utbildade komponentema eller kretsama. Altema- tivt kan dock substratet utgöras av något annat material, t ex safir.In the above-described embodiment, the substrate is silicon. This has been shown advantageous because then the substrate has the same coefficient of thermal expansion as it active layer, which gives the least possible mechanical stresses on the active layer at 465 492 D4 temperature changes. Furthermore, silicon has good thermal conductivity, which is essential for an effective removal of heat from the active layer and to allow one high power load on the components or circuits formed in this layer. Altema- However, the substrate may be made of some other material, eg sa fi r.
Vid det ovan beskrivna utföringsexemplet är diatnaritskilctet polykristallint, men det kan altemativt vara monokristallint.In the embodiment described above, the diatnarite shield is polycrystalline, but it can alternatively be monocrystalline.
Vid en komponent enligt uppfinningen erhålles på grund av diamantmaterialets höga ter- miska konduktans och vännekapacitet en mycket god effekthanteringsförmåga hos de i det aktiva skiktet utbildade komponentema/lc-etsama. Effekthanteringsförmågan inom ett stort dynamiskt område blir i typiska fall den dubbla eller flerdubbla mot tidigare kända lGetsanVidare erhålles på grund av diamantmaterialets låga benägenhet att vid bestrålning fånga in laddningsbärare, och på grund av den ringa tjockleken hos kiseldioxidskiktet, en mycket god strålningshärdíghet. Med hjälp av det mellan diamantskiktet och det aktiva skiktet anordnade tunna kiseldioxidskiktet erhålles vidare en reduktion av inverkan på det aktiva skiktet av okontrollerade yttillstånd vid det aktiva skiktets mot substratet vända gränsyta och av uppladdningseffekteri de mellan det aktiva skiktet och substratet anord- nade isolerande skikten.In the case of a component according to the invention, due to the high tertiary nature of the diamond material, conductivity and friend capacity a very good power handling ability of those in the active layer formed the components / lc etchers. Power management capability within one large dynamic range typically becomes the double or fl double over previously known GETSANVIDare is obtained due to the low tendency of the diamond material to irradiate during irradiation. capture charge carriers, and due to the small thickness of the silica layer, a very good radiation resistance. Using it between the diamond layer and the active one The thin silicon dioxide layer provided with the layer further obtains a reduction in the effect on it the active layer of uncontrolled surface conditions at the active layer facing the substrate interface and of the charging effects between the active layer and the substrate insulating layers.
Fig 2a - 2f visar ett antal succesiva steg vid ett föredraget förfarande för framställning av en halvledarkomponent enligt uppfinningen. Utgångspunkt för fiamställningen är den i fig 2a visade kroppen A av monokristallint kisel. Den yta hos kroppen A som i den fär- diga komponenten skall vara vänd mot substratet förses som visas i fig 2b med ett kisel- dioxidskikt 4, t ex genom värmebehandling i närvaro av syre. I fig 2c visas hur på kísel- dioxidskiktet 4 ett polykristallint diamantskikt 3 alstras, tex genom CVD ( Chemical Vapour Deposition ) eller med hjälp av ett plasmajetförfarande. I fig 2d visas hur ett tunt skikt 2 av kisel appliceras på skiktet 3, t ex med hjälp av ett CVD-förfarande. För att ge ett gott resultat av den efterföljande bondningen slipas och/eller poleras ytan hos skiktet 2 så att ytan får hög planhet och ytjärnnhet. I fig 2e visas hur kroppen A bringas till anligg- ning med skiktet 2 mot substratets 1 yta. Genom en därpå följande vämrebehandlin g bringas skiktet 2 att fästa vid substratet, med s k vännebondning. Därefter avlägsnas som visas i fig 2f, t ex genom etsnin g, så mycket av den i figuren övre delen av kroppen A att av kroppen återstår det aktiva skiktet 5 med lämplig tjocklek för att utbilda de aktiva komponentema eller kretsarna. Till slut utbildas på i och för sig känt sätt de önskade aktiva komponenterna eller kretsarna i skiktet 5, varefter erforderliga anslutningsorgan utföres och komponenten kapslas.Figures 2a - 2f show a number of successive steps in a preferred process for producing a semiconductor component according to the invention. The starting point for the employment is the one in fi g 2a showed the body A of monocrystalline silicon. The surface of body A which in the the component shall face the substrate provided in fi g 2b with a silicon dioxide layer 4, for example by heat treatment in the presence of oxygen. Fig. 2c shows how on silicon the dioxide layer 4 a polycrystalline diamond layer 3 is generated, for example by CVD (Chemical Vapor Deposition) or using a plasma jet procedure. Figure 2d shows how a thin layer 2 of silicon is applied to layer 3, for example by means of a CVD method. To give one good result of the subsequent bonding, the surface of the layer 2 is ground and / or polished so that the surface has high flatness and surface iron. Figure 2e shows how the body A is brought into contact with the with the layer 2 against the surface of the substrate 1. By a subsequent heat treatment g the layer 2 is made to attach to the substrate, with so-called friend bonding. Then removed as is shown in fi g 2f, eg by etching, so much of it in the fi g upper part of the body A that of the body, the active layer 5 of suitable thickness remains to form the active ones the components or circuits. In the end, they are educated in a way known per se to those they want active components or circuits in the layer 5, after which necessary connection means performed and the component is encapsulated.
Claims (1)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9000245A SE465492B (en) | 1990-01-24 | 1990-01-24 | Semiconductor component containing a diamond layer arranged between a substrate and an active layer and process prior to its preparation |
JP50384891A JPH05503812A (en) | 1990-01-24 | 1991-01-17 | Semiconductor device and its manufacturing method |
EP19910903273 EP0513100A1 (en) | 1990-01-24 | 1991-01-17 | Semiconductor device and method for its manufacture |
PCT/SE1991/000029 WO1991011822A1 (en) | 1990-01-24 | 1991-01-17 | Semiconductor device and method for its manufacture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9000245A SE465492B (en) | 1990-01-24 | 1990-01-24 | Semiconductor component containing a diamond layer arranged between a substrate and an active layer and process prior to its preparation |
Publications (3)
Publication Number | Publication Date |
---|---|
SE9000245D0 SE9000245D0 (en) | 1990-01-24 |
SE9000245L SE9000245L (en) | 1991-07-25 |
SE465492B true SE465492B (en) | 1991-09-16 |
Family
ID=20378335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9000245A SE465492B (en) | 1990-01-24 | 1990-01-24 | Semiconductor component containing a diamond layer arranged between a substrate and an active layer and process prior to its preparation |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0513100A1 (en) |
JP (1) | JPH05503812A (en) |
SE (1) | SE465492B (en) |
WO (1) | WO1991011822A1 (en) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993001617A1 (en) * | 1991-07-08 | 1993-01-21 | Asea Brown Boveri Ab | Method for the manufacture of a semiconductor component |
US5561303A (en) * | 1991-11-07 | 1996-10-01 | Harris Corporation | Silicon on diamond circuit structure |
US5276338A (en) * | 1992-05-15 | 1994-01-04 | International Business Machines Corporation | Bonded wafer structure having a buried insulation layer |
EP0674806B1 (en) * | 1992-12-18 | 1998-06-10 | Harris Corporation | Silicon on diamond circuit structure and method of making same |
US5272104A (en) * | 1993-03-11 | 1993-12-21 | Harris Corporation | Bonded wafer process incorporating diamond insulator |
US5376579A (en) * | 1993-07-02 | 1994-12-27 | The United States Of America As Represented By The Secretary Of The Air Force | Schemes to form silicon-on-diamond structure |
IT1268123B1 (en) * | 1994-10-13 | 1997-02-20 | Sgs Thomson Microelectronics | SLICE OF SEMICONDUCTOR MATERIAL FOR THE MANUFACTURE OF INTEGRATED DEVICES AND PROCEDURE FOR ITS MANUFACTURING. |
US6171931B1 (en) | 1994-12-15 | 2001-01-09 | Sgs-Thomson Microelectronics S.R.L. | Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication |
EP0720223B1 (en) * | 1994-12-30 | 2003-03-26 | STMicroelectronics S.r.l. | Process for the production of a semiconductor device having better interface adhesion between dielectric layers |
FR2767605B1 (en) * | 1997-08-25 | 2001-05-11 | Gec Alsthom Transport Sa | INTEGRATED POWER CIRCUIT, METHOD FOR MANUFACTURING SUCH A CIRCUIT, AND CONVERTER INCLUDING SUCH A CIRCUIT |
FR2781082B1 (en) * | 1998-07-10 | 2002-09-20 | Commissariat Energie Atomique | SEMICONDUCTOR THIN-LAYER STRUCTURE HAVING A HEAT-DISTRIBUTING LAYER |
US20020089016A1 (en) | 1998-07-10 | 2002-07-11 | Jean-Pierre Joly | Thin layer semi-conductor structure comprising a heat distribution layer |
US6552395B1 (en) * | 2000-01-03 | 2003-04-22 | Advanced Micro Devices, Inc. | Higher thermal conductivity glass for SOI heat removal |
FR3079662B1 (en) * | 2018-03-30 | 2020-02-28 | Soitec | SUBSTRATE FOR RADIO FREQUENCY APPLICATIONS AND MANUFACTURING METHOD THEREOF |
-
1990
- 1990-01-24 SE SE9000245A patent/SE465492B/en not_active IP Right Cessation
-
1991
- 1991-01-17 EP EP19910903273 patent/EP0513100A1/en not_active Withdrawn
- 1991-01-17 JP JP50384891A patent/JPH05503812A/en active Pending
- 1991-01-17 WO PCT/SE1991/000029 patent/WO1991011822A1/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPH05503812A (en) | 1993-06-17 |
SE9000245L (en) | 1991-07-25 |
SE9000245D0 (en) | 1990-01-24 |
WO1991011822A1 (en) | 1991-08-08 |
EP0513100A1 (en) | 1992-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5376579A (en) | Schemes to form silicon-on-diamond structure | |
SE465492B (en) | Semiconductor component containing a diamond layer arranged between a substrate and an active layer and process prior to its preparation | |
US6255195B1 (en) | Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method | |
US4771016A (en) | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor | |
US6743662B2 (en) | Silicon-on-insulator wafer for RF integrated circuit | |
KR100311886B1 (en) | Method for changing the thickness of the surface silicon layer of a silicon-on-insulator substrate | |
TWI596657B (en) | Trap rich layer for semiconductor devices | |
KR100268121B1 (en) | Structure of semiconductor substrate and manufacture of the same | |
EP0299062B1 (en) | Process for producing thin single crystal silicon islands on insulator | |
JPH06231675A (en) | Silicon electrostatic emission emitter and its preparation | |
KR20060125721A (en) | Mems based contact conductivity electrostatic chuck | |
US3416224A (en) | Integrated semiconductor devices and fabrication methods therefor | |
US5989981A (en) | Method of manufacturing SOI substrate | |
US3397448A (en) | Semiconductor integrated circuits and method of making same | |
CN101661872A (en) | Method for manufacturing a semiconductor device | |
US20160240366A1 (en) | Processing of Semiconductor Devices | |
JP2007165878A (en) | Method of producing component including at least one single crystal layer on substrate | |
JPH0572107B2 (en) | ||
TWI612567B (en) | Semiconductor device manufacturing method | |
JPH10144779A (en) | Electrostatic chuck | |
JPH01302740A (en) | Dielectric isolation semiconductor substrate | |
CN112635393B (en) | Method for processing SOI substrate | |
JPH08154387A (en) | Electrostatic chuck | |
SE469863B (en) | Semiconductor component, semiconductor disk for producing semiconductor component and method for producing such semiconductor disk | |
CN117038436A (en) | Semiconductor structure and preparation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |
Ref document number: 9000245-2 Effective date: 19940810 Format of ref document f/p: F |