RU2536384C2

RU2536384C2 - Method of receiving information over two parallel channels

Info

Publication number: RU2536384C2
Application number: RU2013116673/08A
Authority: RU
Inventors: Владимир Сергеевич Савватеев; Вячеслав Витальевич Сухов; Борис Иванович Крыжановский
Priority date: 2013-04-12
Filing date: 2013-04-12
Publication date: 2014-12-20
Also published as: RU2013116673A

Abstract

FIELD: radio engineering, communication.

SUBSTANCE: method includes parallel reception of N-bit redundant binary information over two parallel channels in two receiving registers, wherein an information message longer than N bits is broken into N-bit parts which are received successively, and n-bit redundant information where n<N is determined by the used encoding law at a transmitting point of each transmitted information part; after receiving information in two receiving registers, performing parallel decoding on two independent decoders of N-bit codes and simultaneous comparison of said codes, as a result of which the right code is written into the output register from the corresponding receiving register; further, similarly receiving the next N-bit code, wherein for cases of one-time distortion of the received N-bit code, performing an attempt at restoring said code in a restoration code by analysing a mismatch register and requesting retransmission of the current N-bit code and if the code is successfully restored, the code is forwarded from the restoration register to the output register, otherwise the entire receive/transmit system along with communication channels is declared faulty.

EFFECT: higher noise-immunity of receiving information over two parallel communication channels by restoring information with single-bit distortions.

1 dwg

Description

Изобретение относится к области связи и может быть использовано для повышения достоверности принимаемой информации.The invention relates to the field of communication and can be used to increase the reliability of the received information.

Известен способ для приема информации по двум параллельным каналам связи, описанный в патенте на изобретение №657635 по МПК H04L 1/16 за 1977 г., характеризующийся повышением достоверности принимаемой информации с помощью блока повышения достоверности и сумматора по модулю два, выявляющих несовпадение принимаемой информации в раздельно работающих параллельных каналах, которую затем переспрашивают. Недостатком известного способа является недостаточная его помехоустойчивость, что обуславливается тем, что имеют место потери информации в случаях, когда ошибки не обнаружены в обоих подканалах, но сравниваемые комбинации не совпадают.A known method for receiving information on two parallel communication channels described in the patent for invention No. 657635 for IPC H04L 1/16 for 1977, characterized by increasing the reliability of the received information using the reliability increasing unit and the adder modulo two, detecting discrepancies in the received information in separately operating parallel channels, which are then interrogated. The disadvantage of this method is its lack of noise immunity, which is due to the fact that there is a loss of information in cases where errors are not detected in both subchannels, but the compared combinations do not match.

Наиболее близким по технической сущности к заявляемому способу является способ, описанный в «Устройстве для приема информации по двум параллельным каналам связи в системе для передачи данных с решающей обратной связью» [патент №836806 по МПК H04L 1/16 за 1979 г.], характеризующийся параллельным приемом N-разрядной избыточной двоичной информации по двум параллельным каналам в два приемных регистра, причем информационное сообщение, превышающее по размеру N разрядов, разбивают на N-разрядные части, принимаемые поочередно, а n-разрядная избыточность информации при n<N определяется используемой закономерностью кодирования на передающем пункте каждой передаваемой части информации, затем после приема информации в два приемных регистра параллельным декодированием на двух независимых декодерах N-разрядных кодов и одновременным сравнением между собой этих кодов путем последовательного поразрядного суммирования по модулю два и регистрацией разрядов несовпадения кодов, при этом, если один из декодеров констатирует правильность принятого кода в соответствующем приемном регистре, а другой декодер - неправильность в другом приемном регистре и, кроме того, обнаруживается не сравнение этих кодов путем поразрядного суммирования по модулю два, тогда в выходной регистр записывается правильный код из соответствующего приемного регистра, если оба декодера и суммирование по модулю два констатируют правильность кодов, то в выходной регистр записывается правильный код из первого приемного регистра, затем аналогично принимают очередной N-разрядный код.The closest in technical essence to the claimed method is the method described in "Device for receiving information through two parallel communication channels in a system for transmitting data with crucial feedback" [patent No. 836806 IPC H04L 1/16 for 1979], characterized parallel reception of N-bit redundant binary information on two parallel channels in two receiving registers, and the information message exceeding the size of N bits is divided into N-bit parts received alternately, and n-bit redundancy information for n <N is determined by the used pattern of coding at the transmitting point of each transmitted piece of information, then after receiving information in two receiving registers by parallel decoding on two independent decoders of N-bit codes and simultaneously comparing these codes with each other by sequential bitwise summation modulo two and registration of bits of mismatch of codes, in this case, if one of the decoders ascertains the correctness of the received code in the corresponding receiving register, and the friend the second decoder is an error in another receiving register and, in addition, it is not possible to compare these codes by bitwise summation modulo two, then the correct code from the corresponding receive register is written to the output register, if both decoders and modulo two summations verify the codes are correct, then the correct code from the first receiving register is written to the output register, then the next N-bit code is similarly received.

Недостатком данного способа является то, что используются не все возможности и не вся имеющаяся избыточность получаемой информации для восстановления полученного результирующего информационного сообщения, тем самым, используя данный способ, мы имеем излишнее количество запросов на повтор информационных сообщений.The disadvantage of this method is that not all the capabilities and not all available redundancy of the received information are used to restore the resulting resulting information message, thereby using this method, we have an excessive number of requests for information messages to be repeated.

Техническим результатом и целью изобретения является повышение помехоустойчивости приема информации по двум параллельным каналам связи путем восстановления информации при ее одноразрядных искажениях.The technical result and the purpose of the invention is to increase the noise immunity of receiving information on two parallel communication channels by restoring information with its one-bit distortion.

Указанный технический результат и цель достигаются тем, что способ, характеризующийся параллельным приемом N-разрядной избыточной двоичной информации по двум параллельным каналам в два приемных регистра, причем информационное сообщение, превышающее по размеру N разрядов, разбивают на N-разрядные части, принимаемые поочередно, а n-разрядная избыточность информации при n<N определяется используемой закономерностью кодирования на передающем пункте каждой передаваемой части информации, затем после приема информации в два приемных регистра параллельным декодированием на двух независимых декодерах N-разрядных кодов и одновременным сравнением между собой этих кодов путем последовательного поразрядного суммирования по модулю два и регистрацией разрядов несовпадения кодов в регистре несовпадений блока управления, при этом, если один из декодеров констатирует правильность принятого кода в соответствующем приемном регистре, а другой декодер - неправильность в другом приемном регистре и, кроме того, обнаруживается не сравнение этих кодов путем поразрядного суммирования по модулю два, тогда в выходной регистр записывается правильный код из соответствующего приемного регистра, кроме того, если оба декодера и суммирование по модулю два констатируют правильность кодов, то в выходной регистр записывается правильный код из первого приемного регистра, затем аналогично принимают очередной N-разрядный код, для пяти остальных возможных ситуаций, выявляемых двумя декодерами и сумматором по модулю два, кроме трех приведенных выше, для случаев однократного искажения принятого N-разрядного кода осуществляют попытку восстановления этого кода в регистре восстановления, для чего анализируют регистр несовпадений, и если в регистре несовпадений зафиксировано более одного разряда несравнений, то осуществляют запрос на повторную передачу текущего N-разрядного кода, а если в регистре несовпадений зарегистрирован только один разряд несравнения, тогда в регистр восстановления переписывают значение из первого приемного регистра и повторяют декодирование с помощью третьего декодера, при успешном декодировании код из регистра восстановления записывают в выходной регистр и переходят к приему очередного N-разрядного кода, а при неуспешном декодировании в регистре восстановления изменяют на противоположное двоичное значение только в том разряде, в котором было обнаружено несравнение с помощью поразрядного суммирования по модулю два, после чего осуществляют декодирование восстановленного кода с помощью третьего декодера и в случае констатации факта восстановления восстановленный код из регистра восстановления записывают в выходной регистр и переходят к приему очередного N-разрядного кода, в противном случае в регистр восстановления переписывают код из второго приемного регистра и вновь осуществляют декодирование с помощью третьего декодера, причем при успешном декодировании код из регистра восстановления записывают в выходной регистр и переходят к приему очередного N-разрядного кода, а при неуспешном - в регистре восстановления изменяют на противоположное двоичное значение только в том разряде, в котором было обнаружено несравнение с помощью сумматора по модулю два, а затем вновь осуществляют декодирование измененного кода с помощью третьего декодера, при этом при успешном восстановлении кода его из регистра восстановления переписывают в выходной регистр и переходят к приему очередного N-разрядного кода, а в противном случае осуществляют запрос в передающий пункт на повторение передачи текущего N-разрядного кода, причем запрос на повторение передачи осуществляют ограниченное число раз во избежание зацикливания и после последнего лимитированного запроса при неуспешном декодировании принятого N-разрядного кода констатируют неисправность всей системы приема-передачи вместе с каналами связи.The specified technical result and the goal are achieved in that a method characterized by the parallel reception of N-bit redundant binary information through two parallel channels in two receiving registers, and the information message exceeding the size of N bits is divided into N-bit parts received alternately, and n-bit redundancy of information for n <N is determined by the used coding regularity at the transmitting point of each transmitted piece of information, then after receiving information in two receiving registers parallel decoding on two independent decoders of N-bit codes and simultaneous comparison of these codes between each other by sequential bitwise summation modulo two and registration of bits of mismatch of codes in the mismatch register of the control unit, while if one of the decoders indicates the correctness of the received code in the corresponding receiving register , and the other decoder is incorrect in another receiving register, and, in addition, it is not comparing these codes by bitwise summation over m I’ll add two, then the correct code from the corresponding receive register is written to the output register, in addition, if both decoders and modulo two sums indicate the codes are correct, then the correct code from the first receive register is written to the output register, then the next N-bit code is similarly received , for the five remaining possible situations detected by two decoders and an adder modulo two, except for the three above, for cases of a single distortion of the received N-bit code, try the match of this code in the recovery register, for which the mismatch register is analyzed, and if more than one category of mismatches is recorded in the mismatch register, then a request is made to retransmit the current N-bit code, and if only one mismatch register is registered in the mismatch register, then to the register the recovery, rewrite the value from the first receiving register and repeat the decoding using the third decoder; upon successful decoding, the code from the recovery register is written to the output one register and proceed to receive the next N-bit code, and if the decoding in the recovery register is unsuccessful, they are changed to the opposite binary value only in the bit in which the match was detected using bitwise summation modulo two, and then the restored code is decoded using the third decoder and in the case of ascertaining the fact of recovery, the restored code from the recovery register is recorded in the output register and proceed to receive the next N-bit code, otherwise, the code from the second receiving register is copied to the recovery register and decoding is performed again using the third decoder; moreover, upon successful decoding, the code from the recovery register is recorded in the output register and proceeding to the reception of the next N-bit code, and if unsuccessful, in the recovery register change to the opposite binary value only in that category in which a non-comparison was detected using an adder modulo two, and then the modified code using the third decoder, and if the code is successfully restored, it is copied from the recovery register to the output register and proceed to receive the next N-bit code, otherwise, a request is made to the transmitting point to repeat the transmission of the current N-bit code, and the request the transmission is repeated a limited number of times in order to avoid looping and after the last limited request, upon unsuccessful decoding of the received N-bit code, the entire system is malfunctioned we receive and transmit along with communication channels.

На фиг.1 представлена функциональная схема, поясняющая суть рассматриваемого способа.Figure 1 presents a functional diagram explaining the essence of the considered method.

На фиг.1 показаны первый 1 и второй 2 приемные регистры, первый 3, второй 4 и третий 5 декодеры, сумматор 6 по модулю два, первый 7, второй 8 и третий 9 блоки ключей, выходной регистр 10, регистр 11 несовпадений, регистр 12 восстановления и блок 13 управления, информационные входы первого 14 и второго 15 каналов, информационные выход 16 и выход 17 запроса информации повторно, коммутатор 18 и анализатор 19.Figure 1 shows the first 1 and second 2 receiving registers, the first 3, second 4 and third 5 decoders, adder 6 modulo two, first 7, second 8 and third 9 key blocks, output register 10, register 11 mismatches, register 12 recovery and control unit 13, information inputs of the first 14 and second 15 channels, information output 16 and output 17 of the information request again, the switch 18 and the analyzer 19.

На фиг.1, чтобы не затенять сути, не показаны цепи синхронизации, питания и второстепенные цепи управления. При этом пунктирными линиями показаны управляющие сигналы, обеспечивающие прохождение информации через коммутатор 18 и блоки ключей 7, 8 и 9.1, in order not to obscure the essence, synchronization, power, and secondary control circuits are not shown. In this case, dashed lines show the control signals that ensure the passage of information through the switch 18 and the key blocks 7, 8 and 9.

В качестве указанных на фиг.1 элементов применяются широко используемые в промышленности РФ микросхемы. Анализатор 19 наиболее просто реализуется с помощью постоянного запоминающего устройства (ПЗУ), для которого в качестве адреса обращения используются комбинации из постоянных уровней - результатов декодирования информации декодерами 3, 4 и 5 и результатов побитного сравнения информации на сумматоре по модулю два, а в качестве информационной выборки из ПЗУ используются конкретные управляющие воздействия на блоки 7, 8 и 9 ключей и запрос 17 повтора передачи текущего кода.As the elements indicated in FIG. 1, chips are widely used in the industry of the Russian Federation. The analyzer 19 is most simply implemented using a read-only memory (ROM), for which a combination of constant levels is used as the address of the address — the results of decoding information by decoders 3, 4, and 5 and the results of a bitwise comparison of information on an adder modulo two, and as an information Samples from ROM use specific control actions on blocks 7, 8 and 9 of the keys and request 17 to retransmit the current code.

Способ, характеризующийся параллельным приемом N-разрядной избыточной двоичной информации по двум параллельным каналам, осуществляется следующим образом.A method characterized by the parallel reception of N-bit redundant binary information on two parallel channels is as follows.

В два приемных регистра 1 и 2 последовательным кодом параллельно по каналам 14 и 15 поступает N-разрядное информационное сообщение, причем информационное сообщение, превышающее по размеру N разрядов, разбивают на N-разрядные части, принимаемые поочередно, а n-разрядная избыточность информации при n<N определяется используемой закономерностью кодирования на передающем пункте каждой передаваемой части информации (например, для полезной двухбайтовой информации, которую кодируют по модулю три, будет: n=2 и N=18), затем после приема информации в два приемных регистра 1 и 2 параллельным декодированием на двух независимых декодерах 3 и 4 N-разрядных кодов и одновременным сравнением между собой этих кодов путем последовательного поразрядного суммирования по модулю два на сумматоре 6 и регистрацией разрядов несовпадения кодов в регистре 11 несовпадений, при этом, если один из декодеров (например, 3) констатирует правильность принятого кода (на его выходе: ЛОГ.0) в соответствующем приемном регистре (например, 1), а другой декодер (например, 4) - неправильность (на его выходе: ЛОГ.1) в другом приемном регистре (например, 2) и, кроме того, обнаруживается несравнение этих кодов путем поразрядного суммирования по модулю два (на выходе сумматора 6 по модулю два: ЛОГ.1), тогда в выходной регистр 10 записывается правильный код из соответствующего приемного регистра (в данном случае из регистра 1), если оба декодера 3 и 4 и суммирование по модулю два констатируют правильность кодов, то в выходной регистр 16 записывается через первый блок 7 ключей правильный код из первого приемного регистра 1, затем аналогично принимают очередной N-разрядный код, для пяти остальных противоречивых возможных ситуаций, выявляемых двумя декодерами 3 и 4 и сумматором 6 по модулю два (на фиг.1 это условные коды: 111, 011, 100, 010 и 001), кроме трех приведенных выше (на фиг.1 это: 000, 110 и 101, для которых нет противоречия между средствами контроля), для случаев однократного искажения принятого N-разрядного кода осуществляют попытку восстановления этого кода в регистре 12 восстановления, для чего анализируют регистр 11 несовпадений, и если в нем зафиксировано более одного разряда несравнений, то осуществляют запрос на повторную передачу текущего N-разрядного кода, а если в регистре 11 несовпадений зарегистрирован только один разряд несравнения, тогда в регистр 12 восстановления переписывают значение из первого приемного регистра 1 и повторяют декодирование с помощью третьего декодера 5, при успешном декодировании код из регистра 12 восстановления записывают в выходной регистр 10 через третий блок 9 ключей и переходят к приему очередного N-разрядного кода, а при неуспешном декодировании в регистре 12 восстановления изменяют на противоположное двоичное значение только в том разряде, в котором было обнаружено несравнение с помощью поразрядного суммирования по модулю два, после чего осуществляют декодирование восстановленного кода с помощью третьего декодера 5 и в случае констатации факта восстановления восстановленный код из регистра 12 восстановления записывают в выходной регистр 10 через третий блок 9 ключей и переходят к приему очередного N-разрядного кода, в противном случае в регистр 12 восстановления переписывают код из второго приемного регистра 2 и вновь осуществляют декодирование с помощью третьего декодера 5, причем при успешном декодировании код из регистра 12 восстановления записывают через третий блок 9 ключей в выходной регистр 10 и переходят к приему очередного N-разрядного кода, а при неуспешном - в регистре 12 восстановления изменяют на противоположное двоичное значение только в том разряде, в котором было обнаружено несравнение с помощью сумматора 6 по модулю два, а затем вновь осуществляют декодирование измененного кода с помощью третьего декодера 5, при этом при успешном восстановлении кода его из регистра 12 восстановления переписывают в выходной регистр и переходят к приему очередного N-разрядного кода, а в противном случае осуществляют запрос 17 в передающий пункт на повторение передачи текущего N-разрядного кода, причем запрос на повторение передачи осуществляют ограниченное число раз во избежание зацикливания и после последнего лимитированного запроса при неуспешном декодировании принятого N-разрядного кода констатируют неисправность всей системы приема-передачи вместе с каналами связи.In two receiving registers 1 and 2, an N-bit information message arrives in parallel through channels 14 and 15 in parallel, and an information message that exceeds the size of N bits is divided into N-bit parts received in turn, and n-bit information redundancy at n <N is determined by the used coding regularity at the transmitting point of each transmitted piece of information (for example, for useful double-byte information encoded modulo three, it will be: n = 2 and N = 18), then after receiving the information in two p small registers 1 and 2 by parallel decoding on two independent decoders of 3 and 4 N-bit codes and simultaneously comparing these codes with each other by sequential bitwise summation modulo two on adder 6 and registering bits of mismatch of codes in register 11 of mismatches, while if one from decoders (for example, 3) states the correctness of the received code (at its output: LOG.0) in the corresponding receiving register (for example, 1), and another decoder (for example 4) indicates incorrectness (at its output: LOG.1) in another receiving r register (for example, 2) and, in addition, a non-comparison of these codes is detected by bitwise summing modulo two (at the output of adder 6 modulo two: LOG.1), then the correct code from the corresponding receive register is written in output register 10 (in this case from register 1), if both decoders 3 and 4 and summation modulo two state the codes are correct, then the correct code from the first receive register 1 is written to the output register 16 through the first block 7 of the keys, then the next N-bit code is similarly received, for toe of the remaining conflicting possible situations detected by two decoders 3 and 4 and an adder 6 modulo two (in Fig. 1 these are conditional codes: 111, 011, 100, 010 and 001), except for the three above (in Fig. 1 it is: 000, 110 and 101, for which there is no contradiction between the controls), for cases of a single distortion of the received N-bit code, an attempt is made to restore this code in the recovery register 12, for which they analyze the mismatch register 11, and if more than one category of incomparities is recorded in it, then carry out a request for re-lane giving the current N-bit code, and if only one bit of incomparity is registered in the mismatch register 11, then the value from the first receiving register 1 is written to the recovery register 12 and decoding is repeated using the third decoder 5, upon successful decoding, the code from the recovery register 12 is written to output register 10 through the third block of keys 9 and proceed to receive the next N-bit code, and if the decoding in the recovery register 12 is unsuccessful, they change to the opposite binary value only in ohm discharge, in which a comparison was found using bitwise summation modulo two, after which the restored code is decoded using the third decoder 5 and, if the recovery is stated, the restored code from the recovery register 12 is written to the output register 10 through the third key block 9 and proceed to receiving the next N-bit code, otherwise, the code from the second receiving register 2 is copied to the recovery register 12 and decoding is performed again using the third about decoder 5, and upon successful decoding, the code from the recovery register 12 is written through the third key block 9 to the output register 10 and proceeds to receive the next N-bit code, and if unsuccessful, the recovery register 12 is changed to the opposite binary value only in that category , in which a non-comparison was detected using the adder 6 modulo two, and then the modified code is decoded again using the third decoder 5, while successfully recovering the code from the recovery register 12 they are copied to the output register and proceed to receive the next N-bit code, otherwise they make a request 17 to the transmitting point to repeat the transmission of the current N-bit code, and the request to repeat the transmission is performed a limited number of times to avoid looping after the last limited request upon unsuccessful decoding of the received N-bit code, a failure of the entire transmit-receive system along with communication channels is detected.

Claims

A method of receiving information on two parallel channels, characterized by the parallel reception of N-bit redundant binary information on two parallel channels in two receiving registers, the information message exceeding the size of N bits is divided into N-bit parts received alternately, and n-bit redundancy of information at n <N is determined by the used coding regularity at the transmitting point of each transmitted piece of information, then after receiving the information in two receiving registers m decoding on two independent decoders of N-bit codes and simultaneously comparing these codes between each other by sequential bitwise summation modulo two and registering bits of mismatch of codes in the error register of the control unit, while if one of the decoders determines the correctness of the received code in the corresponding receiving register , and the other decoder is incorrect in another receiving register, and, moreover, it is not detected that these codes are compared by bitwise summation modulo two, then in the output register is written the correct code from the corresponding receive register, in addition, if both decoders and the summation modulo two ascertain the correctness of the codes, then the correct code from the first receive register is written to the output register, then the next N-bit code is received, characterized in that for the other five possible situations detected by two decoders and an adder modulo two, except for the three above, for cases of a single distortion of the received N-bit code, try restore this code in the recovery register, for which they analyze the mismatch register, and if more than one category of mismatches is recorded in the mismatch register, then a request is made to retransmit the current N-bit code, and if only one mismatch register is registered in the mismatch register, then to the register the recovery, rewrite the value from the first receiving register and repeat the decoding using the third decoder; upon successful decoding, the code from the recovery register is written to the output register and proceed to the reception of the next N-bit code, and if the decoding in the recovery register is unsuccessful, they are changed to the opposite binary value only in the bit in which the match was detected using bitwise summation modulo two, and then the restored code is decoded using the third decoder, and in the case of ascertaining the fact of recovery, the restored code from the recovery register is written to the output register and proceed to receiving the next N-bit yes, otherwise, the code from the second receiving register is rewritten to the recovery register and decoding is performed again using the third decoder; moreover, upon successful decoding, the code from the recovery register is recorded in the output register and proceeding to the reception of the next N-bit code, and if unsuccessful, to the recovery register is changed to the opposite binary value only in that bit in which a match was detected using an adder modulo two, and then the modified code using the third decoder, and upon successful recovery of the code, it is copied from the recovery register to the output register and proceeds to receive the next N-bit code, otherwise, a request is made to the transmitting point to repeat the transmission of the current N-bit code, moreover the request to repeat the transmission is carried out a limited number of times to avoid looping and after the last limited request, upon unsuccessful decoding of the received N-bit code, a failure of the entire system is detected threads of reception and transmission with the communication channels.