RU2178584C1

RU2178584C1 - Communication network module for message transmission, message exchange, and organization of broadcasting modes for message exchange

Info

Publication number: RU2178584C1
Application number: RU2000126834A
Authority: RU
Inventors: Ю.В. Беляев; И.В. Зотов
Original assignee: Курский государственный технический университет
Priority date: 2000-10-25
Filing date: 2000-10-25
Publication date: 2002-01-20

Abstract

FIELD: computer engineering. SUBSTANCE: proposed module may be used in building switching equipment for multiprocessor computing and management systems, subscribers' decentralized-control communication systems, data acquisition and data-measuring systems. Module distinguished by incorporating means for organizing broadcasting modes of message exchange in communication network, namely, broadcasting modes in current column and in current line, as well as broadcasting to all modules of network has three message queue organizing units, message queue analyzing unit, multiplexer, decoder, synchronizing unit, register, flip-flop, address register, two comparison gates, message transmission control unit, switch, three AND gates, and two inhibit gates. EFFECT: enlarged functional capabilities. 3 cl, 6 dwg, 1 tbl

Description

Изобретение относится к области вычислительной техники и может найти применение при построении средств коммутации многопроцессорных вычислительных и управляющих систем, абонентских систем связи с децентрализованным управлением, систем сбора информации и информационно-измерительных систем. The invention relates to the field of computer technology and can find application in the construction of switching means of multiprocessor computing and control systems, subscriber communication systems with decentralized control, information collection systems and information-measuring systems.

Известно устройство для формирования маршрута сообщения в однородной вычислительной системе, содержащее девять буферных запоминающих блоков, блок считывания информации, блок памяти констант, регистр, демультиплексор, два блока сравнения, блок элементов И, блок элементов ИЛИ, элемент ИЛИ, элемент И, блок синхронизации (а. с. 1462344 СССР, G 06 F 15/16; опубл. 28.02.89, БИ N 8). A device is known for generating a message route in a homogeneous computing system, comprising nine buffer storage units, an information reading unit, a constant memory unit, a register, a demultiplexer, two comparison units, an AND element block, an OR element block, an OR element, an AND element, a synchronization block ( A.S. 1462344 USSR, G 06 F 15/16; publ. 28.02.89, BI N 8).

Недостатком известного устройства является отсутствие возможности выбора буферного запоминающего блока с наибольшей очередью сообщений и, как следствие, низкая пропускная способность. A disadvantage of the known device is the inability to select a buffer storage unit with the largest message queue and, as a consequence, low bandwidth.

Наиболее близким к предлагаемому модулю коммуникационной сети, предназначенному для передачи сообщений, обмена сообщениями и организации вещательных режимов обмена сообщениями, по технической сущности является модуль матричного коммутатора, содержащий три блока организации очередей сообщений, регистр идентификатора модуля, блок анализа очереди сообщений, мультиплексор, регистр, демультиплексор, триггер, блок синхронизации, два элемента сравнения, два дешифратора, элемент И (а. с. 1575167 СССР, G 06 F 7/00, 15/16; опубл. 30.06.90, БИ N 24). The closest to the proposed module of the communication network, intended for sending messages, messaging and organizing broadcast messaging modes, in technical essence is a matrix switch module containing three message queuing units, module identifier register, message queue analysis unit, multiplexer, register, demultiplexer, trigger, synchronization unit, two comparison elements, two decoders, AND element (A. p. 1575167 USSR, G 06 F 7/00, 15/16; publ. 30.06.90, BI N 24).

Недостатком указанного модуля является отсутствие средств для организации вещательных режимов обмена сообщениями, при которых одно и то же сообщение передается всем модулям или определенной группе модулей (например, модулям текущей строки или столбца) в структуре коммутатора (коммуникационной сети). Ввиду отсутствия таких средств в рассматриваемом модуле, вещание может быть реализовано только путем многократной выдачи одного и того же сообщения. Это вызывает резкое увеличение потока сообщений в пределах коммутатора, ведет к росту времени межмодульной передачи сообщений и тем самым ограничивает область применения модуля. The disadvantage of this module is the lack of means for organizing broadcast messaging modes, in which the same message is transmitted to all modules or a specific group of modules (for example, the modules of the current row or column) in the structure of the switch (communication network). Due to the lack of such tools in the module under consideration, broadcasting can be realized only by repeatedly issuing the same message. This causes a sharp increase in the flow of messages within the switch, leads to an increase in the time of intermodular transmission of messages, and thereby limits the scope of the module.

Технической задачей изобретения является расширение области применения устройства на основе включения в его состав средств для организации вещательных режимов обмена сообщениями в коммуникационной сети. Предлагаемый модуль реализует три вещательных режима: вещание в текущем столбце, вещание в текущей строке, вещание на все модули сети. An object of the invention is to expand the scope of the device based on the inclusion in its composition of means for organizing broadcast modes of messaging in a communication network. The proposed module implements three broadcast modes: broadcasting in the current column, broadcasting in the current row, broadcasting to all network modules.

Техническая задача решается тем, что в модуль коммуникационной сети, предназначенный для передачи сообщений, обмена сообщениями и организации вещательных режимов обмена сообщениями, содержащий блоки организации очереди сообщений с первого по третий, блок анализа очередей сообщений, мультиплексор, дешифратор, блок синхронизации, регистр, триггер, регистр адреса, первый и второй элементы сравнения, причем информационные входы модуля с первого по третий соединены с информационными входами блоков организации очереди сообщений с первого по третий соответственно, первые выходы которых подключены к информационным входам мультиплексора с первого по третий соответственно, выход которого соединен с информационным входом регистра, вторые выходы блоков организации очереди сообщений с первого по третий подключены к входам блока анализа очередей сообщений с первого по третий соответственно, первый выход которого подключен к адресному входу мультиплексора и к входу дешифратора, выходы с первого по третий которого соединены с управляющими входами блоков организации очереди сообщений с первого по третий соответственно, второй выход блока анализа очередей сообщений подключен к входу установки триггера, прямой выход которого подключен к входу блока синхронизации, первый выход которого соединен с входом синхронизации регистра, первый и второй адресные выходы которого подключены к вторым входам первого и второго элементов сравнения соответственно, первые входы которых соединены с первым и вторым выходами регистра адреса соответственно, дополнительно введены блок управления передачей сообщений, коммутатор, с первого по третий блоки элементов И, первый и второй элементы запрета, причем первый выход блока синхронизации подключен к входам синхронизации блоков организации очереди сообщений с первого по третий, второй выход блока синхронизации соединен с прямым входом первого элемента запрета, инверсный вход и выход которого подключены к второму выходу блока анализа очередей сообщений и к входу сброса триггера соответственно, выходы первого и второго элементов сравнения соединены с первым и вторым входами блока управления передачей сообщений соответственно, четвертый, первый и второй выходы которого подключены к управляющим входам первого, второго и третьего блоков элементов И соответственно, второй выход блока синхронизации соединен с первыми разрядами информационных входов блоков элементов И с первого по третий, разряды с второго по (s+1)-й информационных входов которых (где s - разрядность информационной части сообщения) подключены к информационному выходу регистра, первый адресный выход которого соединен с (s+2)-го по (s+u+1)-й разрядами (где

разрядность поля номера строки сообщения, m - число строк коммуникационной сети,

ближайшее целое число, не меньшее z) информационных входов второго и третьего блоков элементов И, выход первого блока элементов И подключен к первому информационному выходу модуля, второй выход регистра адреса подключен к первому информационному входу коммутатора, выход которого соединен с (s+u+2)-ro по (s+u+v+1)-й разрядами (где

разрядность поля номера столбца сообщения, n - число столбцов коммуникационной сети) информационного входа второго блока элементов И, второй адресный выход регистра подключен к второму информационному входу коммутатора и к разрядам с (s+u+2)-го по (s+u+v+1)-й информационного входа третьего блока элементов И, первый выход признака режима, второй выход признака режима и выход признака начала передачи регистра подключены к третьему, четвертому и пятому входам блока управления передачей сообщений соответственно, третий и пятый выходы которого соединены с инверсным входом второго элемента запрета и управляющими входами коммутатора соответственно, первый выход признака режима регистра подключен к (s+u+v+2)-му разряду информационного входа третьего блока элементов И и к прямому входу второго элемента запрета, выход которого соединен с (s+u+v+2)-м разрядом информационного входа второго блока элементов И, второй выход признака режима регистра подключен к (s+u+v+3)-м разрядам информационных входов второго и третьего блоков элементов И, выходы которых соединены с младшими разрядами второго и третьего информационных выходов модуля соответственно, старший разряд которых соединен с шиной логического нуля.The technical problem is solved in that in the communication network module, designed for sending messages, messaging and organizing broadcast messaging modes, containing the first to third message queuing units, a message queue analysis unit, a multiplexer, a decoder, a synchronization unit, a register, a trigger , an address register, first and second comparison elements, wherein the information inputs of the module from the first to the third are connected to the information inputs of the message queuing units from the first about the third, respectively, the first outputs of which are connected to the information inputs of the multiplexer from the first to the third, respectively, the output of which is connected to the information input of the register, the second outputs of the message queuing blocks from the first to the third are connected to the inputs of the analysis block of message queues from the first to the third, respectively, the first the output of which is connected to the address input of the multiplexer and to the input of the decoder, the first to third outputs of which are connected to the control inputs of the queuing units with messages from the first to the third, respectively, the second output of the message queue analysis unit is connected to the trigger installation input, the direct output of which is connected to the input of the synchronization unit, the first output of which is connected to the register synchronization input, the first and second address outputs of which are connected to the second inputs of the first and second comparison elements, respectively, the first inputs of which are connected to the first and second outputs of the address register, respectively, additionally a message transmission control unit, a switch, with p first through third blocks of AND elements, first and second inhibit elements, the first output of the synchronization unit being connected to synchronization inputs of message queuing units from the first to third, second output of the synchronization unit connected to the direct input of the first inhibit element, the inverse input and output of which are connected to the second output of the message queue analysis unit and to the trigger reset input, respectively, the outputs of the first and second comparison elements are connected to the first and second inputs of the message transmission control unit with Responsibly, the fourth, first and second outputs of which are connected to the control inputs of the first, second and third blocks of elements And, accordingly, the second output of the synchronization block is connected to the first bits of the information inputs of the blocks of elements And from the first to the third, bits from the second to (s + 1) whose information inputs (where s is the bitness of the information part of the message) are connected to the information output of the register, the first address output of which is connected to the (s + 2) -th by (s + u + 1) -th bits (where

the capacity of the field of the line number of the message, m is the number of lines of the communication network,

the nearest integer, not less than z) of the information inputs of the second and third blocks of elements AND, the output of the first block of elements AND is connected to the first information output of the module, the second output of the address register is connected to the first information input of the switch, the output of which is connected to (s + u + 2 ) -ro in the (s + u + v + 1) -th digits (where

the bit depth of the field of the column number of the message, n is the number of columns of the communication network) of the information input of the second block of AND elements, the second address output of the register is connected to the second information input of the switch and to the bits from (s + u + 2) -th to (s + u + v The +1) -th information input of the third block of AND elements, the first output of the mode indicator, the second output of the mode indicator and the output of the start signal of the register are connected to the third, fourth and fifth inputs of the message control unit, respectively, the third and fifth outputs of which are connected inens with the inverse input of the second inhibit element and the control inputs of the switch, respectively, the first output of the sign of the register mode is connected to the (s + u + v + 2) th category of the information input of the third block of AND elements and to the direct input of the second inhibit element, the output of which is connected to (s + u + v + 2) -th digit of the information input of the second block of AND elements, the second output of the sign of the register mode is connected to the (s + u + v + 3) -th bits of the information inputs of the second and third block of AND elements, the outputs of which are connected with the lower digits of the second and three rd information output unit respectively, the MSB of which is connected with the bus logic zero.

Сущность изобретения поясняется чертежами, где на фиг. 1 представлена функциональная схема модуля коммуникационной сети, предназначенного для передачи сообщений, обмена сообщениями и организации вещательных режимов обмена сообщениями; на фиг. 2 изображена функциональная схема блока организации очереди сообщений; на фиг. 3 показана функциональная схема блока анализа очередей сообщений; на фиг. 4 приведена функциональная схема блока управления передачей сообщений; на фиг. 5 даны форматы адресной части сообщений для различных режимов; на фиг. 6 отображена структурная схема коммуникационной сети. The invention is illustrated by drawings, where in FIG. 1 is a functional diagram of a communication network module for transmitting messages, messaging, and organizing broadcast messaging modes; in FIG. 2 shows a functional diagram of a message queuing unit; in FIG. 3 shows a functional diagram of a message queue analysis unit; in FIG. 4 shows a functional diagram of a control unit for transmitting messages; in FIG. 5 shows the formats of the address part of messages for various modes; in FIG. 6 shows a block diagram of a communication network.

Общие особенности изобретения состоят в следующем. General features of the invention are as follows.

Предлагаемый модуль предназначен для совместного с другими аналогичными модулями функционирования в составе коммуникационной сети. Сеть имеет ориентированную матричную структуру, в которой каждый модуль связан по входам с соседними модулями слева и снизу и по выходам - с соседними модулями справа и сверху (фиг. б). Каждый модуль сети обслуживает соответствующее операционное устройство (например, процессорный элемент в многопроцессорной вычислительной системе), принимая от него информацию, подлежащую передаче другим устройствам, и передавая ему информацию от других устройств. Взаимодействие модулей сети осуществляется на основе обмена сообщениями через другие (транзитные) модули. Каждое сообщение при этом включает информационную и адресную части. В информационной части сообщения размещается информация (данные), подлежащая передаче, а адресная часть содержит адресную информацию, которая определяет порядок передачи сообщения. The proposed module is designed for joint operation with other similar modules in the communication network. The network has an oriented matrix structure in which each module is connected by inputs to neighboring modules to the left and bottom and by outputs to neighboring modules to the right and top (Fig. B). Each network module serves the corresponding operating device (for example, a processor element in a multiprocessor computing system), receiving information from it to be transmitted to other devices and transmitting information from other devices to it. The interaction of the network modules is based on the exchange of messages through other (transit) modules. Each message includes information and address parts. The information part of the message contains information (data) to be transmitted, and the address part contains address information that determines the order of transmission of the message.

Аналогично прототипу предлагаемый модуль позволяет организовать попарный обмен сообщениями, при котором каждое сообщение передается от модуля-источника только одному модулю сети (приемнику). Дополнительно, в соответствии с заявляемой технической задачей, модуль реализует три вещательных режима обмена сообщениями: вещание в текущем столбце; вещание в текущей строке; вещание на все модули сети. Идентификация реализуемого режима при этом обеспечивается значениями специальных признаков режима P₁ и P₂, включенных в адресную часть сообщения. P₁P₂ = "00" соответствует попарному обмену, P₁P₂ = "01" - вещанию в текущем столбце, P₁P₂ = "10" - вещанию в текущей строке, P₁P₂ = "11" - вещанию на все модули сети. Соответствующие форматы адресной части сообщения представлены на фиг. 5.Similarly to the prototype, the proposed module allows you to organize pairwise messaging, in which each message is transmitted from the source module to only one network module (receiver). Additionally, in accordance with the claimed technical problem, the module implements three broadcast messaging modes: broadcasting in the current column; broadcast in the current line; Broadcast to all network modules. The identification of the implemented mode is ensured by the values of special features of the mode P ₁ and P ₂ included in the address part of the message. P ₁ P ₂ = "00" corresponds to pairwise exchange, P ₁ P ₂ = "01" - broadcast in the current column, P ₁ P ₂ = "10" - broadcast in the current column, P ₁ P ₂ = "11" - broadcast to all network modules. The corresponding formats of the address part of the message are shown in FIG. 5.

Передача сообщения в указанных режимах происходит следующим образом. Message transmission in the indicated modes is as follows.

При попарном обмене адресная часть сообщения имеет формат Ф1 и включает адрес a•b модуля-приемника, где а - номер строки, b - номер столбца сети, содержащих модуль-приемник. Аналогично прототипу сообщение выдается источником вправо (фиг. 6) и сначала движется слева направо вдоль текущей строки до столбца b, а затем - снизу вверх вдоль столбца b до строки а. In a pairwise exchange, the address part of the message is in the F1 format and includes the address a • b of the receiver module, where a is the line number, b is the column number of the network containing the receiver module. Similarly to the prototype, the message is issued by the source to the right (Fig. 6) and first moves from left to right along the current row to column b, and then from bottom to top along column b to row a.

В случае вещания в текущем столбце адресная часть сообщения имеет формат Ф2 (фиг. 5) и содержит непосредственно адрес a^*•b^* источника. Сообщение выдается источником вверх (фиг. 6) и движется вдоль столбца b^*. При движении сообщения модули столбца b^* читают информационную часть сообщения и осуществляют его дальнейшую передачу. Таким образом сообщение перемещается вплоть до возврата модулю-источнику, после чего уничтожается.In the case of broadcasting in the current column, the address part of the message has the format Ф2 (Fig. 5) and directly contains the address a ^* • b ^{* of the} source. The message is issued by the source up (Fig. 6) and moves along the column b ^* . When a message moves, the modules of column b ^* read the information part of the message and carry out its further transmission. Thus, the message moves until it returns to the source module, and then is destroyed.

При вещании в текущей строке адресной части сообщения соответствует формат ФЗ (фиг. 5) и адресная часть так же, как и при вещании по столбцу, включает адрес a^*•b^* источника. Однако теперь сообщение выдается источником вправо (фиг. 6) и движется вдоль строки a^*. В ходе движения сообщения модули строки a^* читают его информационную часть и передают сообщение дальше по строке a^*. Так сообщение перемещается вплоть до возврата источнику, после чего источник уничтожает сообщение.When broadcasting in the current line of the address part of the message, the Federal Law format corresponds (Fig. 5) and the address part, as well as when broadcasting in the column, includes the address a ^* • b ^{* of the} source. However, now the message is issued by the source to the right (Fig. 6) and moves along the line a ^* . During the movement of the message, the modules of line a ^* read its information part and transmit the message further along line a ^* . So the message moves until it returns to the source, after which the source destroys the message.

В режиме вещания на все модули сети адресная часть сообщения содержит адрес a^*•b^* модуля-источника и имеет формат Ф4 (фиг. 5). Сообщение выдается источником вправо и передается вдоль строки a^* (фиг. 6). Одновременно источник выдает это же сообщение вверх, изменяя при этом значение P₁P₂ = "11" на "01". Таким образом, источник фактически генерирует два сообщения: первое (у которого P₁P₂ = "11") движется по строке a^*, второе (у которого P₁P₂ = "01") - по столбцу b^*. Обработка второго из названных сообщений осуществляется аналогично описанному выше (см. режим вещания в текущем столбце). Первое сообщение обрабатывается следующим образом. При поступлении сообщения в d-й модуль строки a^* (модуль a^*•d), d= 1, 2, . . . , n, d≠b^*, этот модуль читает его информационную часть и выдает сообщение следующему модулю строки a^*. Одновременно модуль a^*•d модифицирует сообщение, устанавливая в его адресной части P₁P₂ = "01" и заменяя номер столбца b^* на d, и выдает модифицированное сообщение вверх по d-му столбцу сети (инициирует вещание сообщения в d-м столбце). Передача и обработка модифицированного сообщения осуществляется как в режиме вещания в текущем столбце (см. выше) с тем лишь отличием, что источником сообщения считается модуль a^*•d. Между тем первое сообщение возвращается в модуль a^*•b^* и уничтожается.In the broadcast mode to all network modules, the address part of the message contains the address a ^* • b ^* of the source module and has the format Ф4 (Fig. 5). The message is issued by the source to the right and transmitted along the line a ^* (Fig. 6). At the same time, the source issues the same message up, changing the value of P ₁ P ₂ = "11" to "01". Thus, the source actually generates two messages: the first (for which P ₁ P ₂ = "11") moves along the row a ^* , the second (for which P ₁ P ₂ = "01") moves along the column b ^* . Processing of the second of these messages is carried out similarly to that described above (see the broadcast mode in the current column). The first message is processed as follows. When a message arrives at the d-th module of the string a ^* (module a ^* • d), d = 1, 2,. . . , n, d ≠ b ^* , this module reads its information part and issues a message to the next module of the line a ^* . At the same time, the a ^* • d module modifies the message by setting P ₁ P ₂ = "01" in its address part and replacing the b ^* column number with d, and produces a modified message up the d-th column of the network (initiates broadcasting of the message in the d-th column). Transmission and processing of the modified message is carried out as in the broadcast mode in the current column (see above) with the only difference being that the a ^* • d module is considered to be the message source. Meanwhile, the first message is returned to the a ^* • b ^* module and destroyed.

Способ обработки сообщений, поступающих в модуль сети, задается их форматом и определяется в результате анализа соотношения адреса приемника (источника) сообщения и адреса текущего модуля, значений признаков P₁, P₂, а также значения признака q начала передачи сообщения (фиг. 5), назначение которого состоит в идентификации текущей фазы передачи сообщения: q= 1 в начале передачи сообщения (до его выдачи модулем-источником); q= 0 после выдачи сообщения источником следующему модулю сети. Для реализации анализа в состав модуля коммуникационной сети (фиг. 1) введен блок 9 управления передачей сообщений. Блок 9 вырабатывает значения пяти булевых функций Y₁, Y₂, Y₃, Y₄, Y₅. Набор этих значений определяет способ обработки сообщения.The method of processing messages arriving at the network module is determined by their format and is determined by analyzing the ratio of the address of the receiver (source) of the message and the address of the current module, the values of the signs P ₁ , P ₂ , as well as the value of the sign q of the start of message transmission (Fig. 5) whose purpose is to identify the current phase of message transmission: q = 1 at the beginning of message transmission (before it is issued by the source module); q = 0 after the message is issued by the source to the next network module. To carry out the analysis, a message transmission control unit 9 was introduced into the communication network module (Fig. 1). Block 9 produces the values of five Boolean functions Y ₁ , Y ₂ , Y ₃ , Y ₄ , Y ₅ . The set of these values determines how the message is processed.

Модуль коммуникационной сети, предназначенный для передачи сообщений, обмена сообщениями и организации вещательных режимов обмена сообщениями (фиг. 1), включает первый 1.1, второй 1.2 и третий 1.3 блоки организации очереди сообщений, блок 2 анализа очередей сообщений, мультиплексор 3, дешифратор 4, блок 5 синхронизации, регистр 6, триггер 7, регистр 8 адреса, блок 9 управления передачей сообщений, первый 10 и второй 11 элементы сравнения, коммутатор 12, первый 13.1, второй 13.2 и третий 13.3 блоки элементов И, первый 15 и второй 14 элементы запрета, причем информационные входы 16.1-16.3 модуля соединены с информационными входами блоков 1.1-1.3 организации очереди сообщений соответственно, первые выходы которых подключены к информационным входам мультиплексора 3 с первого по третий соответственно, выход которого соединен с информационным входом регистра 6, вторые выходы блоков 1.1-1.3 организации очереди сообщений подключены к входам блока 2 анализа очередей сообщений с первого по третий соответственно, первый выход которого подключен к адресному входу мультиплексора 3 и к входу дешифратора 4, выходы с первого по третий которого соединены с управляющими входами блоков 1.1-1.3 организации очереди сообщений соответственно, второй выход блока 2 анализа очередей сообщений подключен к входу установки триггера 7, прямой выход которого подключен к входу блока 5 синхронизации, первый выход которого соединен с входом синхронизации регистра 6, первый 6.2 и второй 6.3 адресные выходы которого подключены к вторым входам элементов 10 и 11 сравнения соответственно, первые входы которых соединены с выходами 8.1 и 8.2 регистра 8 адреса соответственно, первый выход блока 5 синхронизации подключен к входам синхронизации блоков 1.1-1.3 организации очереди сообщений, второй выход блока 5 синхронизации соединен с прямым входом элемента 15 запрета, инверсный вход и выход которого подключены к второму выходу блока 2 анализа очередей сообщений и к входу сброса триггера 7 соответственно, выходы элементов 10 и 11 сравнения соединены с первым и вторым входами блока 9 управления передачей сообщений соответственно, четвертый, первый и второй выходы которого подключены к управляющим входам блоков элементов И 13.1, 13.2 и 13.3 соответственно, второй выход блока 5 синхронизации соединен с первыми разрядами информационных входов блоков элементов И 13.1- 13.3, разряды с второго по (s+1)-й информационных входов которых подключены к информационному выходу 6.1 регистра 6, первый адресный выход 6.2 которого соединен с (s+2)-го по (s+u+1)-й разрядами информационных входов блоков элементов И 13.2 и 13.3, выход блока элементов И 13.1 подключен к информационному выходу 17.1 модуля, выход 8.2 регистра 8 адреса подключен к первому информационному входу коммутатора 12, выход которого соединен с (s+u+2)-ro по (s+u+v+1)-й разрядами информационного входа блока элементов И 13.2, второй адресный выход 6.3 регистра 6 подключен к второму информационному входу коммутатора 12 и к разрядам с (s+u+2)-ro по (s+u+v+1)-й информационного входа блока элементов И 13.3, первый выход 6.4 признака режима, второй выход 6.5 признака режима и выход 6.6 признака начала передачи регистра 6 подключены к третьему, четвертому и пятому входам блока 9 управления передачей сообщений соответственно, третий и пятый выходы которого соединены с инверсным входом элемента 14 запрета и управляющими входами коммутатора 12 соответственно, первый выход 6.4 признака режима регистра 6 подключен к (s+u+v+2)-му разряду информационного входа блока элементов И 13.3 и к прямому входу элемента 14 запрета, выход которого соединен с (s+u+v+2)-м разрядом информационного входа блока элементов И 13.2, второй выход 6.5 признака режима регистра 6 подключен к (s+u+v+3)-м разрядам информационных входов блоков элементов И 13.2 и 13.3, выходы которых соединены с младшими разрядами информационных выходов 17.2 и 17.3 модуля соответственно, старший разряд которых соединен с шиной 17.4 логического нуля. A communication network module designed for messaging, messaging, and organizing broadcast messaging modes (FIG. 1) includes the first 1.1, second 1.2, and third 1.3 message queuing units, message queue analysis unit 2, multiplexer 3, decoder 4, unit 5 synchronization, register 6, trigger 7, address register 8, message transmission control unit 9, first 10 and second 11 comparison elements, switch 12, first 13.1, second 13.2 and third 13.3 blocks of AND elements, first 15 and second 14 ban elements, moreover, information the ion inputs of the module 16.1-16.3 are connected to the information inputs of message queuing units 1.1-1.3, respectively, the first outputs of which are connected to the information inputs of the multiplexer 3 from the first to the third, respectively, the output of which is connected to the information input of the register 6, the second outputs of the organization blocks 1.1-1.3 message queues are connected to the inputs of the message queue analysis unit 2 from the first to the third, respectively, the first output of which is connected to the address input of the multiplexer 3 and to the input of the decoder 4, the outputs from the first the third one of which is connected to the control inputs of message queuing units 1.1-1.3, respectively, the second output of message queue analysis unit 2 is connected to the installation input of trigger 7, the direct output of which is connected to the input of synchronization unit 5, the first output of which is connected to the synchronization input of register 6 , the first 6.2 and second 6.3 address outputs of which are connected to the second inputs of the elements 10 and 11, respectively, the first inputs of which are connected to the outputs 8.1 and 8.2 of register 8 of the address, respectively, the first output synchronization 5 is connected to synchronization inputs of message queuing blocks 1.1-1.3, the second output of synchronization block 5 is connected to the direct input of prohibition element 15, the inverse input and output of which is connected to the second output of message queue analysis block 2 and to trigger reset input 7, respectively the outputs of the comparison elements 10 and 11 are connected to the first and second inputs of the message transmission control unit 9, respectively, the fourth, first and second outputs of which are connected to the control inputs of the blocks of elements And 13.1, 13.2 and 13.3 with Responsibly, the second output of the synchronization unit 5 is connected to the first bits of the information inputs of the blocks of elements And 13.1-13.3, the bits from the second to (s + 1) -th information inputs of which are connected to the information output 6.1 of the register 6, the first address output 6.2 of which is connected to ( s + 2) -th in the (s + u + 1) -th bits of the information inputs of the block of elements And 13.2 and 13.3, the output of the block of elements And 13.1 is connected to the information output 17.1 of the module, the output 8.2 of the register 8 addresses is connected to the first information input of the switch 12 whose output is connected to (s + u + 2) -ro by ( s + u + v + 1) -th bits of the information input of the AND block 13.2, the second address output 6.3 of register 6 is connected to the second information input of the switch 12 and to the bits from (s + u + 2) -ro in (s + u + v + 1) -th information input of the block of elements AND 13.3, the first output 6.4 of the sign of the mode, the second output 6.5 of the sign of the mode and the output 6.6 of the sign of the beginning of the transfer register 6 are connected to the third, fourth and fifth inputs of the block 9 control the transmission of messages, respectively, the third and fifth the outputs of which are connected to the inverse input of the prohibition element 14 and the control inputs switch 12, respectively, the first output 6.4 of the sign of the mode of the register 6 is connected to the (s + u + v + 2) -th category of the information input of the block of elements And 13.3 and to the direct input of the element 14 prohibition, the output of which is connected to (s + u + v + 2) -th digit of the information input of the block of elements And 13.2, the second output 6.5 of the sign of the register mode 6 is connected to the (s + u + v + 3) -th bits of the information inputs of the blocks of elements And 13.2 and 13.3, the outputs of which are connected to the lower bits of the information outputs 17.2 and 17.3 of the module, respectively, whose senior bit is connected to the logical bus 17.4 zero.

Блок 1. i организации очереди сообщений, i= 1, 2, 3 (фиг. 2) содержит регистры 18.1-18. K (где K - максимальная длина очереди сообщений), блоки элементов ИЛИ 19.1-19. K-1, демультиплексор 20, первую группу элементов И 22.1-22. K, вторую группу элементов И 21.1-21. K, группу элементов ИЛИ 23.1-23. K, регистр 24 длины очереди, элемент И 25, элемент И- НЕ 26, элемент ИЛИ 27, элемент 28 задержки, причем прямые выходы регистров 18.2-18. K подключены к первым входам блоков элементов ИЛИ 19.1-19. K-1 соответственно, выходы которых подключены к информационным входам регистров 18.1-18. K-1 соответственно, управляющий вход и вход синхронизации блока соединены с первым и вторым входами элемента И 25 соответственно, выход которого подключен к управляющему входу демультиплексора 20 и к первому входу элемента ИЛИ 27, выход которого соединен с входом элемента 28 задержки, выход которого подключен к входу синхронизации регистра 24 длины очереди, выход которого подключен к младшим разрядам второго выхода блока, инверсные выходы регистров 18.1-18. K соединены с входами элементов И 22.1-22. K соответственно, выходы которых подключены к первым входам элементов И 21.1-21. K соответственно, к адресному входу демультиплексора 20, к информационному входу регистра 24 длины очереди и к входу элемента И-НЕ 26, выход которого соединен со старшим разрядом второго выхода блока, старшие разряды информационного входа блока соединены с информационным входом демультиплексора 20, выходы с первого по (K-1)-й которого подключены к вторым входам блоков элементов ИЛИ 19.1-19. K-1 соответственно, K-й выход демультиплексора 20 соединен с информационным входом регистра 18. K, прямой выход регистра 18.1 соединен с первым выходом блока, младший разряд информационного входа блока подключен к второму входу элемента ИЛИ 27 и к вторым входам элементов И 21.1-21. K, выходы которых соединены с первыми входами элементов ИЛИ 23.1-23. K соответственно, выход элемента И 25 подключен к вторым входам элементов ИЛИ 23.1-23. K, выходы которых соединены с входами синхронизации регистров 18.1-18. K соответственно. Block 1. i queuing messages, i = 1, 2, 3 (Fig. 2) contains registers 18.1-18. K (where K is the maximum length of the message queue), blocks of elements OR 19.1-19. K-1, demultiplexer 20, the first group of elements And 22.1-22. K, the second group of elements AND 21.1-21. K, a group of elements OR 23.1-23. K, the queue length register 24, the AND element 25, the AND-NOT element 26, the OR element 27, the delay element 28, the direct outputs of the registers 18.2-18. K connected to the first inputs of the blocks of elements OR 19.1-19. K-1, respectively, whose outputs are connected to the information inputs of registers 18.1-18. K-1, respectively, the control input and the synchronization input of the unit are connected to the first and second inputs of the And 25 element, respectively, the output of which is connected to the control input of the demultiplexer 20 and to the first input of the OR element 27, the output of which is connected to the input of the delay element 28, the output of which is connected to the synchronization input of the register 24 of the queue length, the output of which is connected to the least significant bits of the second output of the block, the inverse outputs of the registers 18.1-18. K connected to the inputs of the elements And 22.1-22. K, respectively, the outputs of which are connected to the first inputs of the elements AND 21.1-21. K, respectively, to the address input of the demultiplexer 20, to the information input of the queue length register 24 and to the input of the AND-NOT element 26, the output of which is connected to the highest bit of the second output of the block, the upper bits of the information input of the block are connected to the information input of the demultiplexer 20, outputs from the first by (K-1) -th which are connected to the second inputs of the blocks of elements OR 19.1-19. K-1, respectively, the Kth output of the demultiplexer 20 is connected to the information input of the register 18. K, the direct output of the register 18.1 is connected to the first output of the block, the least significant bit of the information input of the block is connected to the second input of the OR element 27 and to the second inputs of the elements And 21.1- 21. K, the outputs of which are connected to the first inputs of the elements OR 23.1-23. K, respectively, the output of the AND element 25 is connected to the second inputs of the elements OR 23.1-23. K, the outputs of which are connected to the inputs of the synchronization registers 18.1-18. K respectively.

Блок 2 анализа очередей сообщений (фиг. 3) включает узел 29 постоянной памяти, первый 30.1, второй 30.2 и третий 30.3 элементы сравнения, элемент ИЛИ 31, причем старшие разряды первого-третьего входов блока соединены с входом элемента ИЛИ 31, выход которого является вторым выходом блока, младшие разряды первого входа блока подключены к первому входу элемента 30.1 сравнения и к второму входу элемента 30.3 сравнения, младшие разряды второго входа блока подключены к первому входу элемента 30.2 сравнения и к второму входу элемента 30.1 сравнения, младшие разряды третьего входа блока подключены к первому входу элемента 30.3 сравнения и к второму входу элемента 30.2 сравнения, выходы элементов 30.1-30.3 сравнения соединены с первой-третьей группами входов узла 29 постоянной памяти соответственно, выход которого является первым выходом блока. Block 2 analysis of message queues (Fig. 3) includes a node 29 of constant memory, the first 30.1, second 30.2 and third 30.3 comparison elements, the element OR 31, and the high-order bits of the first or third inputs of the block are connected to the input of the element OR 31, the output of which is the second the output of the block, the least significant bits of the first input of the block are connected to the first input of the comparison element 30.1 and the second input of the comparison element 30.3, the lower bits of the second input of the block are connected to the first input of the comparison element 30.2 and to the second input of the comparison element 30.1, the least significant bits the third input of the block is connected to the first input of the comparison element 30.3 and to the second input of the comparison element 30.2, the outputs of the comparison elements 30.1-30.3 are connected to the first or third groups of inputs of the permanent memory node 29, respectively, the output of which is the first output of the block.

Блок 9 управления передачей сообщений (фиг. 4) содержит первый 32, второй 33, третий 34, четвертый 35, пятый 36, шестой 37, седьмой 38, восьмой 39, девятый 40, десятый 41, одиннадцатый 42 элементы И, первый 43 и второй 44 элементы запрета, первый 45, второй 46, третий 47, четвертый 48 и пятый 49 элементы ИЛИ, первый 50, второй 51 и третий 52 элементы ИЛИ-НЕ, элемент НЕ 53, причем первый вход блока соединен с входом элемента НЕ 53, выход которого подключен к первому входу элемента ИЛИ 45, третий вход блока соединен с первым входом элемента И 32, с инверсным входом элемента 43 запрета и с первым входом элемента ИЛИ-НЕ 50, выход которого подключен к прямому входу элемента 44 запрета, пятый вход блока подключен к второму входу элемента ИЛИ 45, выход которого соединен с первым входом элемента И 33, выход которого подключен к первому входу элемента ИЛИ 46, второй вход блока подключен к инверсному входу элемента 44 запрета, к первому входу элемента ИЛИ 47 и к первому входу элемента И 34, четвертый вход блока соединен с вторым входом элемента ИЛИ-НЕ 50 и с прямым входом элемента 43 запрета, выход которого подключен к второму входу элемента И 33, выход элемента НЕ 53 соединен с первым входом элемента И 35, выход которого подключен к второму входу элемента ИЛИ 46, выход которого является первым выходом блока, четвертый вход блока подключен к первому входу элемента И 36, второй вход и выход которого соединены с выходом элемента И 37 и с третьим входом элемента ИЛИ 46 соответственно, выход элемента ИЛИ-НЕ 50 подключен к второму входу элемента И 34, выход которого соединен с вторым входом элемента И 35, выход элемента 44 запрета подключен к первому входу элемента ИЛИ 48, выход которого соединен с вторым выходом блока, третий вход блока соединен с первым входом элемента И 37, выход которого подключен к второму входу элемента ИЛИ 48, первый вход блока соединен с первым входом элемента ИЛИ-НЕ 51 и с первым входом элемента И 38, второй вход и выход которого подключены к выходу элемента И 34 и к первому входу элемента ИЛИ 49 соответственно, выход элемента 43 запрета соединен с первым входом элемента И 39, второй вход и выход которого подключены к выходу элемента ИЛИ-НЕ 51 и к второму входу элемента ИЛИ 49 соответственно, выход элемента ИЛИ 49 подключен к четвертому выходу блока, третий вход блока соединен с первым входом элемента И 40, выход которого подключен к третьему входу элемента ИЛИ 49, второй вход блока соединен с первым входом элемента ИЛИ-НЕ 52, выход которого подключен к второму входу элемента И 40, пятый вход блока подключен к вторым входам элементов ИЛИ-НЕ 51, 52 и к второму входу элемента ИЛИ 47, выход которого соединен с вторым входом элемента И 37, четвертый вход блока соединен с вторым входом элемента И 32, выход которого подключен к первым входам элементов И 41, 42, вторые входы которых соединены с выходами элементов ИЛИ 48 и 49 соответственно, а выходы являются третьим и пятым выходами блока соответственно. Block 9 control the transmission of messages (Fig. 4) contains the first 32, second 33, third 34, fourth 35, fifth 36, sixth 37, seventh 38, eighth 39, ninth 40, tenth 41, eleventh 42 elements And, the first 43 and second 44 elements of the ban, the first 45, second 46, third 47, fourth 48 and fifth 49 elements OR, the first 50, second 51 and third 52 elements OR NOT, element NOT 53, and the first input of the block is connected to the input of element NOT 53, output which is connected to the first input of the OR element 45, the third input of the block is connected to the first input of the And element 32, with the inverse input of the prohibition element 43 and with the first input of the OR-NOT element 50, the output of which is connected to the direct input of the inhibit element 44, the fifth input of the block is connected to the second input of the OR element 45, the output of which is connected to the first input of the AND element 33, the output of which is connected to the first input of the OR element 46 , the second input of the block is connected to the inverse input of the inhibit element 44, to the first input of the OR element 47 and to the first input of the And 34 element, the fourth input of the block is connected to the second input of the OR-NOT 50 element and to the direct input of the inhibit element 43, the output of which is connected to second input element And 33, the output of the element NOT 53 is connected to the first input of the AND 35 element, the output of which is connected to the second input of the OR element 46, the output of which is the first output of the block, the fourth input of the block is connected to the first input of the AND 36 element, the second input and output of which are connected to the output of the AND 37 element and with the third input of the OR element 46, respectively, the output of the OR-NOT 50 element is connected to the second input of the And 34 element, the output of which is connected to the second input of the And 35 element, the output of the inhibit element 44 is connected to the first input of the OR element 48, the output which is connected to the second output of the block, the third input of the block is connected to the first input of the AND 37 element, the output of which is connected to the second input of the OR element 48, the first input of the block is connected to the first input of the OR-NOT 51 element and with the first input of the And 38 element, the second input and output of which connected to the output of the AND element 34 and to the first input of the OR element 49, respectively, the output of the inhibit element 43 is connected to the first input of the AND element 39, the second input and output of which is connected to the output of the OR-NOT 51 element and to the second input of the OR element 49, respectively, the output element OR 49 connected to the fourth output of the block, the third input of the block is connected to the first input of the AND 40 element, the output of which is connected to the third input of the OR element 49, the second input of the block is connected to the first input of the OR-NOT 52 element, the output of which is connected to the second input of the AND 40 element, the fifth the input of the block is connected to the second inputs of the elements OR NOT 51, 52 and to the second input of the element OR 47, the output of which is connected to the second input of the AND element 37, the fourth input of the block is connected to the second input of the AND element 32, the output of which is connected to the first inputs of the AND elements 41, 42, whose second inputs oedineny OR the outputs of elements 48 and 49, respectively, and the outputs are the third and fifth output unit respectively.

Назначение элементов, блоков, входов и выходов модуля коммуникационной сети, предназначенного для передачи сообщений, обмена сообщениями и организации вещательных режимов обмена сообщениями (фиг. 1), состоит в следующем. The purpose of the elements, blocks, inputs and outputs of the communication network module, designed for messaging, messaging and organization of broadcast messaging modes (Fig. 1), is as follows.

Блоки 1.1-1.3 организации очереди сообщений служат для приема, хранения и выдачи сообщений, поступающих с входов 16.1-16.3 модуля соответственно, в порядке их поступления. Первое принятое в блок 1. i, i = 1, 2, 3, сообщение появляется на первом выходе этого блока. На втором выходе блока 1. i формируется код длины очереди принятых сообщений. Blocks 1.1-1.3 organization of the message queue are used to receive, store and issue messages from the inputs 16.1-16.3 of the module, respectively, in the order they are received. The first received in block 1. i, i = 1, 2, 3, a message appears on the first output of this block. At the second output of block 1. i, a code for the length of the queue of received messages is generated.

Блок 2 анализа очередей сообщений предназначен для сравнения длин очередей сообщений в блоках 1.1-1.3 и выбора блока с наибольшей очередью сообщений. Код номера выбранного блока образуется на первом выходе блока 2. На втором выходе блока 2 формируется сигнал-признак наличия сообщений в блоках 1.1-1.3. Block 2 analysis of message queues is intended to compare the length of message queues in blocks 1.1-1.3 and select the block with the largest message queue. The code number of the selected block is generated at the first output of block 2. At the second output of block 2, a signal is generated that indicates the presence of messages in blocks 1.1-1.3.

Мультиплексор 3 осуществляет коммутацию сообщений из блоков 1.1-1.3 на информационный вход регистра 6. The multiplexer 3 carries out the switching of messages from blocks 1.1-1.3 to the information input of the register 6.

Дешифратор 4 служит для преобразования кода с первого выхода блока 2 в соответствующий унитарный код. Decoder 4 is used to convert the code from the first output of block 2 into the corresponding unitary code.

Блок 5 синхронизации предназначен для формирования двух непересекающихся последовательностей импульсов t₁, t₂, синхронизирующих работу различных узлов модуля.Block 5 synchronization is designed to form two disjoint sequences of pulses t ₁ , t ₂ that synchronize the operation of various nodes of the module.

Регистр 6 обеспечивает хранение считываемых из блоков 1.1-1.3 сообщений во время анализа их адресной части. Регистр 6 имеет шесть выходов: 6.1 - информационный выход; 6.2 - первый адресный выход; 6.3 - второй адресный выход; 6.4 - первый выход признака режима; 6.5 - второй выход признака режима; 6.6 - выход признака начала передачи. С выхода 6.1 снимается информационная часть сообщений; на выходах 6.2 и 6.3 формируются номера (коды номеров) соответственно строки a (a^*) и столбца b (b^*) модулей-приемников (или источников) сообщений; на выходах 6.4 и 6.5 образуются признаки режима P₁ и P₂ соответственно; с выхода 6.6 снимается признак q начала передачи сообщения.Register 6 provides storage of messages read from blocks 1.1-1.3 during analysis of their address part. Register 6 has six outputs: 6.1 - information output; 6.2 - the first address output; 6.3 - second address output; 6.4 - the first output of the feature mode; 6.5 - the second output of the feature mode; 6.6 - output sign start transmission. Output 6.1 removes the information part of messages; at the outputs 6.2 and 6.3, numbers (number codes) are formed, respectively, of the row a (a ^* ) and column b (b ^* ) of the message receiving modules (or sources); at outputs 6.4 and 6.5, signs of the P ₁ and P ₂ mode are formed, respectively; output 6.6 removes the sign q of the beginning of the transmission of the message.

Триггер 7 служит для управления работой блока 5 (единичное состояние триггера 7 включает блок 5, нулевое - выключает). Trigger 7 is used to control the operation of block 5 (a single state of trigger 7 turns on block 5, zero - turns off).

Регистр 8 адреса предназначен для постоянного хранения адреса (c•d) текущего модуля. Номер строки (c) текущего модуля снимается с выхода 8.1, а номер столбца (d) - с выхода 8.2 регистра 8. Address register 8 is intended for permanent storage of the address (c • d) of the current module. The row number (c) of the current module is removed from the output 8.1, and the column number (d) from the output 8.2 of register 8.

Блок 9 управления передачей сообщений необходим для анализа соотношения адреса приемника (источника) сообщения и адреса текущего модуля, а также значений признаков P₁, P₂ и q с выходов 6.4, 6.5 и 6.6 регистра 6 соответственно, и формирования значений функций Y₁-Y₅, определяющих способ обработки сообщения. Выражения для функций Y₁-Y₅ вместе с описанием действий, инициируемых при их единичных значениях, представлены в таблице (приведена в конце описания).Block 9 control the transmission of messages is necessary to analyze the ratio of the address of the receiver (source) of the message and the address of the current module, as well as the values of signs P ₁ , P ₂ and q from the outputs 6.4, 6.5 and 6.6 of register 6, respectively, and the formation of the values of functions Y ₁ -Y ₅ , defining a message processing method. The expressions for the functions Y ₁ -Y ₅ along with a description of the actions initiated at their unit values are presented in the table (given at the end of the description).

Элементы 10 и 11 сравнения предназначены для сравнения номеров соответственно строк (a, c или a^*, c) и столбцов (b, d или b^*, d) модуля-источника (приемника) сообщения и текущего модуля.Comparison elements 10 and 11 are designed to compare the numbers of the rows (a, c or a ^* , c) and columns (b, d or b ^* , d) of the message source (receiver) module and the current module, respectively.

Коммутатор 12 служит для реализации замены номера столбца b^* модуля-источника на номер столбца d текущего модуля в адресной части сообщения при вещании сообщения на все модули сети.The switch 12 serves to implement the replacement of the column number b ^* of the source module by the column number d of the current module in the address part of the message when broadcasting the message to all modules of the network.

Блоки элементов И 13.1, 13.2, 13.3 обеспечивают запрещение передачи информационной части сообщения на выход 17.1 модуля и выдачи сообщения на выход 17.2 и выход 17.3 модуля соответственно. Blocks of elements And 13.1, 13.2, 13.3 provide prohibition of the transmission of the information part of the message to the output 17.1 of the module and the issuance of the message to the output 17.2 and the output 17.3 of the module, respectively.

Элемент 14 запрета введен с целью замены значения признака P₁ в адресной части сообщения на нулевое при вещании сообщения на все модули сети.The prohibition element 14 was introduced in order to replace the value of the attribute P ₁ in the address part of the message with zero when broadcasting the message to all network modules.

Элемент 15 запрета служит для блокировки поступления импульсов t₂ с блока 5 на вход сброса триггера 7 при наличии сообщений хотя бы в одном из блоков 1.1-1.3.The ban element 15 is used to block the arrival of pulses t ₂ from block 5 to the reset input of trigger 7 in the presence of messages in at least one of the blocks 1.1-1.3.

Информационные входы 16.1, 16.2, 16.3 модуля предназначены для приема сообщений от операционного устройства, обслуживаемого модулем, от соседнего модуля слева и от соседнего модуля снизу соответственно. Information inputs 16.1, 16.2, 16.3 of the module are intended for receiving messages from the operating device serviced by the module, from the neighboring module to the left and from the neighboring module from below, respectively.

Информационные выходы 17.1, 17.2, 17.3 модуля служат для выдачи информационной части сообщения операционному устройству, обслуживаемому модулем, и передачи сообщения соседнему модулю сверху и соседнему модулю справа соответственно. Information outputs 17.1, 17.2, 17.3 of the module are used for issuing the information part of the message to the operating device served by the module and transmitting the message to the neighboring module from above and the neighboring module to the right, respectively.

Рассмотрим процесс функционирования предлагаемого модуля. Поскольку модуль предназначен для совместной работы с другими аналогичными модулями в составе коммуникационной сети (фиг. 6), его функционирование будем рассматривать во взаимосвязи с другими модулями. Будем считать, что рассматриваемый модуль расположен в строке с и столбце d коммуникационной сети и, таким образом, имеет адрес c•d. Consider the process of functioning of the proposed module. Since the module is designed to work with other similar modules as part of a communication network (Fig. 6), we will consider its operation in conjunction with other modules. We assume that the module in question is located in row c and column d of the communication network and, thus, has the address c • d.

В начальный момент времени триггер 7 и все регистры модуля (фиг. 1, 2) за исключением регистра 8, содержащего адрес c. d модуля, и регистра 24, установленного в единичное состояние, находятся в состоянии логического нуля. На выходах элементов И 22.1-22. К блоков 1.1-1.3 находятся единичные сигналы. Эти сигналы открывают элементы И 21.1-21. К, формируют нулевой сигнал на выходах элементов И-НЕ 26 и обеспечивают подключение информационных входов демультиплексоров 20 к их первым выходам. На втором выходе блока 2 установлен нулевой сигнал, индицирующий отсутствие сообщений в блоках 1.1-1.3. Нулевой сигнал с прямого выхода триггера 7 запрещает формирование импульсов на выходах блока 5. (Цепи начальной установки на фиг. 1, 2 для упрощения условно не показаны. )
Работа модуля начинается с момента поступления на один из входов 16.1, 16.2 или 16.3 модуля сообщения от соответствующего операционного устройства, соседнего модуля слева или соседнего модуля снизу соответственно. Допустим, сообщение поступило на вход 16. i, i∈{1,2,3}. Далее это сообщение через информационный вход подается в блок 1. i и после записи в указанный блок появляется на его первом выходе (процесс записи сообщения в блок 1. i детально рассмотрен ниже). Одновременно на втором выходе блока 1. i образуется код "1. . . 10", отражающий текущую длину очереди сообщений в данном блоке, а также единичный сигнал, индицирующий наличие сообщений в блоке 1. i. Код "1. . . 10" со второго выхода блока 1. i совместно с кодами "1. . . 11" со вторых выходов блоков 1. j, j≠i, подаются в блок 2, в результате чего на первом выходе блока 2 образуется код номера блока организации очереди сообщений с наибольшей очередью сообщений (в данном случае это блок 1. i). В то же время единичный сигнал-признак наличия сообщений в блоке 1. i через i-й вход блока 2 (фиг. 3) воздействует на элемент ИЛИ 31 и тем самым формирует на втором выходе блока 2 единичный сигнал. Этот сигнал устанавливает триггер 7 (фиг. 1) в единичное состояние, в результате чего на выходах блока 5 синхронизации начинается генерация импульсов t₁, t₂. Таким образом, модуль приступает к обработке первого сообщения.At the initial time, the trigger 7 and all the registers of the module (Fig. 1, 2) except for register 8 containing the address c. d of the module, and the register 24, set to a single state, are in a state of logical zero. At the outputs of the elements And 22.1-22. To blocks 1.1-1.3 are single signals. These signals open the elements And 21.1-21. To form a zero signal at the outputs of the elements AND-NOT 26 and provide a connection to the information inputs of the demultiplexers 20 to their first outputs. At the second output of block 2, a zero signal is installed, indicating the absence of messages in blocks 1.1-1.3. The zero signal from the direct output of trigger 7 prohibits the formation of pulses at the outputs of block 5. (The initial setup circuits in Figs. 1, 2 are not shown conditionally for simplicity.)
The module starts from the moment a message arrives at one of the inputs 16.1, 16.2 or 16.3 from the corresponding operating device, the neighboring module to the left or the neighboring module from the bottom, respectively. Suppose a message is received at input 16. i, i∈ {1,2,3}. Further, this message is fed to block 1 through an information input. I and after writing to the indicated block appears on its first output (the process of writing a message to block 1. i is discussed in detail below). At the same time, at the second output of block 1. i, the code "1... 10" is generated, which reflects the current length of the message queue in this block, as well as a single signal indicating the presence of messages in block 1. i. The code "1... 10" from the second output of block 1. i together with the codes "1... 11" from the second outputs of blocks 1. j, j ≠ i, are sent to block 2, resulting in the first output of block 2 a code is generated for the message queuing unit number block with the largest message queue (in this case, block 1. i). At the same time, a single signal-sign of the presence of messages in block 1. i through the i-th input of block 2 (Fig. 3) acts on the OR element 31 and thereby forms a single signal on the second output of block 2. This signal sets the trigger 7 (Fig. 1) to a single state, as a result of which the generation of pulses t ₁ , t ₂ begins at the outputs of the synchronization unit 5. Thus, the module starts processing the first message.

Спустя некоторое время в блоки 1.1-1.3 начинают поступать новые сообщения и в указанных блоках образуются очереди сообщений длины L₁-L₃ соответственно. Запись очередного сообщения в блок 1. i происходит следующим образом. Очередное сообщение с входа 16. i, i∈{1,2,3}, модуля через информационный вход блока 1. i проходит на информационный вход демультиплексора 20 (фиг. 2). Так как в блоке 1. i имеется L_i сообщений (указанные сообщения размещены в регистрах 18.1-18. L_i), на выходах элементов И 22.1-22. L_i находятся нулевые сигналы, а на выходах элементов И 22. L_i+1-22. K установлены сигналы логической единицы. Сигналы с выходов элементов 22.1-22. K подаются на адресный вход демультиплексора 20 и обеспечивают коммутацию поступившего сообщения на его (L_i+1)-й выход. Далее сообщение проходит через блок элементов ИЛИ 19. L_i+1 и устанавливается на информационном входе регистра 18. L_i+1 (если L_i = K-1, то сообщение с демультиплексора 20 непосредственно подается на информационный вход регистра 18. K).After some time, new messages begin to arrive in blocks 1.1-1.3 and message queues of length L ₁ -L _3, respectively, are formed in the indicated blocks. The next message is recorded in block 1. i as follows. Another message from input 16. i, i∈ {1,2,3}, of the module through the information input of block 1. i passes to the information input of demultiplexer 20 (Fig. 2). Since in block 1. i there are L _i messages (these messages are placed in the registers 18.1-18. L _i ), at the outputs of the elements And 22.1-22. L _{i there} are zero signals, and at the outputs of the elements And 22. L _i + 1-22. K set logic signals. Signals from the outputs of the elements 22.1-22. K are fed to the address input of the demultiplexer 20 and provide switching of the received message to its (L _i +1) -th output. Further, the message passes through the block of elements OR 19. L _i +1 and is installed on the information input of the register 18. L _i +1 (if L _i = K-1, then the message from the demultiplexer 20 is directly fed to the information input of the register 18. K).

Одновременно на информационный вход блока 1. i поступает импульс, сопровождающий сообщение. Этот импульс проходит через открытые элементы И 21. L_i+1-21. K и затем через элементы ИЛИ 23. L_i+1-23. K поступает на входы синхронизации регистров 18L_i+1-18. K. В результате по заднему фронту рассматриваемого импульса поступившее сообщение заносится в регистр 18. L_i+1, после чего на выходе элемента И 22. L_i+1 образуется сигнал логического нуля, блокирующий элемент И 21. L_i+1. Сигналы с выходов элементов И 22.1-21. K воздействуют на демультиплексор 20 и коммутируют его информационный вход с (L_i+2)-м выходом, обеспечивая тем самым возможность записи следующего сообщения в регистр 18. L_i+2. В то же самое время, импульс, сопровождающий поступившее сообщение, проходит через элемент ИЛИ 27 и элемент 28 задержки на вход синхронизации регистра 24. В результате по заднему фронту этого импульса в регистре 24 фиксируются значения сигналов с выходов элементов И 22.1-21. K в виде нового кода длины очереди сообщений (длина очереди сообщений в блоке 1. i становится равной L_i+1). На этом процесс записи поступившего сообщения в блок 1. i завершается.At the same time, the information input of block 1. i receives a pulse accompanying the message. This impulse passes through the open elements And 21. L _i + 1-21. K and then through the elements OR 23. L _i + 1-23. K goes to the inputs of the synchronization registers 18L _i + 1-18. K. As a result, the received message is entered into the register 18. L _i +1 at the trailing edge of the considered pulse, after which the logical zero signal is generated at the output of the element And 22. L _i +1, blocking the element And 21. L _i +1. Signals from the outputs of the elements And 22.1-21. K act on the demultiplexer 20 and switch its information input with the (L _i +2) -th output, thereby providing the ability to record the next message in the register 18. L _i +2. At the same time, the pulse accompanying the incoming message passes through the OR element 27 and the delay element 28 to the synchronization input of the register 24. As a result, the values of the signals from the outputs of the And elements 22.1-21 are recorded on the trailing edge of this pulse in the register 24. K in the form of a new message queue length code (message queue length in block 1. i becomes L _i +1). The process of recording an incoming message in block 1. i ends.

Одновременно с записью (приемом) сообщений в блоки 1.1-1.3 происходит считывание ранее принятых сообщений и их обработка. Считывание очередного сообщения осуществляется следующим образом. Simultaneously with the recording (reception) of messages in blocks 1.1-1.3, reading of previously received messages and their processing takes place. Reading the next message is as follows.

Коды длин очередей сообщений со вторых выходов блоков 1.1-1.3 (фиг. 1) поступают в блок 2. Блок 2 анализирует соотношение этих кодов и выдает код номера блока организации очереди сообщений с наибольшей очередью сообщений, например блока 1. i (блок 2 функционирует так же, как и в прототипе, и поэтому его работа подробно не рассматривается). Указанный код подается на адресный вход мультиплексора 3 и обеспечивает прохождение на его выход сообщения из блока 1. i. Одновременно этот же код воздействует на дешифратор 4 и формирует на его выходах соответствующий унитарный код. Далее разряды полученного унитарного кода с соответствующих выходов дешифратора 4 поступают на управляющие входы блоков 1.1- 1.3 соответственно. В результате обеспечивается открытие элемента И 25 блока 1. i (фиг. 2) и блокировка элементов И 25 блоков 1. j, j≠i. Codes of lengths of message queues from the second outputs of blocks 1.1-1.3 (Fig. 1) go to block 2. Block 2 analyzes the ratio of these codes and gives the code of the number of the block for organizing the message queue with the largest message queue, for example, block 1. i (block 2 functions like this same as in the prototype, and therefore its work is not considered in detail). The specified code is fed to the address input of multiplexer 3 and ensures that messages from block 1 pass through to its output. I. At the same time, the same code acts on the decoder 4 and generates the corresponding unitary code at its outputs. Next, the bits of the received unitary code from the corresponding outputs of the decoder 4 are fed to the control inputs of blocks 1.1-1.3, respectively. As a result, the opening of the AND element 25 of the block 1. i is ensured (Fig. 2) and the blocking of the And 25 elements of the blocks 1. j, j ≠ i.

После окончания описанных процессов на первом выходе блока 5 (фиг. 1) появляется очередной импульс t₁. Этот импульс поступает на вход синхронизации регистра 6 и задним фронтом фиксирует считанное из блока 1. i сообщение в регистре 6. На этом процесс считывания очередного сообщения завершается и осуществляется переход к анализу адресной части и организации выдачи сообщения в соответствии с требуемым режимом.After the described processes are over, the next pulse t ₁ appears at the first output of block 5 (Fig. 1). This pulse arrives at the synchronization input of register 6 and traces the value read from block 1 with a trailing edge. I message in register 6. This completes the process of reading the next message and proceeds to the analysis of the address part and the organization of the message in accordance with the required mode.

В ходе анализа происходит сравнение содержимого полей номера строки (выход 6.2 регистра 6) и номера столбца (выход 6.3 регистра 6) сообщения с адресом c•d текущего модуля из регистра 8 на элементах 10 и 11 сравнения. Далее сигналы (признаки сравнения) с выходов элементов 10 и 11 сравнения вместе с признаками P₁, P₂ и q с выходов 6.4, 6.5 и 6.6 регистра 6 соответственно передаются на входы блока 9. Блок 9 (фиг. 4) вырабатывает значения функций Y₁-Y₅ в соответствии с таблицей. Указанные значения воздействуют (фиг. 1) на коммутатор 12, блоки элементов И 13.1-13.3 и элемент 14 запрета и обеспечивают передачу сообщения в соответствии с заданным режимом (так как блок 9 фактически является комбинационной схемой, реализующей функции Y₁-Y₅, его функционирование далее подробно не анализируется).During the analysis, the contents of the fields of the row number (output 6.2 of register 6) and the column number (output 6.3 of register 6) of the message are compared with the address c • d of the current module from register 8 on the comparison items 10 and 11. Further, the signals (signs of comparison) from the outputs of the elements 10 and 11 of the comparison, together with the signs P ₁ , P ₂ and q from the outputs 6.4, 6.5 and 6.6 of register 6, respectively, are transmitted to the inputs of block 9. Block 9 (Fig. 4) generates the values of the functions Y ₁ -Y ₅ according to the table. These values act (Fig. 1) on the switch 12, the blocks of elements And 13.1-13.3 and the prohibition element 14 and ensure the transmission of the message in accordance with the specified mode (since block 9 is actually a combinational circuit that implements the functions Y ₁ -Y ₅ , its functioning is not further analyzed in detail).

Рассмотрим процесс выдачи сообщения в каждом из четырех режимов, реализуемых модулем. Consider the process of issuing a message in each of the four modes implemented by the module.

Режим 1. Попарный обмен. Mode 1. Pairwise exchange.

В данном режиме сообщение имеет формат Ф1 (фиг. 5). На выходах 6.4 и 6.5 регистра 6 (фиг. 1) появляется нулевой уровень сигнала (P₁= P₂= "0"), на выходах 6.2 и 6.3 формируются номера соответственно строки (a) и столбца (b) модуля-приемника сообщения.In this mode, the message has the format F1 (Fig. 5). At the outputs 6.4 and 6.5 of register 6 (Fig. 1), a zero signal level appears (P ₁ = P ₂ = "0"), at the outputs 6.2 and 6.3, the numbers of the row (a) and column (b) of the message receiver module are formed, respectively.

Номер строки а приемника поступает на второй вход элемента 10 сравнения и сравнивается с номером строки с текущего модуля с выхода 8.1 регистра 8, а номер столбца b приемника подается на второй вход элемента 11 сравнения и сопоставляется с номером столбца d текущего модуля с выхода 8.2 регистра 8. Если a= c (b= d), то на выходе элемента 10 (11) сравнения образуется единичный сигнал, иначе сигнал на выходе элемента 10(11) нулевой. The line number a of the receiver is supplied to the second input of the comparison element 10 and compared with the line number from the current module from the output 8.1 of register 8, and the column number b of the receiver is fed to the second input of the comparison element 11 and compared with the column number d of the current module from the output of 8.2 register 8 If a = c (b = d), then a single signal is generated at the output of the comparison element 10 (11), otherwise the signal at the output of the element 10 (11) is zero.

Далее в зависимости от соотношения номеров а и с, b u d возможны следующие случаи. Further, depending on the ratio of numbers a and c, b u d, the following cases are possible.

1. Если b≠d (на выходе элемента 11 сравнения находится нулевой сигнал), то согласно таблице Y₁= Y₃= Y₄= Y₅= "0", Y₂= "1" и сообщение должно быть выдано вправо модулю c•(d+1) (если d= n, то сообщение выдается модулю c•1 (фиг. 6)). Нулевые значения Y₄ и Y₁ с четвертого и первого выходов блока 9 закрывают блоки элементов И 13.1 и 13.2, запрещая тем самым передачу информации на выходы 17.1 и 17.2 модуля. Нулевое значение Y₃ с третьего выхода блока 9 открывает элемент 14 запрета и на выход этого элемента проходит значение признака P₁ с выхода 6.4 регистра 6. Нулевое значение Y₅ с пятого выхода блока 9 воздействует на коммутатор 12 и на его выход проходит номер столбца b приемника с выхода 6.3 регистра 6.1. If b ≠ d (there is a zero signal at the output of the comparison element 11), then according to the table Y ₁ = Y ₃ = Y ₄ = Y ₅ = "0", Y ₂ = "1" and the message should be issued to the right of the module c • (d + 1) (if d = n, then the message is issued to the module c • 1 (Fig. 6)). Zero values Y ₄ and Y ₁ from the fourth and first outputs of block 9 close the blocks of elements And 13.1 and 13.2, thereby prohibiting the transmission of information to the outputs 17.1 and 17.2 of the module. Zero value Y ₃ from the third output of block 9 opens the ban element 14 and the output of this element passes the sign value P ₁ from the output 6.4 of register 6. Zero value Y ₅ from the fifth output of block 9 affects the switch 12 and column b passes its output receiver output 6.3 register 6.

В то же время единичное значение Y₂ с второго выхода блока 9 поступает на управляющий вход блока элементов И 13.3. В результате на выходе блока 13.3 образуется сообщение, содержащее информационную часть в объединении с номерами строки а и столбца b приемника и с признаками P₁, P₂ режима с выходов 6.1, 6.2, 6.3, 6.4, 6.5 регистра 6 соответственно. Полученное сообщение проходит на выход 17.3 модуля и передается вправо модулю c•(d+1) (при d= n - модулю c•1). Передача признака q с выхода 6.6 регистра 6 через блок 13.3 не происходит. Вместо этого к выдаваемому сообщению добавляется константное нулевое значение с шины 17.4 логического нуля, которое фактически замещает исходное значение признака q и тем самым восстанавливает первоначальный формат сообщения при его выдаче.At the same time, a single value of Y ₂ from the second output of block 9 is fed to the control input of the block of elements And 13.3. As a result, at the output of block 13.3, a message is generated containing the information part in combination with the line numbers a and column b of the receiver and with the signs P ₁ , P _{2 of the} mode from the outputs 6.1, 6.2, 6.3, 6.4, 6.5 of register 6, respectively. The received message goes to the output 17.3 of the module and is transmitted to the right to the module c • (d + 1) (with d = n - to the module c • 1). The transmission of the sign q from the output 6.6 of register 6 through block 13.3 does not occur. Instead, a constant zero value from the logical zero bus 17.4 is added to the message that actually replaces the original value of the q attribute and thereby restores the original message format when it is issued.

2. Если b= d и a≠c (на выходах элементов 10 и 11 сравнения соответственно нулевой и единичный сигналы), то в соответствии с таблицей Y₁= "1", Y₂= Y₃= Y₄= Y₅= "0" и сообщение необходимо выдать вверх модулю (c-1)•d (если c= 1, то сообщение выдается модулю m•d (фиг. 6)). Нулевые значения Y₄ и Y₂ с четвертого и второго выходов блока 9 запрещают прохождение информации через блоки элементов И 13.1, 13.3 на выходы 17.1, 17.3 модуля. Нулевое значение Y₃ с третьего выхода блока 9 разрешает прохождение признака P₁ через элемент 14 запрета (в данном случае, однако, P₁= "0" и на выходе элемента 14 также будет нуль). Нулевое значение Y₅ воздействует на управляющие входы коммутатора 12 и обеспечивает передачу на его выход номера столбца b приемника сообщения с выхода 6.3 регистра 6. Одновременно единичный сигнал с первого выхода блока 9 открывает блок элементов И 13.2. В результате на выходе блока 13.2 формируется сообщение, включающее информационную часть с выхода 6.1 регистра 6, номер строки а с выхода 6.2 регистра 6, номер столбца b с выхода коммутатора 12, признак P₁ с выхода элемента 14 запрета и признак P₂ с выхода 6.5 регистра 6. К сформированному сообщению добавляется нулевое значение с шины 17.4 логического нуля и сообщение через выход 17.2 модуля передается в модуль (с-1)•d (при с= 1 - в модуль m•d).2. If b = d and a ≠ c (at the outputs of the elements of comparison 10 and 11, respectively, zero and single signals), then in accordance with the table Y ₁ = "1", Y ₂ = Y ₃ = Y ₄ = Y ₅ = " 0 "and the message must be issued up to the module (c-1) • d (if c = 1, then the message is issued to the module m • d (Fig. 6)). Zero values of Y ₄ and Y ₂ from the fourth and second outputs of block 9 prohibit the passage of information through blocks of elements AND 13.1, 13.3 to the outputs 17.1, 17.3 of the module. Zero value Y ₃ from the third output of block 9 allows the passage of feature P ₁ through prohibition element 14 (in this case, however, P ₁ = "0" and there will also be zero at the output of element 14). Zero value Y ₅ acts on the control inputs of the switch 12 and ensures the transmission to its output of the column number b of the receiver of the message from the output 6.3 of register 6. At the same time, a single signal from the first output of block 9 opens the block of elements And 13.2. As a result, a message is generated at the output of block 13.2, including the information part from the output of 6.1 register 6, row number a from the output of 6.2 register 6, column number b from the output of the switch 12, flag P ₁ from the output of ban element 14 and flag P ₂ from output 6.5 register 6. A null value is added to the generated message from the logical zero bus 17.4 and the message is transmitted through the module output 17.2 to the module (s-1) • d (with c = 1, to the module m • d).

3. Если b= d и а= с (на выходах элементов 10 и 11 сравнения единичные сигналы), то согласно таблице Y₁= Y₂= Y₃= Y₅= "0", Y₄= "1"; модуль c•d является приемником сообщения и информационную часть сообщения необходимо выдать операционному устройству. Нулевые значения Y₁ и Y₂ с первого и второго выходов блока 9 закрывают блоки элементов И 13.2 и 13.3, запрещая передачу сообщения на выходы 17.2 и 17.3 модуля. В то же время единичное значение Y₄ с четвертого выхода блока 9 открывает блок элементов И 13.1. Информационная часть сообщения с выхода 6.1 регистра 6 проходит через блок 13.1 и через выход 17.1 модуля передается операционному устройству. (Действие сигналов с третьего и пятого выходов блока 9 в данном случае несущественно. )
Режим 2. Вещание в текущем столбце.3. If b = d and a = c (at the outputs of the elements of comparison 10 and 11 are single signals), then according to the table Y ₁ = Y ₂ = Y ₃ = Y ₅ = "0", Y ₄ = "1"; module c • d is the receiver of the message and the information part of the message must be given to the operating device. Zero values of Y ₁ and Y ₂ from the first and second outputs of block 9 close the blocks of elements And 13.2 and 13.3, prohibiting the transmission of a message to the outputs 17.2 and 17.3 of the module. At the same time, a single value of Y ₄ from the fourth output of block 9 opens the block of elements And 13.1. The information part of the message from the output 6.1 of register 6 passes through block 13.1 and through the output 17.1 of the module is transmitted to the operating device. (The action of the signals from the third and fifth outputs of block 9 is not significant in this case.)
Mode 2. Broadcast in the current column.

В рассматриваемом режиме сообщение имеет формат Ф2 (фиг. 5). На выходах 6.4 и 6.5 регистра 6 (фиг. 1) появляются сигналы соответственно логического нуля (P₁= "0") и логической единицы (P₂= "1"), а на выходах 6.2 и 6.3 формируются номера соответственно строки a^* и столбца b^* модуля-источника сообщения. На выходе 6.6 регистра 6 образуется значение признака q начала передачи сообщения.In this mode, the message has the format F2 (Fig. 5). At the outputs 6.4 and 6.5 of register 6 (Fig. 1), signals of logical zero (P ₁ = "0") and logical units (P ₂ = "1") appear, and at the outputs 6.2 and 6.3, the numbers a ^* and column b ^* of the message source module. At the output 6.6 of register 6, the value of the sign q of the beginning of the transmission of the message is formed.

Номер строки а^* источника сопоставляется с номером строки с текущего модуля, поступающим с выхода 8.1 регистра 8, на элементе 10 сравнения, а номер столбца b^* источника сравнивается с номером столбца d текущего модуля с выхода 8.2 регистра 8 на элементе 11 сравнения. При a^*= c (b^*= d) на выходе элемента 10 (11) сравнения образуется единичный сигнал, иначе уровень сигнала на выходе элемента 10 (11) остается нулевым.The row number a ^{* of the} source is compared with the row number from the current module coming from the output 8.1 of register 8 on the comparison element 10, and the column number b ^{* of the} source is compared with the column number d of the current module from the output 8.2 of the register 8 on the comparison element 11. When a ^* = c (b ^* = d), a single signal is generated at the output of the comparison element 10 (11), otherwise the signal level at the output of the element 10 (11) remains zero.

В дальнейшем в зависимости от соотношения номеров а^* и с, b^* и d, а также от значения признака q возможны следующие случаи.In the future, depending on the ratio of the numbers a ^* and c, b ^* and d, as well as on the value of the characteristic q, the following cases are possible.

1. Если q= "1" (начало вещания сообщения: с= а^*, d= b^*), то согласно таблице Y₁= "1", Y₂= Y₃= "0" и, так как а^*= с, Y₄= Y₅= "0"; сообщение требуется передать вверх модулю (с-1)•d (при с= 1 - модулю m•d). Нулевые значения Y₂ и Y₄ со второго и четвертого выходов блока 9 запрещают прохождение информации через блоки элементов И 13.3 и 13.1. Нулевое значение признака P₁= "0" с выхода 6.4 регистра 6 формируют нулевое значение сигнала на выходе элемента 14 запрета. Нулевой сигнал с пятого выхода блока 9 обеспечивает прохождение через коммутатор 12 номера столбца b^* с выхода 6.3 регистра 6.1. If q = "1" (the beginning of the broadcast of the message: c = a ^* , d = b ^* ), then according to the table Y ₁ = "1", Y ₂ = Y ₃ = "0" and, since a ^* = s, Y ₄ = Y ₅ = "0"; the message must be sent up to the module (s-1) • d (for c = 1 - to the module m • d). Zero values of Y ₂ and Y ₄ from the second and fourth outputs of block 9 prohibit the passage of information through blocks of elements And 13.3 and 13.1. Zero value of the sign P ₁ = "0" from the output of 6.4 register 6 form a zero value of the signal at the output of the element 14 prohibition. The zero signal from the fifth output of block 9 provides passage through the switch 12 of the column number b ^* from the output 6.3 of register 6.

Одновременно единичный сигнал с первого выхода блока 9 открывает блок элементов И 13.2 и на выходе указанного блока образуется сообщение, полученное объединением информационной части с выхода 6.1 регистра 6, номеров строки а^* и столбца b^* источника с выхода 6.2 регистра 6 и с выхода коммутатора 12 соответственно, а также признака P₁= "0" с элемента 14 запрета и признака P₂= "1" с выхода 6.5 регистра 6. Далее к полученному сообщению добавляется нулевое значение (q= "0") с шины 17.4 логического нуля, после чего сообщение выдается в модуль (c-1)•d (при с= 1 - в модуль m•d) (начинается вещание сообщения в столбце d= b^* сети).At the same time, a single signal from the first output of block 9 opens the block of elements And 13.2 and at the output of the indicated block a message is received that is received by combining the information part from the output 6.1 of register 6, row numbers a ^* and column b ^{* of the} source from the output 6.2 of register 6 and from the output of switch 12 respectively, as well as the sign P ₁ = "0" from the prohibition element 14 and the sign P ₂ = "1" from the output of 6.5 register 6. Next, a zero value (q = "0") from the logical zero bus 17.4 is added to the received message, after why the message is issued to the module (c-1) • d (with c = 1 - to the module m d) (starts broadcasting messages in column d = b ^* network).

2. Если q= "0" (процесс вещания сообщения в столбце d= b^*), в зависимости от соотношения номеров строки а^* источника и строки с текущего модуля возможны два следующих варианта.2. If q = "0" (the process of broadcasting a message in the column d = b ^* ), depending on the ratio of the line numbers a ^{* of the} source and the line from the current module, the following two options are possible.

а) Если а^*≠c (сообщение не достигло модуль-источник), то в соответствии с таблицей Y₁= Y₄= "1", Y₂= Y₃= Y₅= "0", необходимо чтение информационной части сообщения модулем c•d и выдача сообщения вверх модулю (с- 1)•d (при с= 1 - модулю m•d). Нулевой сигнал с второго выхода блока 9 запрещает передачу информации через блок элементов И 13.3. Нулевой сигнал с выхода 6.4 регистра 6 формирует нулевой уровень сигнала на выходе элемента 14 запрета. Нулевое значение Y₅ с пятого выхода блока 9 обеспечивает прохождение через коммутатор 12 номера столбца b^* модуля-источника с выхода 6.3 регистра 6.a) If a ^* ≠ c (the message did not reach the source module), then in accordance with the table Y ₁ = Y ₄ = "1", Y ₂ = Y ₃ = Y ₅ = "0", it is necessary to read the information part of the message by the module c • d and outputting the message up to the module (s-1) • d (for c = 1 - to the module m • d). The zero signal from the second output of block 9 prohibits the transmission of information through the block of elements And 13.3. The zero signal from the output of 6.4 register 6 forms a zero signal level at the output of the prohibition element 14. Zero value Y ₅ from the fifth output of block 9 allows passage through the switch 12 of the column number b ^* of the source module from the output 6.3 of register 6.

В то же самое время единичные значения Y₁ и Y₄ с первого и четвертого выходов блока 9 открывают блоки элементов И 13.2 и 13.1 и тем самым обеспечивают возможность передачи информации на выходы 17.2 и 17.1 модуля. Информационная часть сообщения с выхода 6.1 регистра 6 проходит через блок 13.1 на выход 17.1 модуля и затем поступает в операционное устройство, обслуживаемое текущим модулем (осуществляется чтение информационной части сообщения). Одновременно на выходе блока 13.2 появляется исходное сообщение. Далее сообщение объединяется с нулевым значением с шины 17.4 логического нуля и через выход 17.2 модуля передается в модуль (с-1)•d (или m•d) - вещание сообщения в столбце d= b^* продолжается.At the same time, the unit values Y ₁ and Y ₄ from the first and fourth outputs of block 9 open the blocks of elements And 13.2 and 13.1 and thereby provide the ability to transmit information to the outputs 17.2 and 17.1 of the module. The information part of the message from the output 6.1 of register 6 passes through block 13.1 to the output 17.1 of the module and then enters the operating device serviced by the current module (the information part of the message is read). At the same time, the original message appears at the output of block 13.2. Next, the message is combined with a zero value from the logical zero bus 17.4 and transmitted through the module output 17.2 to the module (s-1) • d (or m • d) - broadcasting of the message in the column d = b ^* continues.

б) Если а^*= с (сообщение вернулось в модуль-источник), то из таблицы следует, что Y₁= Y₂= Y₃= Y₄= Y₅= "0" (на всех выходах блока 9 находятся нулевые сигналы). Нулевые сигналы с четвертого, первого и второго выходов блока 9 закрывают блоки элементов И 13.1-13.3. Тем самым дальнейшая передача обрабатываемого сообщения прекращается (происходит уничтожение сообщения - вещание завершено).b) If a ^* = c (the message returned to the source module), then from the table it follows that Y ₁ = Y ₂ = Y ₃ = Y ₄ = Y ₅ = "0" (at all outputs of block 9 there are zero signals) . Zero signals from the fourth, first and second outputs of block 9 close the blocks of elements And 13.1-13.3. Thereby, further transmission of the processed message is terminated (the message is destroyed - broadcasting is completed).

Режим 3. Вещание в текущей строке. Mode 3. Broadcast in the current line.

В данном режиме сообщению соответствует формат Ф3 (фиг. 5). На выходах 6.4 и 6.5 регистра 6 (фиг. 1) формируются соответственно единичный и нулевой сигналы (P₁= "1", P₂= "0"), а на выходах 6.2 и 6.3 образуются номера соответственно строки а^* и столбца b^* источника сообщения. На выходе 6.6 регистра 6 появляется нулевое или единичное значение признака q. Номера а^* и b^* сравниваются с номерами с и d, поступающими из регистра 8, на элементах 10 и 11 соответственно. Сигналы с выходов элементов 10 и 11 подаются на первый и второй входы блока 9.In this mode, the message corresponds to the format F3 (Fig. 5). At the outputs 6.4 and 6.5 of register 6 (Fig. 1), the unit and zero signals are formed respectively (P ₁ = "1", P ₂ = "0"), and at the outputs 6.2 and 6.3 the numbers of the rows a ^* and column b ^* are formed, respectively source of the message. At the output of 6.6 register 6 appears zero or a single value of the characteristic q. The numbers a ^* and b ^{* are} compared with the numbers c and d coming from register 8 on elements 10 and 11, respectively. The signals from the outputs of the elements 10 and 11 are fed to the first and second inputs of block 9.

Далее в зависимости от результата сравнения номеров а^* и с, b^* и d, а также от значения признака q возможны следующие случаи.Further, depending on the result of comparing the numbers a ^* and c, b ^* and d, as well as on the value of the characteristic q, the following cases are possible.

1. Если q= "1" (начало вещания сообщения: с= а^*, d= b^*), то в соответствии с таблицей Y₂= "1", Y₁= Y₃= Y₄= Y₅= "0"; сообщение должно быть выдано вправо модулю c•(d+1) (при d= n - модулю c•1). Нулевые значения Y₁ и Y₄ с первого и четвертого выходов блока 9 закрывают блоки элементов И 13.2 и 13.1; тем самым запрещается передача информации на выходы 17.2 и 17.1 модуля. В то же время единичный сигнал со второго выхода блока 9 открывает блок элементов И 13.3. В результате исходное сообщение (за исключением признака q) из регистра 6 поступает на выход 17.3 модуля и далее в объединении с нулевым значением с шины 17.4 логического нуля передается в модуль c•(d+1) (или c•1) для дальнейшей обработки. Таким образом, начинается вещание сообщения в строке с= а^* сети.1. If q = "1" (the beginning of the broadcast of the message: c = a ^* , d = b ^* ), then in accordance with the table Y ₂ = "1", Y ₁ = Y ₃ = Y ₄ = Y ₅ = "0 "; the message should be issued to the right to the module c • (d + 1) (for d = n - to the module c • 1). Zero values of Y ₁ and Y ₄ from the first and fourth outputs of block 9 close the blocks of elements And 13.2 and 13.1; thereby prohibiting the transmission of information to the outputs 17.2 and 17.1 of the module. At the same time, a single signal from the second output of block 9 opens the block of elements And 13.3. As a result, the initial message (with the exception of the q sign) from the register 6 is sent to the module output 17.3 and then, in combination with a zero value from the logical zero bus 17.4, it is transmitted to the c • (d + 1) (or c • 1) module for further processing. Thus, the broadcasting of the message begins on line c = a ^{* of the} network.

2. Если q= "0" (процесс вещания сообщения в строке с= а^*), то в зависимости от результата сравнения номеров столбца b^* источника сообщения и столбца d текущего модуля возможны следующие варианты.2. If q = "0" (the process of broadcasting a message in row c = a ^* ), then, depending on the result of comparing the numbers of column b ^{* of the} message source and column d of the current module, the following options are possible.

а) Если b^*≠d (сообщение не достигло модуль-источник), то согласно таблице Y₂= Y₄= "1", Y₁= Y₃= Y₅= "0"; необходимо чтение информационной части сообщения модулем c•d и выдача сообщения вправо модулю c•(d+1) (или модулю с•1 при d= n).a) If b ^* ≠ d (the message did not reach the source module), then according to the table Y ₂ = Y ₄ = "1", Y ₁ = Y ₃ = Y ₅ = "0"; it is necessary to read the information part of the message by the c • d module and issue the message to the right to the c • (d + 1) module (or to the c • 1 module with d = n).

Нулевой сигнал с первого выхода блока 9 запрещает передачу информации через блок элементов И 13.2 на выход 17.2 модуля. Единичные сигналы с четвертого и второго выходов блока 9 открывают блоки элементов И 13.1 и 13.3. В результате информационная часть сообщения с выхода 6.1 регистра 6 проходит на выход 17.1 модуля и далее поступает в операционное устройство для обработки. Одновременно на выход 17.3 модуля через блок элементов И 13.3 поступает сообщение из регистра 6 (за исключением признака q с выхода 6.6). После объединения с нулевым значением с шины 17.4 логического нуля сообщение передается модулю c•(d+1) (или c•1) - вещание сообщения в строке с= а^* продолжается.The zero signal from the first output of block 9 prohibits the transmission of information through the block of elements AND 13.2 to the output 17.2 of the module. Single signals from the fourth and second outputs of block 9 open the blocks of elements And 13.1 and 13.3. As a result, the information part of the message from the output 6.1 of the register 6 passes to the output 17.1 of the module and then goes to the operating device for processing. At the same time, output 17.3 of the module through the block of elements AND 13.3 receives a message from register 6 (with the exception of the sign q from output 6.6). After combining with a zero value from the logical zero bus 17.4, the message is transmitted to the module c • (d + 1) (or c • 1) - broadcasting the message in the line with = a ^* continues.

б) Если b^*= d (сообщение вернулось в модуль-источник), то согласно таблице Y₁= Y₂= Y₃= Y₄= Y₅= "0". Нулевые значения сигнала с четвертого, первого и второго выходов блока 9 закрывают блоки элементов И 13.1, 13.2 и 13.3, чем обеспечивается блокировка дальнейшей передачи сообщения (вещание завершено).b) If b ^* = d (the message returned to the source module), then according to the table Y ₁ = Y ₂ = Y ₃ = Y ₄ = Y ₅ = "0". Zero values of the signal from the fourth, first and second outputs of block 9 close the blocks of elements And 13.1, 13.2 and 13.3, thereby blocking further transmission of the message (broadcasting is completed).

Режим 4. Вещание на все модули сети. Mode 4. Broadcast to all network modules.

В этом режиме сообщение имеет формат Ф4 (фиг. 5). На выходах 6.4 и 6.5 регистра 6 (фиг. 1) появляются единичные сигналы (P₁= P₂= "1"), на выходах 6.2 и 6.3, как и в режимах вещания в столбце или строке, формируются номера соответственно строки а^* и столбца b^* модуля-источника сообщения, а на выходе 6.6 образуется значение признака q. Номера а^* и b^* сравниваются с номерами строки с и столбца d текущего модуля с выходов 8.1 и 8.2 регистра 8 элементами 10 и 11 сравнения и результаты сравнения в виде соответствующих сигналов передаются в блок 9.In this mode, the message has the format F4 (Fig. 5). At the outputs 6.4 and 6.5 of register 6 (Fig. 1), single signals appear (P ₁ = P ₂ = "1"), at the outputs 6.2 and 6.3, as in the broadcast modes in a column or row, the numbers of the lines a ^* and column b ^* of the message source module, and at the output of 6.6, the value of the attribute q is formed. The numbers a ^* and b ^{* are} compared with the line numbers c and column d of the current module with outputs 8.1 and 8.2 of register 8 by comparison elements 10 and 11 and the comparison results in the form of corresponding signals are transmitted to block 9.

В зависимости от значения признака q и результатов сравнения номеров а^* и с, b^* и d дальнейшая обработка сообщения осуществляется следующим образом.Depending on the value of the attribute q and the results of comparing the numbers a ^* and c, b ^* and d, further processing of the message is as follows.

1. Если q= "1" (начало вещания сообщения: с= а^*, d= b^*), то согласно таблице Y₁= Y₂= Y₃= "1", Y₄= Y₅= "0", сообщение должно быть выдано вправо модулю c•(d+1) (при d= n - модулю с•1), и вверх модулю (с-1)•d (при с= 1 - модулю m•d) при этом значение признака P₁ при выдаче сообщения вверх должно быть изменено с единичного на нулевое.1. If q = "1" (the beginning of the broadcast of the message: c = a ^* , d = b ^* ), then according to the table Y ₁ = Y ₂ = Y ₃ = "1", Y ₄ = Y ₅ = "0", the message should be issued to the right of the module c • (d + 1) (for d = n - to the module c • 1), and upward to the module (c-1) • d (for c = 1 - to the module m • d) with the attribute value P ₁ when issuing a message up must be changed from one to zero.

Нулевое значение Y₄ с четвертого выхода блока 9 запрещает прохождение информации через блок элементов И 13.1. Нулевое значение Y₅ с пятого выхода блока 9 поступает на управляющие входы коммутатора 12 и обеспечивает передачу на его выход номера b^* с выхода 6.3 регистра 6. Единичные сигналы с первого и второго выходов блока 9 открывают блоки элементов И 13.2 и 13.3, чем обеспечивают возможность выдачи информации как вверх (в модуль (с-1)•d или m•d), так и вправо (в модуль c•(d+1) или с•1). Одновременно единичное значение Y₃ с третьего выхода блока 9 поступает на инверсный вход элемента 14 запрета и тем самым формирует на его выходе нулевой уровень сигнала (происходит модификация значения признака P₁ из "1" в "0").Zero value Y ₄ from the fourth output of block 9 prohibits the passage of information through the block of elements And 13.1. Zero value Y ₅ from the fifth output of block 9 is fed to the control inputs of the switch 12 and ensures the transmission of the number b ^* from the output 6.3 of register 6. Single signals from the first and second outputs of block 9 open the blocks of elements And 13.2 and 13.3, which makes it possible information output both up (to the module (s-1) • d or m • d), and to the right (to the module c • (d + 1) or c • 1). At the same time, a single value Y ₃ from the third output of block 9 is fed to the inverse input of the inhibit element 14 and thereby forms a zero signal level at its output (the value of the attribute P ₁ is modified from "1" to "0").

По завершении описанных процессов на выходе блока элементов И 13.3 формируется исходное сообщение (без признака q), поступающее с выходов 6.1-6.5 регистра 6, а на выходе блока элементов И 13.2 образуется модифицированное сообщение, получаемое объединением информационной части с выхода 6.1, номера а^* с выхода 6.2 регистра 6, номера b^* с выхода коммутатора 12, нового значения P₁= "0" с выхода элемента 14 запрета и исходного значения P₂= "1" с выхода 6.5 регистра 6. После добавления нулевого значения с шины 17.4 логического нуля указанные сообщения передаются на выходы 17.3 и 17.2 модуля соответственно и поступают в модули c•(d+1) (или c•1) и (c-1)•d (или m•d). Первое из рассматриваемых сообщений начинает перемещаться в строке а^*= с, а второе - модифицированное - в столбце b^*= d.Upon completion of the described processes, at the output of the block of elements And 13.3, an initial message is generated (without the q attribute) coming from the outputs 6.1-6.5 of register 6, and at the output of the block of elements And 13.2 a modified message is received, obtained by combining the information part from the output 6.1, number a ^* from the output of 6.2 register 6, the number b ^* from the output of the switch 12, the new value P ₁ = "0" from the output of the prohibition element 14 and the initial value P ₂ = "1" from the output of 6.5 register 6. After adding a zero value from the logical bus 17.4 indicated messages are transmitted to zero odes 17.3 and 17.2 of the module, respectively, and enter the modules c • (d + 1) (or c • 1) and (c-1) • d (or m • d). The first of the messages in question begins to move in the row a ^* = c, and the second - the modified one - in the column b ^* = d.

2. Если q= "0" (процесс вещания сообщения: с= а^*), то в зависимости от соотношения номера столбца b^* источника сообщения и номера столбца d текущего модуля возможны два следующих варианта обработки сообщения.2. If q = "0" (the process of broadcasting a message: c = a ^* ), then, depending on the ratio of the column number b ^{* of the} message source and the column number d of the current module, the following two message processing options are possible.

а) При b^*≠d (сообщение не достигло модуль-источник), исходя из таблицы, Y₁= Y₂= Y₃= Y₄= Y₅= "1" (на всех выходах блока 9 установлены единичные сигналы); сообщение должно быть выдано вправо модулю c•(d+1) (при d= n - модулю с•1)и вверх модулю (с-1)•d (при с= 1 - модулю m•d), причем значение признака P₁ при выдаче сообщения вверх должно быть изменено из "1" в "0", а номер b^* столбца источника, содержащийся в формате сообщения, заменен номером d столбца текущего модуля.a) When b ^* ≠ d (the message did not reach the source module), based on the table, Y ₁ = Y ₂ = Y ₃ = Y ₄ = Y ₅ = "1" (single signals are set at all outputs of block 9); the message should be issued to the right of the module c • (d + 1) (for d = n - to the module c • 1) and up to the module (s-1) • d (for c = 1 - to the module m • d), and the value of the attribute P _1, when a message is issued up, it must be changed from "1" to "0", and the number b ^* of the source column contained in the message format is replaced by the number d of the column of the current module.

Единичные сигналы с четвертого, первого и второго выходов блока 9 открывают блоки элементов И 13.1, 13.2 и 13.3, обеспечивая тем самым возможность передачи информации на выходы 17.1, 17.2 и 17.3 модуля. Единичный сигнал с третьего выхода блока 9, как и в случае, описанном выше, формирует нулевой уровень сигнала на выходе элемента 14 запрета, модифицируя значение признака P₁ из "1" в "0". В то же время единичное значение Y₅ с пятого выхода блока 9 воздействует на управляющие входы коммутатора 12. В результате на выход коммутатора 12 проходит номер d столбца текущего модуля с выхода 8.2 регистра 8; таким образом, происходит замещение номера b^* в формате сообщения на d.Single signals from the fourth, first and second outputs of block 9 open the blocks of elements And 13.1, 13.2 and 13.3, thereby providing the ability to transmit information to the outputs 17.1, 17.2 and 17.3 of the module. A single signal from the third output of block 9, as in the case described above, forms a zero signal level at the output of the inhibit element 14, modifying the value of the attribute P ₁ from "1" to "0". At the same time, a unit value Y ₅ from the fifth output of block 9 affects the control inputs of switch 12. As a result, the column number d of the current module passes from the output of switch 12 from the output 8.2 of register 8; thus, b ^* is replaced in the message format by d.

По окончании рассмотренных процессов на выходах блоков элементов И 13.2 и 13.3 формируются сообщения, подлежащие выдаче соответственно вверх и вправо. В первом из этих сообщений значения признака режима P₁ и номера столбца источника заменены на "0" и d соответственно; второе сообщение появляется на выходе блока 13.3 без изменений (из обоих сообщений, как и во всех описанных ранее случаях, изымается исходное значение признака q). После добавления к сформированным сообщениям нулевого значения с шины 17.4 логического нуля сообщения выдаются на выход 17.2 модуля (вверх, в модуль (с-1)•d или m•d), на выход 17.3 модуля (вправо, в модуль c•(d+1) или c•1) соответственно. Таким образом, процесс вещания исходного сообщения в строке а^* продолжается, а в столбце d начинается вещание модифицированного сообщения. Одновременно с выдачей сообщений на выходы 17.2 и 17.3 информационная часть исходного сообщения с выхода 6.1 регистра 6 проходит через открытый блок элементов И 13.1 и далее через выход 17.1 модуля передается в операционное устройство.At the end of the considered processes at the outputs of the blocks of elements And 13.2 and 13.3, messages are generated that are to be issued up and to the right, respectively. In the first of these messages, the values of the feature of mode P ₁ and the column number of the source are replaced by "0" and d, respectively; the second message appears at the output of block 13.3 without changes (from both messages, as in all cases described above, the initial value of the attribute q is removed). After adding a zero value to the generated messages from the logical zero bus 17.4, messages are sent to the output 17.2 of the module (up, to the module (s-1) • d or m • d), to the output 17.3 of the module (to the right, to the module c • (d + 1) or c • 1) respectively. Thus, the process of broadcasting the original message in row a ^* continues, and in column d, broadcasting of the modified message begins. Simultaneously with the issuance of messages to outputs 17.2 and 17.3, the information part of the original message from the output 6.1 of register 6 passes through the open block of elements And 13.1 and then passes through the output 17.1 of the module to the operating device.

б) При b^*= d (сообщение вернулось в модуль-источник) согласно таблице Y₁= Y₂= Y₃= Y₄= Y₅= "0". Нулевые значения сигнала с четвертого, первого и второго выходов блока 9 запрещают передачу информации через блоки элементов И 13.1, 13.2, 13.3. Вещание исходного сообщения в строке а^*= с завершено - сообщение уничтожается. (Вместе с тем модифицированные сообщения, сформированные при движении исходного сообщения, могут все еще находиться в состоянии передачи и уничтожаются при возврате в соответствующие им модули-источники строки с).b) When b ^* = d (the message returned to the source module) according to the table Y ₁ = Y ₂ = Y ₃ = Y ₄ = Y ₅ = "0". Zero values of the signal from the fourth, first and second outputs of block 9 prohibit the transmission of information through blocks of elements And 13.1, 13.2, 13.3. The broadcast of the original message in line a ^* = c is completed - the message is destroyed. (At the same time, modified messages generated during the movement of the original message can still be in the transmission state and are destroyed when returning to the corresponding source modules of line c).

Одновременно с анализом адресной части и выдачей сообщения осуществляется сдвиг очереди сообщений в блоке 1. i (из которого было считано рассматриваемое сообщение). Сдвиг очереди обеспечивается тем же импульсом t₁ с первого выхода блока 5 синхронизации, по которому производится запись сообщения в регистр 6, и происходит следующим образом.Simultaneously with the analysis of the address part and the issuance of the message, the message queue is shifted in block 1. i (from which the message in question was read). The shift of the queue is provided by the same pulse t ₁ from the first output of the synchronization unit 5, by which the message is recorded in register 6, and proceeds as follows.

Импульс t₁ с блока 5 поступает на входы синхронизации блоков 1.1-1.3 (фиг. 1, 2), откуда подается на вторые входы элементов И 25 указанных блоков. Так как элементы 25 блоков 1. j, j≠i, заблокированы нулевыми сигналами с соответствующих выходов дешифратора 4, импульс t₁ не проходит через эти элементы и состояние блоков 1. j остается неизменным. В то же время импульс t₁ проходит через элемент 25 блока 1. i, открытый единичным сигналом с i-го выхода дешифратора 4.The pulse t ₁ from block 5 is fed to the synchronization inputs of blocks 1.1-1.3 (Fig. 1, 2), from where it is supplied to the second inputs of the AND elements 25 of these blocks. Since elements 25 of blocks 1. j, j ≠ i are blocked by zero signals from the corresponding outputs of decoder 4, the pulse t ₁ does not pass through these elements and the state of blocks 1. j remains unchanged. At the same time, the pulse t ₁ passes through the element 25 of block 1. i, opened by a single signal from the i-th output of the decoder 4.

Далее импульс t₁ поступает на управляющий вход демультиплексора 20 (фиг. 2) и устанавливает на всех его выходах нулевой уровень сигнала. Этот же импульс одновременно проходит через элементы ИЛИ 23.1-23. K на входы синхронизации регистров 18.1-18. K и задним фронтом фиксирует информацию, проходящую из регистра 18.2 через блок элементов ИЛИ 19.1, в регистре 18.1, информацию, проходящую из регистра 18.3 через блок элементов ИЛИ 19.2, в регистре 18.2, и т. д. , и, наконец, записывает нулевой код с K-го выхода демультиплексора 20 в регистр 18. K. Таким образом, выполняется сдвиг очереди сообщений в блоке 1. i. В результате сдвига на первом выходе блока 1. i оказывается сообщение, ранее находившееся в регистре 18.2, содержимое регистра 18. L_i становится нулевым (здесь L_i - как и ранее, текущая длина очереди сообщений в блоке 1. i). На выходе элемента И 22. L_i образуется сигнал логической единицы. Сигнал с выхода элемента 22. L_i открывает элемент И 21. L_i.Next, the pulse t ₁ arrives at the control input of the demultiplexer 20 (Fig. 2) and sets the signal level to zero on all its outputs. The same impulse simultaneously passes through the elements OR 23.1-23. K to the inputs of the synchronization of registers 18.1-18. K and trailing edge captures the information passing from the register 18.2 through the block of elements OR 19.1, in the register 18.1, the information passing from the register 18.3 through the block of elements OR 19.2, in the register 18.2, etc., and finally writes the zero code from the Kth output of the demultiplexer 20 to the register 18. K. Thus, the message queue is shifted in block 1. i. As a result of a shift at the first output of block 1. i, the message appears earlier in register 18.2, the contents of register 18. L _i becomes zero (here L _i is, as before, the current length of the message queue in block 1. i). At the output of the element And 22. L _{i the} signal of a logical unit. The signal from the output of element 22. L _i opens the element And 21. L _i .

Далее сигналы с выходов элементов И 22.1-22. K поступают на адресный вход демультиплексора 20 и коммутируют его информационный вход с L_i-м выходом; тем самым вновь обеспечивается возможность приема очередного сообщения в регистр 18. L_i. Одновременно сигналы с выходов элементов 22.1-22. K подаются на информационный вход регистра 24 и в виде нового кода длины очереди сообщений фиксируются в данном регистре по заднему фронту импульса t₁, проходящего через элемент ИЛИ 27 и элемент 28 задержки с элемента И 25. Если в результате сдвига очередь сообщений в блоке 1. i уничтожается (в регистре 18.1 фиксируется нулевой код), то на выходах всех элементов И 22.1-22. K будет единичный уровень сигнала. Соответственно, в регистре 24 будет записан код " 11. . . 1", а на выходе элемента И-НЕ 26 будет установлен нулевой сигнал, индицирующий отсутствие сообщений в блоке 1. i. На этом сдвиг очереди сообщений в блоке 1. i завершается. Если после сдвига очереди сообщений хотя бы в одном из блоков 1.1-1.3 (фиг. 1) остается по меньшей мере одно сообщение, то на втором выходе блока 2 сохраняется единичный уровень сигнала, на первом выходе блока 2 образуется новый код номера блока организации очереди сообщений с наибольшей по длине очередью. Если же ни в одном из блоков 1.1-1.3 не остается сообщений, то на втором выходе блока 2 появляется нулевой уровень сигнала.Further, the signals from the outputs of the elements And 22.1-22. K go to the address input of the demultiplexer 20 and switch its information input with L _i -th output; thereby again provides the ability to receive the next message in the register 18. L _i . At the same time, the signals from the outputs of the elements 22.1-22. K are fed to the information input of register 24 and, in the form of a new code, the message queue lengths are fixed in this register along the trailing edge of the pulse t ₁ passing through the OR element 27 and the delay element 28 from the And 25 element. If, as a result of the shift, the message queue is in block 1. i is destroyed (in the register 18.1 a zero code is fixed), then at the outputs of all the elements And 22.1-22. K will be a unit signal level. Accordingly, the code "11... 1" will be recorded in register 24, and a zero signal will be set at the output of the AND-NOT 26 element, indicating the absence of messages in block 1. i. On this shift of the message queue in block 1. i ends. If, after shifting the message queue, at least one message remains in at least one of the blocks 1.1-1.3 (Fig. 1), then a single signal level is stored at the second output of block 2, a new code for the message queuing block number is generated at the first output of block 2 with the longest queue. If no messages remain in any of the blocks 1.1-1.3, then a signal level of zero appears on the second output of block 2.

После окончания описанных процессов на втором выходе блока 5 появляется импульс t₂. Этот импульс поступает на информационные входы блоков элементов И 13.1-13.3 и проходит на выходы тех из них, которые в результате анализа адресной части обрабатываемого сообщения оказались открыты. Проходя через блок 13.1 на выход 17.1 модуля, импульс t₂ синхронизирует прием информационной части сообщения операционным устройством. Поступая через блок 13.2 на выход 17.2 модуля, данный импульс обеспечивает прием сообщения в блок 1.3 модуля (с-1)•d или m•d. Распространяясь через блок 13.3 на выход 17.3 модуля, рассматриваемый импульс фиксирует сообщение в блоке 1.2 модуля c•(d+1) или c•1. Если все блоки 13.1-13.3 оказываются закрыты, то импульс t₂ не проходит на выходы 17.1-17.3 модуля (текущее сообщение уничтожается).After the completion of the described processes, a pulse t ₂ appears at the second output of block 5. This pulse arrives at the information inputs of the blocks of elements And 13.1-13.3 and passes to the outputs of those which, as a result of the analysis of the address part of the processed message, were open. Passing through block 13.1 to the output 17.1 of the module, the pulse t ₂ synchronizes the reception of the information part of the message by the operating device. Coming through the block 13.2 to the output 17.2 of the module, this pulse provides a message in block 1.3 of the module (s-1) • d or m • d. Propagating through block 13.3 to module output 17.3, the pulse in question captures the message in block 1.2 of module c • (d + 1) or c • 1. If all blocks 13.1-13.3 are closed, then the pulse t ₂ does not pass to the outputs 17.1-17.3 of the module (the current message is destroyed).

Одновременно этот же импульс 12 поступает на прямой вход элемента 15 запрета. Если на втором выходе блока 2 находится нулевой уровень сигнала (блоки 1.1-1.3 не содержат сообщений), то импульс t₂ проходит через элемент 15 на вход сброса триггера 7 и сбрасывает данный триггер в нулевое состояние. Блок 5 прекращает формирование импульсов t₁, t₂; работа модуля приостанавливается. Если на втором выходе блока 2 присутствует единичный уровень сигнала (в блоках 1.1-1.3 остается хотя бы одно сообщение), то импульс t₂ не проходит через элемент 15. Триггер 7, соответственно, остается в единичном состоянии; блок 5 продолжает генерировать импульсы t₁, t₂ - работа модуля продолжается.At the same time, the same pulse 12 is supplied to the direct input of the prohibition element 15. If the second output of block 2 contains a zero signal level (blocks 1.1-1.3 do not contain messages), then the pulse t ₂ passes through element 15 to the reset input of trigger 7 and resets this trigger to zero. Block 5 stops the formation of pulses t ₁ , t ₂ ; the module is paused. If at the second output of block 2 there is a single signal level (at least one message remains in blocks 1.1-1.3), then the pulse t ₂ does not pass through element 15. Trigger 7, accordingly, remains in a single state; block 5 continues to generate pulses t ₁ , t ₂ - the operation of the module continues.

Таким образом, как следует из описания, предлагаемый модуль позволяет организовать как попарный режим обмена сообщениями, так и режимы вещания сообщения в столбце, строке и на все модули коммуникационной сети. В прототипе при вещании сообщения в строке необходима последовательная выдача n-1 идентичных сообщений, вещание в столбце требует выдачи m-1 сообщений, а вещание на все модули может быть реализовано только путем выдачи n(m-1) сообщений. Предлагаемый модуль при вещании в строке или столбце вырабатывает единственное сообщение, а при вещании на все модули происходит генерация n+1 сообщений (одно сообщение исходное - передается в строке - и n модифицированных сообщений). Уменьшение количества сообщений, передаваемых в сети при вещании, снижает общий поток сообщений и минимизирует среднее время передачи сообщений. Тем самым достигается расширение области применения модуля коммуникационной сети. Thus, as follows from the description, the proposed module allows you to organize as a pairwise mode of messaging, and modes of broadcasting messages in a column, row and all modules of the communication network. In the prototype, when broadcasting a message in a row, sequential issuing of n-1 identical messages is required, broadcasting in a column requires issuing m-1 messages, and broadcasting to all modules can be realized only by issuing n (m-1) messages. The proposed module, when broadcasting in a row or column, produces a single message, and when broadcasting to all modules, n + 1 messages are generated (one original message is transmitted in a line and n modified messages). Reducing the number of messages transmitted over the network during broadcasting reduces the overall message flow and minimizes the average message transmission time. This achieves the expansion of the scope of the communication network module.

Claims

1. A communication network module for transmitting messages, messaging and organizing broadcast messaging modes, comprising first to third message queuing units, a message queue analysis unit, a multiplexer, a decoder, a synchronization unit, a register, a trigger, an address register, a first and second comparison elements, the information inputs of the module from the first to the third being connected to the information inputs of the message queuing blocks from the first to the third, respectively, the first outputs which are connected to the information inputs of the multiplexer from the first to the third, respectively, the output of which is connected to the information input of the register, the second outputs of the message queuing blocks from the first to third are connected to the inputs of the analysis module of the message queues from first to third, respectively, the first output of which is connected to the address the input of the multiplexer and the input of the decoder, the first to third outputs of which are connected to the control inputs of the message queuing blocks from the first to the third Actually, the second output of the message queue analysis unit is connected to the trigger installation input, the direct output of which is connected to the input of the synchronization unit, the first output of which is connected to the register synchronization input, the first and second address outputs of which are connected to the second inputs of the first and second comparison elements, respectively, the first the inputs of which are connected to the first and second outputs of the address register, respectively, characterized in that it further includes a message transmission control unit, a switch, from the first the third block of AND elements, the first and second inhibit elements, the first output of the synchronization unit being connected to the synchronization inputs of the message queuing units from the first to the third, the second output of the synchronization unit connected to the direct input of the first inhibit element, the inverse input and output of which are connected to the second output the analysis block of message queues and to the trigger reset input, respectively, the outputs of the first and second comparison elements are connected to the first and second inputs of the message transmission control unit, respectively Namely, the fourth, first and second outputs of which are connected to the control inputs of the first, second and third blocks of AND elements, respectively, the second output of the synchronization block is connected to the first bits of the information inputs of the blocks of AND elements from the first to the third, bits from the second to (s + 1) whose information inputs (where s is the bitness of the information part of the message) are connected to the information output of the register, the first address output of which is connected to the (s + 2) -th by (s + u + 1) -th bits (where

the nearest integer, not less than z) of the information inputs of the second and third blocks of elements AND, the output of the first block of elements AND is connected to the first information output of the module, the second output of the address register is connected to the first information input of the switch, the output of which is connected to (s + u + 2 ) -th by (s + u + v + 1) -th digits (where

the bit depth of the field of the column number of the message, n is the number of columns in the communication network) of the information input of the second block of AND elements, the second address output of the register is connected to the second information input of the switch and to bits from (s + u + 2) -go to (s + u + v The +1) -th information input of the third block of AND elements, the first output of the mode indicator, the second output of the mode indicator and the output of the start signal of the register are connected to the third, fourth and fifth inputs of the message control unit, respectively, the third and fifth outputs of which are connected are connected with the inverse input of the second inhibit element and the control inputs of the switch, respectively, the first output of the sign of the register mode is connected to the (s + u + v + 2) -th category of the information input of the third block of AND elements and to the direct input of the second inhibit element, the output of which is connected to (s + u + v + 2) -th bit of the information input of the second block of AND elements, the second output of the sign of the register mode is connected to the (s + u + v + 3) -th bits of the information inputs of the second and third block of AND elements, the outputs of which are connected with the lower digits of the second and third its information outputs of the module, respectively, the highest bit of which is connected to the logical zero bus.

2. The module according to claim 1, characterized in that each message queuing unit contains K registers (where K is the maximum length of the message queue), K-1 blocks of OR elements, a demultiplexer, the first group of K elements AND, the second group of K AND elements, a group of K OR elements, a register of the queue length, an AND element, an NAND element, an OR element, a delay element, and the direct outputs of the registers from the second to the Kth are connected to the first inputs of the blocks of OR elements from the first to (K- 1) th respectively, the outputs of which are connected to the information inputs of the register in the first through (K-1) th, respectively, the control input and synchronization input of the message queuing unit are connected to the first and second inputs of the AND element, respectively, whose output is connected to the control input of the demultiplexer and to the first input of the OR element, the output of which is connected to the input of the delay element, the output of which is connected to the synchronization input of the queue length register, the output of which is connected to the least significant bits of the second output of the message queuing unit, the inverse outputs of the registers from the first to the Kth are connected s with the inputs of AND elements of the first group from the first to the Kth, respectively, the outputs of which are connected to the first inputs of the elements of the second group from the first to the Kth, respectively, to the address input of the demultiplexer, to the information input of the queue length register and to the input of the AND element NOT, the output of which is connected to the senior bit of the second output of the message queuing unit, the high bits of the information input of the message queuing unit are connected to the information input of the demultiplexer, the outputs from the first to (K-1) of which are directed to the second inputs of the blocks of OR elements from the first to (K-1) -th, respectively, the K-th output of the demultiplexer is connected to the information input of the K-th register, the direct output of the first register is connected to the first output of the message queuing unit, the least significant bit of the information input the message queuing unit is connected to the second input of the OR element and to the second inputs of the elements AND of the second group from the first to the Kth, the outputs of which are connected to the first inputs of the elements of the OR group from the first to the Kth, respectively, the output of the AND element is connected to a second input of OR group of the first through K-th, the outputs of which are connected to the synchronization inputs of the registers of the first through K-th respectively.

3. The module according to claim 1, characterized in that the message transfer control unit contains the first to eleventh AND elements, the first and second prohibition elements, the first to fifth OR elements, the first to third OR-NOT elements, the NOT element, moreover the first input of the block is connected to the input of the element NOT, the output of which is connected to the first input of the first element OR, the third input of the block is connected to the first input of the first element AND, with the inverse input of the first element of the ban and the first input of the first element OR-NOT, the output of which is connected to direct entry to of the first inhibit element, the fifth input of the block is connected to the second input of the first OR element, the output of which is connected to the first input of the second AND element, the output of which is connected to the first input of the second OR element, the second input of the block is connected to the inverse input of the second inhibit element, to the first input of the third OR element and to the first input of the third AND element, the fourth input of the block is connected to the second input of the first OR-NOT element and to the direct input of the first inhibit element, the output of which is connected to the second input of the second AND element, the output is the element is NOT connected to the first input of the fourth AND element, the output of which is connected to the second input of the second OR element, the output of which is the first output of the block, the fourth input of the block is connected to the first input of the fifth AND element, the second input and output of which is connected to the output of the sixth AND element and with the third input of the second OR element, respectively, the output of the first element OR is NOT connected to the second input of the third AND element, the output of which is connected to the second input of the fourth AND element, the output of the second inhibit element is connected to the input of the fourth OR element, the output of which is connected to the second output of the block, the third input of the block is connected to the first input of the sixth AND element, the output of which is connected to the second input of the fourth OR element, the first input of the block is connected to the first input of the second OR-NOT element and to the first the input of the seventh AND element, the second input and output of which is connected to the output of the third AND element to the first input of the fifth OR element, respectively, the output of the first inhibit element is connected to the first input of the eighth AND element, the second input and output of which o connected to the output of the second OR-NOT element and to the second input of the fifth OR element, respectively, the output of the fifth OR element is connected to the fourth output of the block, the third input of the block is connected to the first input of the ninth AND element, the output of which is connected to the third input of the fifth OR element, the second the block input is connected to the first input of the third OR-NOT element, the output of which is connected to the second input of the ninth AND element, the fifth input of the block is connected to the second inputs of the second and third OR-NOT elements and to the second input of the third OR element, output which is connected to the second input of the sixth element And, the fourth input of the block is connected to the second input of the first element And, the output of which is connected to the first inputs of the tenth and eleventh elements And, the second inputs of which are connected to the outputs of the fourth and fifth elements OR, respectively, and the outputs are the third and fifth block outputs, respectively.