RU2012046C1 - Discrete direct transform unit - Google Patents
Discrete direct transform unit Download PDFInfo
- Publication number
- RU2012046C1 RU2012046C1 SU4377732A RU2012046C1 RU 2012046 C1 RU2012046 C1 RU 2012046C1 SU 4377732 A SU4377732 A SU 4377732A RU 2012046 C1 RU2012046 C1 RU 2012046C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- code
- converter
- angle
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Description
Изобретение относится к области построения дискретных преобразователей преимущественно на интегральных микросхемах с использованием запоминающих устройств для применения в системах цифрового радиовещания и звукового сопровождения телевидения в качестве преобразователей на передающей стороне. The invention relates to the field of constructing discrete converters mainly on integrated circuits using storage devices for use in digital broadcasting and sound television systems as converters on the transmitting side.
Любое дискретное преобразование может быть представлено в обобщенном виде
Yк= Xncosβк(n), где Yk - значение k-й спектральной составляющей, IYk I≅ 1;
k, n ∈ { 0, 1, . . . , N-1} ;
N - размерность преобразования;
Xn - значение n-го отсчета сигнала, IXn I ≅ 1;
βk(n) - некоторая дискретная функция - угол k-й косинусоиды, определяющая конкретное преобразование.Any discrete transformation can be represented in a generalized form
Y to = X n cosβ к (n), where Y k is the value of the kth spectral component, IY k I≅ 1;
k, n ∈ {0, 1,. . . , N-1};
N is the dimension of the transformation;
X n is the value of the n-th sample of the signal, IX n I ≅ 1;
β k (n) is some discrete function - the angle of the k-th cosine wave, which defines a specific transformation.
Цель изобретения - упрощение устройства. The purpose of the invention is to simplify the device.
На чертеже изображено устройство прямого дискретного преобразования. The drawing shows a direct discrete conversion device.
Формирование арксинуса значений отсчетов сигнала производится с нормирующими коэффициентами B и С: BarcsinX/C, а формирование синуса - с нормирующим коэффициентом d: sind βI , где βI - значения функции угла в предложенном преобразовании.The formation of the arcsine of the values of the samples of the signal is performed with the normalizing coefficients B and C: BarcsinX / C, and the formation of the sine with the normalizing coefficients d: sind β I , where β I are the values of the angle function in the proposed transformation.
При выборе коэффициентов B= 2/π , C= 1 и d= π/2 значение k-й спектральной составляющей Y'k может быть представлено в виде
Y = arcsinsinarcsinXn+(n)+sin2/πarcsinXn-(n).When choosing the coefficients B = 2 / π, C = 1, and d = π / 2, the value of the kth spectral component Y ' k can be represented as
Y = arcsin sin arcsinX n + (n) + sin 2 / πarcsinX n - (n) .
Значения Yk Iиβk I(n) связаны с исходными Ykиβk(n) соотношениями
Y = arcsinYk и
(n) = (n),
Предлагаемое устройство содержит блок 1 управления, блок 2 памяти, преобразователь 3 кодов номера косинусоиды и текущего значения в коды углов, преобразователь 4 кода угла в код синуса, накапливающий сумматор 5, преобразователь 6 кода угла в код арксинуса и сумматор 7, причем синхровход 8 устройства соединен с синхровходами блока 1, выходы которого соединены с соответствующими входами блока 2 и преобразователя 3, а выходы блока 2 соединены попарно с первыми входами сумматора 7. Кроме того, вторые входы сумматора 7 соединены попарно с выходами преобразователя 3, выходы сумматора 7 соединены попарно с входами преобразователя 4, выходы которого соединены попарно с входами накапливающего сумматора 5. Выходы последнего попарно соединены с первыми входами мультиплексора 9, вторые входы которого соединены с информационными входами 10.1 . . . 10. m устройства. Выходы мультиплексора 9 соединены попарно с входами преобразователя 6, выходы которого соединены с информационными входами блока 2. Синхровход 8 устройства соединен с синхровходом накапливающего сумматора 5, знаковый вход преобразователя 3 соединен с соответствующим выходом блока 1 управления, дополнительный выход которого соединен с управляющим входом мультиплексора 9.The values of Y k I and β k I (n) are related to the original Y k and β k (n) relations
Y = arcsinY k and
(n) = (n)
The proposed device comprises a control unit 1, a memory unit 2, a converter 3 of the codes of the cosine number and the current value into angle codes, a converter 4 of the angle code to the sine code, accumulating adder 5, a converter 6 of the angle code to the sine code and the adder 7, and the device has a sync input 8 connected to the sync inputs of block 1, the outputs of which are connected to the corresponding inputs of block 2 and the converter 3, and the outputs of block 2 are connected in pairs with the first inputs of the adder 7. In addition, the second inputs of the adder 7 are connected in pairs with the outputs of the pre photoelectret 3, the outputs of the adder 7 are connected in pairs with transducer 4 inputs, the outputs of which are connected in pairs to the inputs of the accumulator 5. The outputs of the last pairs are connected to first inputs of the multiplexer 9, second inputs of which are connected to data inputs 10.1. . . 10. m devices. The outputs of the multiplexer 9 are connected in pairs with the inputs of the converter 6, the outputs of which are connected to the information inputs of the unit 2. The synchro input 8 of the device is connected to the synchro input of the accumulating adder 5, the sign input of the converter 3 is connected to the corresponding output of the control unit 1, the additional output of which is connected to the control input of the multiplexer 9 .
На чертеже m, q, l и p - число сигнальных проводов в шинах. Для обеспечения m-разрядной точности l= m+ 2+ q, p= m+2+2q и q= log2N.In the drawing, m, q, l and p are the number of signal wires in the buses. To ensure m-bit accuracy, l = m + 2+ q, p = m + 2 + 2q and q = log 2 N.
Функционирование устройства осуществляется следующим образом. The operation of the device is as follows.
Коды значений сигнала через мультиплексор 9 поступают на вход преобразователя 6, где формируются коды значений арксинусов arcsinX/C , которые затем записываются в блок 2. Из блока 2 считываются значения арксинусов, записанные в предшествующей выборке. Преобразователь 3 по каждой паре кода номера косинусоиды К и кода текущего состояния n последовательно формирует коды значений углов βk Iиβk I(n).Codes of signal values through the multiplexer 9 are fed to the input of converter 6, where codes of arcsinX / C arcsines are generated, which are then written to block 2. From block 2, the values of arcsines written in the previous sample are read. Converter 3 for each pair of code of the cosine number number K and the code of the current state n sequentially generates codes of values of angles β k I and β k I (n).
Блок 1 управления формирует последовательность пар кодов адресов текущего состояния и номеров косинусов (n, k): (o, k), (1, k), . . . , (N-1, K) и затем (0, K+1), (1, K+1), . . . , (N-1, K+1) и т. д. При этом код текущего состояния n соответствует адресам считывания из блока 2: n-у адресу в нечетном периоде и (n+N-1)-у адресу в четном периоде. Кроме того, блок 1 управления формирует сигнал начальной установки накапливающего сумматора 5, адресный сигнал мультиплексора 9, сигнал управления знаком S1 преобразователя 3 и сигналы управления для блока 2. The control unit 1 generates a sequence of pairs of address codes of the current state and cosine numbers (n, k): (o, k), (1, k),. . . , (N-1, K) and then (0, K + 1), (1, K + 1),. . . , (N-1, K + 1), etc. In this case, the current state code n corresponds to the read addresses from block 2: the n-th address in the odd period and the (n + N-1) th address in the even period. In addition, the control unit 1 generates the initial setting signal of the accumulating adder 5, the address signal of the multiplexer 9, the control signal S1 of the converter 3 and the control signals for block 2.
Сумматор 7 формирует код суммы соответствующих углов. Преобразователь 4 формирует выходной код значения sind(n)(d= ), который поступает в накапливающий сумматор.The adder 7 generates a sum code of the corresponding angles. Converter 4 generates the output code of the sind value (n) (d = ), which enters the accumulating adder.
По окончании суммирования код суммы поступает через мультиплексор 9 на вход преобразователя 6, выходы которого являются выходами устройства. At the end of the summation, the sum code enters through the multiplexer 9 to the input of the converter 6, the outputs of which are the outputs of the device.
Преобразователь 6 работает сравнительно медленно: 2 N кодов за период. Быстродействие устройства определяется производительностью преобразователя 4: 2N2 преобразований за период.Converter 6 is relatively slow: 2 N codes per period. The speed of the device is determined by the performance of the converter 4: 2N 2 conversions per period.
Преобразователь 3 может быть выполнен в виде ПЗУ и его декомпозиций либо как декомпозиция счетчиков. Преобразователь 6 может быть выполнен в виде ПЗУ. Преобразователь 4 может быть выполнен в виде ПЗУ или его декомпозиций. Converter 3 can be made in the form of ROM and its decompositions or as a decomposition of counters. Converter 6 can be made in the form of ROM. Converter 4 can be made in the form of ROM or its decompositions.
Предложенное устройство не содержит умножитель, что определяет его упрощение по сравнению с прототипом, так как формирование кодов синусов и арксинусов осуществляется в преобразователях той же размерности, что и преобразователи прототипа. The proposed device does not contain a multiplier, which determines its simplification in comparison with the prototype, since the formation of codes of sines and arcsines is carried out in converters of the same dimension as the converters of the prototype.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4377732 RU2012046C1 (en) | 1988-02-10 | 1988-02-10 | Discrete direct transform unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4377732 RU2012046C1 (en) | 1988-02-10 | 1988-02-10 | Discrete direct transform unit |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2012046C1 true RU2012046C1 (en) | 1994-04-30 |
Family
ID=21355404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4377732 RU2012046C1 (en) | 1988-02-10 | 1988-02-10 | Discrete direct transform unit |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2012046C1 (en) |
-
1988
- 1988-02-10 RU SU4377732 patent/RU2012046C1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4507746A (en) | Programmable matched filter for binary phase-coded signals | |
US4812815A (en) | Digital-to-analog converter system | |
CA1151248A (en) | Convoluted code matched filter | |
RU2012046C1 (en) | Discrete direct transform unit | |
KR920007360A (en) | Analog-to-digital conversion systems and methods of converting analog signals to digital signals | |
US6483450B2 (en) | Method and device for digital-to-analog conversion of a signal | |
GB2177565A (en) | Digital signal processing device working with continuous bit streams | |
KR940010505A (en) | Signal generator | |
JP2994030B2 (en) | Digital range correlator | |
RU1837319C (en) | Device for reverse digital conversion | |
SU1224802A1 (en) | Digital harmonic function generator | |
RU2022340C1 (en) | Vector modulus computer | |
SU1750056A1 (en) | Asynchronous reversible binary counter | |
SU1587632A1 (en) | Device for analog-digital conversion | |
RU2190928C2 (en) | Code configuration converter | |
SU1702388A1 (en) | Discrete-cosine-transform processor | |
SU1091164A1 (en) | Device for serial separating of ones from binary code | |
SU1259494A1 (en) | Code converter | |
SU535583A1 (en) | Device for processing telemetric information | |
SU1713105A1 (en) | P-code converter | |
SU1130875A1 (en) | Digital correlator | |
US6141294A (en) | Data acquisition system including data transmission controller for octavely nested acoustic line arrays | |
SU1511865A2 (en) | Binary code transmission device | |
US3716784A (en) | Data handling arrangements | |
SU1466012A1 (en) | Converter of data formats |