RU2010307C1

RU2010307C1 - Orthogonal signal generator

Info

Publication number: RU2010307C1
Authority: RU
Inventors: Валерий Федорович Авраменко
Original assignee: Валерий Федорович Авраменко
Priority date: 1990-11-14
Filing date: 1990-11-14
Publication date: 1994-03-30

Abstract

FIELD: automatics; computer technology. SUBSTANCE: generator has clock pulse generator, two counters, two groups of AND gates, group of modulo 2 adders, group of OR gates, group of switches and integrator. Complete system of ramp orthogonal functions is generated. EFFECT: widened capabilities. 2 dwg

Description

Изобретение относится к системам управления и вычислительной технике и предназначено для последовательного получения полной системы ортогональных кусочно-линейных сигналов нового класса. The invention relates to control systems and computer technology and is intended for sequentially obtaining a complete system of orthogonal piecewise-linear signals of a new class.

Построение полной ортогональной системы кусочно-линейных сигналов нового класса осуществляется следующим образом. The construction of a complete orthogonal system of piecewise linear signals of a new class is carried out as follows.

Пусть имеется некоторая совокупность, например, из шестнадцати сигналов Уолша. Тогда, заменив наименьший дискрет кусочно-линейной (треугольной) функцией вершиной вверх, если на дискрете значение сигнала Уолша положительное, или вершиной вниз, если отрицательное, получают для шестнадцати сигналов Уолша шестнадцать кусочно-линейных сигналов, представленных на фиг. 1 (первый сигнал Уолша переходит в систему кусочно-линейных сигналов без изменений). Suppose there is some combination, for example, of sixteen Walsh signals. Then, replacing the smallest discrete with a piecewise linear (triangular) function, point up if the value of the Walsh signal is positive on the discrete or point down if negative, sixteen piecewise linear signals are shown for sixteen Walsh signals shown in FIG. 1 (the first Walsh signal goes into a piecewise linear signal system without changes).

Генератор, осуществляющий последовательное формирование шестнадцати сигналов, представленных на фиг. 1, показан на фиг. 2. Он содержит тактовый генератор 1, выход которого соединен с входом пятиразрядного двоичного счетчика 2, выход которого соединен с входом четырехразрядного двоичного счетчика 3. Кроме того, он содержит первую и вторую группы элементов И 4, группу сумматоров 5 по модулю два, группу элементов ИЛИ 6, интегратор 7 и группу ключей 8. Выходы разрядов пятиразрядного двоичного счетчика 2 соединены с первыми входами элементов И 4 первой группы элементов И. Выходы первого и второго элементов И 4 первой группы элементов И соединены с входами первого сумматора 5 по модулю два. Входы остальных сумматоров 5 по модулю два соединены с выходами предшествующего сумматора по модулю два и остальных элементов И первой группы элементов И. Выход последнего сумматора 5 по модулю два соединен с входом интегратора 7, выход которого является выходом 9 генератора. Вторые входы первого и последнего элементов И первой группы элементов И соединены соответственно с входами первого и последнего разрядов четырехразрядного двоичного счетчика 3. Вторые входы первого и последнего элементов И первой группы элементов И соединены соответственно с выходами первого и последнего разрядов четырехразрядного двоичного счетчика 3. Вторые входы остальных элементов И первой группы элементов И соединены непосредственно или через ключи с выходами элементов ИЛИ 6 группы элементов ИЛИ. Входы элементов ИЛИ 6 попарно соединены с k-м и (k+1)-м (1≅k≅3) выходами разрядов четырехразрядного двоичного счетчика 3. Входы второй группы элементов И соединены с выходами разрядов четырехразрядного двоичного счетчика 3 и выходами предшествующих элементов И 4 второй группы элементов И. Выходы последних элементов И 4 второй группы элементов И соединены с управляющими входами нормально замкнутых ключей 8. A generator that sequentially generates sixteen signals shown in FIG. 1 is shown in FIG. 2. It contains a clock 1, the output of which is connected to the input of a five-digit binary counter 2, the output of which is connected to the input of a four-digit binary counter 3. In addition, it contains the first and second groups of elements And 4, a group of adders 5 modulo two, a group of elements OR 6, integrator 7 and key group 8. The outputs of the digits of the five-digit binary counter 2 are connected to the first inputs of the elements AND 4 of the first group of elements I. The outputs of the first and second elements AND 4 of the first group of elements AND are connected to the inputs of the first sum ora 5 modulo two. The inputs of the remaining adders 5 modulo two are connected to the outputs of the previous adder modulo two and the remaining elements And the first group of elements I. The output of the last adder 5 modulo two is connected to the input of the integrator 7, the output of which is the output 9 of the generator. The second inputs of the first and last elements And the first group of elements And are connected respectively to the inputs of the first and last bits of a four-digit binary counter 3. The second inputs of the first and last elements And of the first group of elements And are connected respectively to the outputs of the first and last bits of a four-bit binary counter 3. Second inputs the remaining elements AND of the first group of AND elements are connected directly or through keys to the outputs of the OR elements 6 groups of OR elements. The inputs of the OR elements 6 are connected in pairs with the kth and (k + 1) -m (1≅k≅3) outputs of the bits of the four-digit binary counter 3. The inputs of the second group of elements And are connected with the outputs of the bits of the four-bit binary counter 3 and the outputs of the previous elements AND 4 of the second group of elements I. The outputs of the last elements AND 4 of the second group of elements AND are connected to the control inputs of normally closed keys 8.

Генератор, представленный на фиг. 2, функционирует следующим образом. The generator of FIG. 2, operates as follows.

В момент начала его работы тактовые импульсы с выхода тактового генератора 1 поступают на вход пятиразрядного двоичного счетчика 2, который генерирует сигналы Радемахера k₁, k₂, k₃, k₄ и k₅, поступающие на первые входы элементов И 4 первой группы элементов И. На вторые входы элементов И 4 сигналы с выходов разрядов четырехразрядного двоичного счетчика 3 еще не поступают, поэтому с выхода 9 генератора в первые тридцать два такта работы счетчика 2 снимается сигнал постоянного уровня напряжения. При появлении единицы на счетчике 3 в первом его разряде открытыми оказываются первый и второй элементы И 4 первой группы элементов И, поэтому на первом сумматоре 5 по модулю два осуществляется суммирование сигналов Радемахера k₁ и k₂ и с выхода интегратора 7 снимают второй кусочно-линейный сигнал, представленный во второй позиции фиг. 1. При переходе единицы во второй разряд положительный сигнал поступает на второй и третий элементы И 4 первой группы элементов И, поэтому с выхода 9 генератора снимают сигнал, занимающий третью позицию на фиг. 1. Аналогично осуществляется формирование остальных сигналов, за исключением сигнала, полученного, например, интегрированием сигналов k₁, k₃, k₄. Ему соответствует значение разрядов счетчика 3 1010. В этом случае, если не принять мер, образуется "запрещенная" комбинация сигналов Радемахера k₁, k₂, k₃, k₄, т. е. сигнал k₂ необходимо исключить. В этом случае на первый ключ 8 подается сигнал с выхода элемента И 4 второй группы элементов И - управляющий сигнал, препятствующий прохождению сигнала через второй элемент И 4 первой группы элементов И. Аналогично осуществляется исключение сигналов k₂ и k₃ из других "запретных" комбинаций.At the time of its operation, the clock pulses from the output of the clock generator 1 are fed to the input of a five-digit binary counter 2, which generates the Rademacher signals k ₁ , k ₂ , k ₃ , k ₄ and k ₅ received at the first inputs of the elements And 4 of the first group of elements And The signals from the outputs of the digits of the four-digit binary counter 3 are still not coming to the second inputs of the And 4 elements, therefore, a signal of a constant voltage level is taken from the output 9 of the generator in the first thirty-two clock cycles of the counter 2. When a unit appears on counter 3 in its first discharge, the first and second elements And 4 of the first group of And are open, therefore, on the first adder 5 modulo two, the Rademacher signals k ₁ and k ₂ are summed and the second piecewise linear is removed from the output of the integrator 7 the signal represented in the second position of FIG. 1. When a unit passes into the second category, a positive signal is supplied to the second and third elements And 4 of the first group of elements And, therefore, the signal occupying the third position in FIG. 1. Similarly, the formation of the remaining signals is carried out, with the exception of the signal obtained, for example, by integrating the signals k ₁ , k ₃ , k ₄ . It corresponds to the value of the bits of the counter 3 1010. In this case, if no measures are taken, a “forbidden” combination of Rademacher signals k ₁ , k ₂ , k ₃ , k _{4 is formed} , that is, the signal k ₂ must be excluded. In this case, the first key 8 receives a signal from the output of element And 4 of the second group of elements And is the control signal that prevents the signal from passing through the second element And 4 of the first group of elements I. Similarly, signals k ₂ and k ₃ are excluded from other “forbidden” combinations .

По прошествии шестнадцати циклов работы четырехразрядного двоичного счетчика 3 генератор возвращается в исходное состояние. After sixteen cycles of the four-digit binary counter 3, the generator returns to its original state.

Таким образом, представленный на фиг. 2 генератор позволяет осуществлять формирование полной ортогональной системы из шестнадцати кусочно-линейных сигналов. Следовательно, цель выполнена в полном объеме. (56) Авторское свидетельство СССР N 657428, кл. G 06 F 1/025, 1978. Thus, shown in FIG. 2 generator allows the formation of a complete orthogonal system of sixteen piecewise linear signals. Therefore, the goal is fully implemented. (56) Copyright certificate of the USSR N 657428, cl. G 06 F 1/025, 1978.

Авторское свидетельство СССР N 781800, кл. G 06 F 1/025, 1979. USSR copyright certificate N 781800, cl. G 06 F 1/025, 1979.

Claims

ORTHOGONAL SIGNAL GENERATOR, containing a clock generator, two counters, two groups of AND elements and a group of totalizers modulo, at that the output of the clock generator is connected to the input of the first counter, the output of the older counter, which is connected to the input = 1,5) is connected to the first input of the i-th element And the first group, the outputs of the first and second elements And the first group are connected to the first and second inputs And the first adder modulo two groups, the output of the j-th adder modulo two which j = 1,3) connected to the first the input of the (j + 1) -th adder modulo two groups, the second input of which is connected to the output of the (j + 2) -th element And the first group, characterized in that, in order to expand the functionality by generating a complete piecewise linear system of orthogonal signals, it contains a group of OR elements, a group of keys and an integrator; moreover, the output of the last adder modulo two groups is connected to the input of the integrator, the output of which is the output of the generator, the output of the first discharge of the second element is connected to the first input of the first element AND the second group, the output of which is connected to the input of the first key of the group, the output of which is connected to the second input of the second element and the first group, the outputs of the jth and (j + 1) second bits of the second counter are connected to the first of the jth element OR group, the output of the Kth of which (K = 1,2) is connected to the information input of the Kth key of the group, the second input of the third element And the first group is connected to the output of the second key of the group, the control input of which is connected to the output the second element and the second group, the first input of which is connected to the output the fourth discharge of the second counter, the outputs of the second and third bits of which are connected to the first and second inputs of the third element and the second group, the output of which is connected to the second inputs of the second and second elements And the second and second respectively, with the second inputs of the fourth and fifth elements AND the first group.