RU170236U1

RU170236U1 - RESERVED MULTI-CHANNEL COMPUTER SYSTEM

Info

Publication number: RU170236U1
Application number: RU2016137398U
Authority: RU
Inventors: Вадим Михайлович Карабан; Роман Сергеевич Севастьянов; Александр Валерьевич Танасейчук
Priority date: 2016-09-19
Filing date: 2016-09-19
Publication date: 2017-04-18

Abstract

Изобретение относится к вычислительной технике. Технический результат заключается в уменьшении времени переключения на резервный канал за счет введения дополнительных устройств и связей. Резервированная многоканальная вычислительная система содержит: три идентичных канала, связанные с устройством определения рабочего канала и устройством управления режимом процессора и питанием канала. Каждый из указанных каналов включает начальную установку, системный генератор, процессор, элемент ИЛИ, импульсный генератор, временной анализатор исправности, устройство аварийного запуска, коммутаторы, устройство памяти.1 н.п. ф-лы. 5 ил.The invention relates to computer technology. The technical result consists in reducing the switching time to the backup channel due to the introduction of additional devices and communications. The redundant multi-channel computing system contains: three identical channels associated with a working channel determining device and a processor mode and channel power control device. Each of these channels includes an initial installation, a system generator, a processor, an OR element, a pulse generator, a temporary health analyzer, an emergency start device, switches, a memory device. f-ly. 5 ill.

Description

Предлагаемое изобретение относится к вычислительной технике и может быть использовано при построении надежных вычислительно-управляющих устройств, к примеру, цифрового управляющего модуля комплекса энергопреобразующего системы электропитания космическим аппаратом.The present invention relates to computer technology and can be used to build reliable computing and control devices, for example, a digital control module of a complex energy-converting power supply system of a spacecraft.

Известно вычислительное устройство смешанного резервирования [1] (аналог). Устройство смешанного резервирования состоит из двух включенных вычислительных каналов и одного выключенного, находящегося в холодном резерве. При отказе в одном из работающих каналов автоматически включается третий канал, находившийся в холодном резерве, и сигналы трех каналов мажоритируются. При отказе двух работающих каналов включается третий канал, находящийся в холодном резерве, который формирует выходной сигнал.Known computing device mixed reservation [1] (analogue). The mixed backup device consists of two switched on computing channels and one turned off, which is in cold reserve. In the event of a failure in one of the working channels, the third channel that was in the cold reserve is automatically switched on, and the signals of the three channels are majorized. In case of failure of two working channels, the third channel is turned on, which is in the cold reserve, which forms the output signal.

Недостаток устройства смешанного резервирования заключается в том, что в условиях несанкционированных воздействий (электромагнитные наводки, электрический разряд, радиационные воздействия) сбой может произойти одновременно в двух работающих каналах и в результате мажоритирования может сформироваться несанкционированный сигнал. В случае отказа двух работающих каналов и подключении третьего, находившегося в холодном резерве, формирование выходного сигнала происходит без мажоритации. Кроме того, два одновременно работающих канала увеличивают потребление электроэнергии в два раза.The disadvantage of the mixed redundancy device is that under unauthorized influences (electromagnetic interference, electrical discharge, radiation), a failure can occur simultaneously in two working channels and as a result of majorization, an unauthorized signal can form. In the event of a failure of two working channels and the connection of a third, which was in a cold reserve, the formation of the output signal occurs without majorization. In addition, two simultaneously operating channels double energy consumption.

Известна резервированная двухпроцессорная вычислительная система [2] (аналог), содержащая два идентичных канала, в каждом из которых первый выход процессора подключен к первому входу первого коммутатора; системный генератор, выход которого подключен к первому входу процессора; триггер, выход которого подключен к первому входу элемента ИЛИ-НЕ, выход которого подключен ко второму входу первого коммутатора; импульсный генератор, подключенный через временной анализатор исправности к первому входу триггера и первому входу счетчика сбоев, первый выход которого подключен ко второму входу элемента ИЛИ-НЕ; схему начальной установки, выход которой подключен ко второму входу процессора, второму входу счетчика сбоев, первому входу элемента ИЛИ, причем выходы элемента ИЛИ подключены ко второму входу временного анализатора исправности и второму входу триггера; схему сравнения, первый вход которой подключен ко второму выходу счетчика сбоев первого канала, второй вход - ко второму выходу счетчика сбоев второго канала, первый выход схемы сравнения подключен к третьему входу элемента ИЛИ-НЕ первого канала, а второй - к третьему входу элемента ИЛИ-НЕ второго канала; устройство аварийного запуска, первый вход которого подключен к выходу схемы начальной установки, второй вход подключен ко второму выходу процессора, а выходы - ко второму входу импульсного генератора и второму входу элемента ИЛИ; второй и третий коммутаторы и устройство памяти, при этом первый вход второго коммутатора первого канала подключен к третьему выходу процессора первого канала, четвертый выход которого подключен к первому входу третьего коммутатора второго канала, выход первого коммутатора первого канала подключен ко второму входу третьего коммутатора второго канала, второму входу второго коммутатора первого канала и является выходом первого канала системы; выход второго коммутатора первого канала подключен к выходу третьего коммутатора первого канала и входу устройства памяти первого канала; первый вход второго коммутатора второго канала подключен к третьему выходу процессора второго канала, четвертый выход которого подключен к первому входу третьего коммутатора первого канала; выход первого коммутатора второго канала подключен ко второму входу второго коммутатора второго канала, второму входу третьего коммутатора первого канала и является выходом второго канала системы; выход второго коммутатора второго канала подключен к выходу третьего коммутатора второго канала и входу устройства памяти второго канала.Known redundant dual-processor computing system [2] (analogue), containing two identical channels, in each of which the first output of the processor is connected to the first input of the first switch; a system generator whose output is connected to the first input of the processor; a trigger whose output is connected to the first input of the OR-NOT element, the output of which is connected to the second input of the first switch; a pulse generator connected through a temporary health analyzer to the first input of the trigger and the first input of the failure counter, the first output of which is connected to the second input of the OR-NOT element; the initial setup circuit, the output of which is connected to the second input of the processor, the second input of the failure counter, the first input of the OR element, and the outputs of the OR element are connected to the second input of the temporary health analyzer and the second trigger input; comparison circuit, the first input of which is connected to the second output of the failure counter of the first channel, the second input is to the second output of the failure counter of the second channel, the first output of the comparison circuit is connected to the third input of the OR-element of the first channel, and the second - to the third input of the OR- NOT the second channel; emergency start device, the first input of which is connected to the output of the initial installation circuit, the second input is connected to the second output of the processor, and the outputs to the second input of the pulse generator and the second input of the OR element; the second and third switches and a memory device, wherein the first input of the second switch of the first channel is connected to the third output of the processor of the first channel, the fourth output of which is connected to the first input of the third switch of the second channel, the output of the first switch of the first channel is connected to the second input of the third switch of the second channel, the second input of the second switch of the first channel and is the output of the first channel of the system; the output of the second switch of the first channel is connected to the output of the third switch of the first channel and the input of the memory device of the first channel; the first input of the second switch of the second channel is connected to the third output of the processor of the second channel, the fourth output of which is connected to the first input of the third switch of the first channel; the output of the first switch of the second channel is connected to the second input of the second switch of the second channel, the second input of the third switch of the first channel and is the output of the second channel of the system; the output of the second switch of the second channel is connected to the output of the third switch of the second channel and the input of the memory device of the second channel.

После поступления сигнала RES от схемы начальной установки, все устройства системы устанавливаются в исходное состояние и к выходу подключается процессор первого канала, а второй канал отключается коммутатором. В каждом канале совместно с основной задачей периодически в фиксированные интервалы времени решается диагностическая задача (осуществляется самодиагностика работоспособности устройств системы) и формируется короткий импульс исправности TestOK, который обнуляет (устанавливают в исходное состояние) временной анализатор исправности. В случае отсутствия сигналов TestOK (отказа в работе канала) подключается к выходу работоспособный процессор (канал), и отключается вышедший из строя. Второй канал, являющийся резервным, в случае выхода из строя основного, начинает выполнение задачи, используя информацию, записанную в устройство памяти резервного канала.After the RES signal comes from the initial installation circuit, all system devices are initialized and the processor of the first channel is connected to the output, and the second channel is turned off by the switch. In each channel, together with the main task, the diagnostic task is periodically resolved periodically at fixed time intervals (a self-diagnosis of the operability of the system devices is performed) and a short test pulse of TestOK is generated, which resets (sets the initial state) temporary health analyzer. In the absence of signals TestOK (failure in the channel), an operable processor (channel) is connected to the output, and the failed one is disabled. The second channel, which is the backup one, in case of failure of the main one, starts the task using the information recorded in the memory device of the backup channel.

Недостаток системы [2] заключается в том, что в системе, в случае отказа одного канала, отсутствует возможность уменьшения вероятности ложной выдачи результата вычислений (команды), так как выдача результата осуществляется на основе вычислений только одного канала.The disadvantage of the system [2] is that in the system, in the event of a failure of one channel, it is not possible to reduce the likelihood of a false output of a calculation result (command), since the output of the result is based on calculations of only one channel.

Известна резервированная многоканальная вычислительная система [3] (прототип), содержащая три идентичных канала, в каждом канале первый выход процессора подключен к первому входу первого коммутатора. К первому входу процессора подключен системный генератор. Импульсный генератор подключен к временному анализатору исправности. Выход схемы начальной установки подключен к первому входу импульсного генератора, первому входу устройства аварийного запуска, ко второму входу процессора и первому входу элемента ИЛИ. Выход элемента ИЛИ подключен ко второму входу временного анализатора исправности. Второй выход процессора подключен ко второму входу устройства аварийного запуска. Первый выход устройства аварийного запуска подключен ко второму входу импульсного генератора, а второй выход - ко второму входу элемента ИЛИ. Первый вход второго коммутатора подключен к третьему выходу процессора. Выход первого коммутатора подключен ко второму входу второго коммутатора и является выходом соответствующего канала. Выходы второго и третьего коммутаторов соединены и подключены к входу устройства памяти. Четвертый выход процессора первого канала подключен к первому входу третьего коммутатора второго канала, а четвертый выход процессора второго канала подключен к первому входу третьего коммутатора первого канала. Выход первого коммутатора первого канала подключен ко второму входу третьего коммутатора второго канала, а выход первого коммутатора второго канала подключен ко второму входу третьего коммутатора первого канала. Выход четвертого коммутатора соединен с выходами второго и третьего коммутаторов и с входом устройства памяти соответствующего канала. Выход временного анализатора исправности первого, второго и третьего каналов подключены соответственно к первому, второму и третьему входам элемента ИЛИ, выход которого подключен к первому входу устройства формирования сигналов выборки канала. Вторые выходы процессоров первого, второго и третьего каналов подключены соответственно ко второму, третьему и четвертому входам устройства формирования сигналов выборки. Первый, второй и третий выходы устройства формирования сигналов выборки канала подключены ко вторым входам первых коммутаторов соответствующих каналов и являются управляющими выходами для подключения напряжения питания на соответствующие каналы от источников вторичного питания. Пятый выход процессора первого канала подключен к первому входу четвертого коммутатора третьего канала. Пятый выход процессора второго канала подключен к первому входу третьего коммутатора третьего канала. Третий выход процессора третьего канала подключен к первому входу второго коммутатора третьего канала. Четвертый выход процессора третьего канала подключен к первому входу четвертого коммутатора первого канала. Пятый выход процессора третьего канала подключен к первому входу четвертого коммутатора второго канала. Выход первого коммутатора первого канала дополнительно подключен ко второму входу четвертого коммутатора третьего канала. Выход первого коммутатора второго канала дополнительно подключен ко второму входу третьего коммутатора третьего канала. Выход первого коммутатора третьего канала дополнительно подключен ко второму входу четвертого коммутатора второго канала, второму входу четвертого коммутатора первого канала и является выходом третьего канала.Known redundant multi-channel computing system [3] (prototype), containing three identical channels, in each channel, the first output of the processor is connected to the first input of the first switch. A system generator is connected to the first input of the processor. The pulse generator is connected to a temporary health analyzer. The output of the initial installation circuit is connected to the first input of the pulse generator, the first input of the emergency start device, to the second input of the processor and the first input of the OR element. The output of the OR element is connected to the second input of a temporary health analyzer. The second output of the processor is connected to the second input of the emergency start device. The first output of the emergency start device is connected to the second input of the pulse generator, and the second output is connected to the second input of the OR element. The first input of the second switch is connected to the third output of the processor. The output of the first switch is connected to the second input of the second switch and is the output of the corresponding channel. The outputs of the second and third switches are connected and connected to the input of the memory device. The fourth output of the processor of the first channel is connected to the first input of the third switch of the second channel, and the fourth output of the processor of the second channel is connected to the first input of the third switch of the first channel. The output of the first switch of the first channel is connected to the second input of the third switch of the second channel, and the output of the first switch of the second channel is connected to the second input of the third switch of the first channel. The output of the fourth switch is connected to the outputs of the second and third switches and to the input of the memory device of the corresponding channel. The output of the temporary analyzer of operability of the first, second and third channels are connected respectively to the first, second and third inputs of the OR element, the output of which is connected to the first input of the device for generating the channel sampling signals. The second outputs of the processors of the first, second and third channels are connected respectively to the second, third and fourth inputs of the device for generating the sampling signals. The first, second and third outputs of the channel sampling signal generation device are connected to the second inputs of the first switches of the corresponding channels and are control outputs for connecting the supply voltage to the corresponding channels from the secondary power sources. The fifth output of the processor of the first channel is connected to the first input of the fourth switch of the third channel. The fifth processor output of the second channel is connected to the first input of the third switch of the third channel. The third output of the processor of the third channel is connected to the first input of the second switch of the third channel. The fourth output of the processor of the third channel is connected to the first input of the fourth switch of the first channel. The fifth output of the processor of the third channel is connected to the first input of the fourth switch of the second channel. The output of the first switch of the first channel is additionally connected to the second input of the fourth switch of the third channel. The output of the first switch of the second channel is additionally connected to the second input of the third switch of the third channel. The output of the first switch of the third channel is additionally connected to the second input of the fourth switch of the second channel, the second input of the fourth switch of the first channel and is the output of the third channel.

В момент подачи напряжения на систему схема начальной установки формирует сигнал Res# (изменение состояния из логического нуля в логическую единицу). При этом разрешается работа процессорам, устройствам аварийного запуска, импульсным генераторам, временным анализаторам исправности, а устройство формирования сигналов выборки канала устанавливает сигналы OE в состояние, при котором на все каналы подается напряжение питания от вторичных источников. За счет задержки включения, процессор, выходящий первый на режим, сформирует сигнал TestOK и при помощи устройства формирования сигналов выборки канала оставит напряжения питания на своем канале и снимет с двух других. Таким образом, данный канал перейдет в рабочий режим, а два других будут в холодном резерве. При отказе в работающем канале (отсутствии импульсов TestOK) устройство формирования сигналов выборки канала подключит питание к следующему каналу и отключит питание от двух других. В случае отказа канала, на который произошло переключение, аналогично подключится следующий канал и отключатся два других.At the time of supplying voltage to the system, the initial setup circuit generates a Res # signal (change of state from logical zero to logical unit). At the same time, processors, emergency start devices, pulse generators, temporary health analyzers are allowed to work, and the channel sampling signal generation device sets the OE signals to a state in which all the channels are supplied with voltage from secondary sources. Due to the turn-on delay, the processor entering the first mode will generate the TestOK signal and, using the channel sampling signal generation device, it will leave the supply voltage on its channel and remove it from the other two. Thus, this channel will go into working mode, and the other two will be in cold reserve. In the event of a failure in the working channel (absence of TestOK pulses), the channel sampling signal generator will connect power to the next channel and disconnect power from the other two. In the event of a failure of the channel to which the switching occurred, the next channel will be similarly connected and the other two will be disconnected.

Недостаток системы [3] заключается в том, что при использовании холодного резервирования увеличивается время переключения системы на резервный канал, что вынуждает использовать более быстродействующие процессоры.The disadvantage of the system [3] is that when using cold redundancy, the time it takes to switch the system to the backup channel increases, which forces the use of faster processors.

Технический результат - уменьшение времени переключения системы на резервный канал за счет введения устройства определения рабочего канала и устройства управления режимом процессора и питанием канала.EFFECT: reduced time for switching the system to a backup channel due to the introduction of a device for determining the working channel and a device for controlling the processor mode and power of the channel.

Технический результат достигается тем, что в резервированной многоканальной вычислительной системе, содержащей три идентичных канала, введены устройства определения рабочего канала и устройство управления режимом процессора и питанием канала. В каждом канале второй выход процессора подключен к первому входу первого коммутатора. К третьему входу процессора подключен системный генератор. Импульсный генератор подключен к временному анализатору исправности. Выход схемы начальной установки подключен к первому входу импульсного генератора, второму входу устройства аварийного запуска, ко второму входу процессора и второму входу элемента ИЛИ. Выход элемента ИЛИ подключен ко второму входу временного анализатора исправности. Второй выход процессора подключен к первому входу устройства аварийного запуска.The technical result is achieved by the fact that in a redundant multichannel computer system containing three identical channels, devices for determining the working channel and a device for controlling the processor mode and channel power are introduced. In each channel, the second processor output is connected to the first input of the first switch. A system generator is connected to the third input of the processor. The pulse generator is connected to a temporary health analyzer. The output of the initial installation circuit is connected to the first input of the pulse generator, the second input of the emergency start device, to the second input of the processor and the second input of the OR element. The output of the OR element is connected to the second input of a temporary health analyzer. The second output of the processor is connected to the first input of the emergency start device.

Первый выход устройства аварийного запуска подключен ко второму входу импульсного генератора, а второй выход - к первому входу элемента ИЛИ. Первый выход процессора подключен к первому входу первого коммутатора и является выходом соответствующего канала. Выходы первого, второго и третьего коммутаторов соединены и подключены к входу устройства памяти.The first output of the emergency start device is connected to the second input of the pulse generator, and the second output is connected to the first input of the OR element. The first output of the processor is connected to the first input of the first switch and is the output of the corresponding channel. The outputs of the first, second and third switches are connected and connected to the input of the memory device.

Первый вход второго коммутатора первого канала подключен к первому выходу процессора второго канала; первый вход третьего коммутатора первого канала подключен к первому выходу процессора третьего канала; первый вход второго коммутатора второго канала подключен к первому выходу процессора первого канала; первый вход третьего коммутатора второго канала подключен к первому выходу процессора третьего канала; первый вход второго коммутатора третьего канала подключен к первому выходу процессора второго канала; первый вход третьего коммутатора третьего канала подключен к первому выходу процессора первого канала. Выход временного анализатора исправности первого, второго и третьего каналов подключены соответственно к первому, второму и третьему входам устройства определения рабочего канала, первый, второй, третий и четвертый выходы которого подключены соответственно к первому, второму, третьему и четвертому входам устройства управления режимом процессора и питанием канала. Вторые выходы процессоров первого, второго и третьего каналов подключены соответственно ко пятому, шестому и седьмому входам устройства управления режимом процессора и питанием канала. Первый, второй и третий выходы устройства управления режимом процессора и питанием канала подключены к первым входам процессоров соответствующих каналов и являются управляющими выходами для установки режима работы соответствующих процессоров каждого канала; четвертый, пятый и шестой входы устройства определения рабочего канала подключены соответственно к первому, второму и третьему выходам устройства управления режимом процессора и питанием канала; четвертый, пятый и шестой выходы устройства управления режимом процессора и питанием канала являются управляющими выходами для подключения напряжения питания на соответствующие каналы от источников вторичного питания; третий выход процессора первого канала подключен ко второму входу третьего коммутатора третьего канала. Третий выход процессора второго канала подключен ко второму входу второго коммутатора третьего канала. Третий выход процессора третьего канала подключен ко второму входу первого коммутатора третьего канала. Четвертый выход процессора первого канала подключен ко второму входу второго коммутатора второго канала. Четвертый выход процессора второго канала подключен ко второму входу первого коммутатора второго канала. Четвертый выход процессора третьего канала подключен ко второму входу третьего коммутатора второго канала. Пятый выход процессора первого канала подключен ко второму входу первого коммутатора первого канала. Пятый выход процессора второго канала подключен ко второму входу второго коммутатора первого канала. Пятый выход процессора третьего канала подключен ко второму входу третьего коммутатора первого канала.The first input of the second switch of the first channel is connected to the first output of the processor of the second channel; the first input of the third switch of the first channel is connected to the first output of the processor of the third channel; the first input of the second switch of the second channel is connected to the first output of the processor of the first channel; the first input of the third switch of the second channel is connected to the first output of the processor of the third channel; the first input of the second switch of the third channel is connected to the first output of the processor of the second channel; the first input of the third switch of the third channel is connected to the first output of the processor of the first channel. The output of the temporary analyzer of serviceability of the first, second and third channels are connected respectively to the first, second and third inputs of the working channel determination device, the first, second, third and fourth outputs of which are connected respectively to the first, second, third and fourth inputs of the processor mode and power control device channel. The second outputs of the processors of the first, second and third channels are connected respectively to the fifth, sixth and seventh inputs of the device for controlling the processor mode and channel power. The first, second and third outputs of the processor mode and channel power control device are connected to the first inputs of the processors of the respective channels and are control outputs for setting the operation mode of the respective processors of each channel; the fourth, fifth and sixth inputs of the working channel determining device are connected respectively to the first, second and third outputs of the processor mode and channel power control device; the fourth, fifth and sixth outputs of the processor mode and channel power control device are control outputs for connecting the supply voltage to the respective channels from the secondary power sources; the third output of the processor of the first channel is connected to the second input of the third switch of the third channel. The third processor output of the second channel is connected to the second input of the second switch of the third channel. The third output of the processor of the third channel is connected to the second input of the first switch of the third channel. The fourth output of the processor of the first channel is connected to the second input of the second switch of the second channel. The fourth output of the processor of the second channel is connected to the second input of the first switch of the second channel. The fourth output of the processor of the third channel is connected to the second input of the third switch of the second channel. The fifth processor output of the first channel is connected to the second input of the first switch of the first channel. The fifth processor output of the second channel is connected to the second input of the second switch of the first channel. The fifth output of the processor of the third channel is connected to the second input of the third switch of the first channel.

На фиг. 1 приведена структурная схема предлагаемой системы. На фиг. 2 приведен вариант реализации устройства управления режимом процессора и питанием канала. На фиг. 3 приведена временная диаграмма работы устройства управления режимом процессора и питанием канала. На фиг. 4 приведена временная диаграмма работы системы. На фиг. 5 приведен вариант реализации устройства определения рабочего канала.In FIG. 1 shows a structural diagram of the proposed system. In FIG. Figure 2 shows an embodiment of a device for controlling processor mode and channel power. In FIG. 3 is a timing diagram of the operation of the processor mode and channel power control device. In FIG. 4 shows a timing diagram of the system. In FIG. 5 shows an embodiment of a device for determining a working channel.

Резервированная многоканальная вычислительная система, представленная на фиг. 1, содержит три идентичных канала 14, устройство определения рабочего канала 1, устройство управление режимом процессора и питанием канала 2. Каждый канал содержит схему начальной установки 3, системный генератор 4, процессор 5, элемент ИЛИ 8, импульсный генератор 7, временной анализатор исправности 9, устройство аварийного запуска 6, первый коммутатор 10, второй коммутатор 11, третий коммутатор 12, устройство памяти 13. Выходы коммутаторов 10, 11, 12 соединены и подключены к устройству памяти 13. Импульсный генератор 7 подключен к схеме начальной установки 3, временному анализатору исправности 9, устройству аварийного запуска 6, которое подключено к схеме начальной установки 3, процессору 5. элементу ИЛИ 8, соединенному со схемой начальной установки 3, процессором 5 и временным анализатором исправности 9. Процессор 5 соединен с системным генератором 4, первым коммутатором 10, вторым коммутатором 11. В системе, кроме того, процессор 5 первого канала соединен со вторым коммутатором 11 второго канала и третьим коммутатором 12 третьего канала; процессор 6 второго канала соединен с первым коммутатором 10 второго канала и со вторыми коммутаторами 11 первого и третьего каналов; процессор 5 третьего канала соединен с первым коммутатором 10 третьего канала и третьими коммутаторами 12 первого и второго каналов; временные анализаторы 8 каждого канала подключены к устройству определения рабочего канала 1, который соединен с устройством управления режимом процессора и питанием канала 2, которое соединено с процессорами 5 и источниками питания первого, второго и третьего каналов соответственно. Кроме того, устройство управления режимом процессора и питанием канала соединено с процессорами 5 каждого канала. Первый выход процессора 5 каждого канала подключен к первому коммутатору 10 и является выходом соответствующего канала. Первый выход процессора 5 первого канала подключен ко второму коммутатору 11 второго канала и к третьему коммутатору 12 третьего канала. Первый выход процессора 5 второго канала подключен ко второму коммутаторам 11 первого и третьего каналов. Первый выход процессора 5 третьего канала подключен к третьим коммутаторам 12 первого и второго каналов.The redundant multi-channel computing system shown in FIG. 1, contains three identical channels 14, a device for determining the working channel 1, a device for controlling the processor mode and power of channel 2. Each channel contains an initial setup 3, a system generator 4, processor 5, OR element 8, a pulse generator 7, a temporary health analyzer 9 , emergency start device 6, first switch 10, second switch 11, third switch 12, memory device 13. The outputs of the switches 10, 11, 12 are connected and connected to the memory device 13. The pulse generator 7 is connected to the initial installation circuit and 3, a temporary health analyzer 9, emergency start device 6, which is connected to the initial setup 3, processor 5. OR element 8 connected to the initial setup 3, processor 5 and temporary health analyzer 9. The processor 5 is connected to the system generator 4 , the first switch 10, the second switch 11. In the system, in addition, the processor 5 of the first channel is connected to the second switch 11 of the second channel and the third switch 12 of the third channel; the processor 6 of the second channel is connected to the first switch 10 of the second channel and to the second switches 11 of the first and third channels; the processor 5 of the third channel is connected to the first switch 10 of the third channel and the third switches 12 of the first and second channels; temporary analyzers 8 of each channel are connected to the device for determining the working channel 1, which is connected to the device for controlling the processor mode and power of channel 2, which is connected to the processors 5 and power sources of the first, second, and third channels, respectively. In addition, the processor mode and channel power control device is connected to the processors 5 of each channel. The first output of the processor 5 of each channel is connected to the first switch 10 and is the output of the corresponding channel. The first output of the processor 5 of the first channel is connected to the second switch 11 of the second channel and to the third switch 12 of the third channel. The first output of the processor 5 of the second channel is connected to the second switches 11 of the first and third channels. The first output of the processor 5 of the third channel is connected to the third switches 12 of the first and second channels.

Источник питания каждого канала содержит в своем составе управляемые и неуправляемые преобразователи напряжения. Управляемые преобразователи позволяют с помощью сигналов SCP от устройства управления режимом процессора и питанием канала 2 отключать или подключать напряжения питания канала (системный генератор 4, процессор 5, схема начальной установки 3, устройство аварийного запуска 6, импульсный генератор 7, элемент ИЛИ 8, временной анализатор исправности 9). Неуправляемые преобразователи необходимы для подачи напряжения питания на устройства, которые не допускают по своему функциональному назначению снятие напряжения в процессе функционирования (устройство определения рабочего канала 1, устройство управления режимом процессора и питанием канала 3, коммутаторы 10-12, память 13). Неуправляемые преобразователи каждого канала объединены по выходам через развязывающие диоды.The power source of each channel contains controlled and uncontrolled voltage converters. The controlled converters allow using SCP signals from the processor mode and power supply device of channel 2 to disconnect or connect the channel voltage (system generator 4, processor 5, initial setup 3, emergency start device 6, pulse generator 7, OR element 8, time analyzer serviceability 9). Uncontrolled converters are necessary for supplying voltage to devices that do not allow voltage relief during operation (device for determining the working channel 1, device for controlling the processor mode and power of channel 3, switches 10-12, memory 13). The uncontrolled converters of each channel are combined at the outputs through decoupling diodes.

В момент подачи напряжения на систему схема начальной установки 3 формирует сигнал Res# (изменение состояния из логического нуля в логическую единицу). При этом разрешается работа процессорам 5, устройствам аварийного запуска 6, импульсным генераторам 7, временным анализаторам исправности 9, а устройство управления режимом процессора и питанием канала 2 устанавливает сигналы SCP в состояние, при котором на все каналы подается напряжение питания от вторичных источников. Время выхода на режим процессоров каналов за счет выбора задержки разнесено. В этом случае тот процессор, который первым выйдет на режим и сформирует сигнал исправности TestOK, при помощи устройства управления режимом процессора и питанием канала 2 оставит напряжение питания на всех каналах, а другие два по сформированным импульсам SCM от устройства управления режимом процессора и питанием канала перейдут в режим пониженного энергопотребления (фиг. 3). Таким образом, данный канал перейдет в рабочий режим, а другие два перейдут в горячий резерв. При отказе в работающем канале (отсутствии импульсов TestOK) временной анализатор 9 сформирует импульс ErrS, который поступит на вход устройства определения рабочего канала, в результате чего будет сформирован импульс Err, который поступит в устройство управления режимом процессора и питанием канала 2. При этом устройство 2 установит сигналы SCP, отвечающих за питание канала и отключит соответствующий канал, а затем снова сформирует импульс SCP подключив питание канала, после чего установит сигналы SCM, таким образом, что текущий канал перейдет в горячий резерв; процессор канала находящегося в горячем резерве перейдет в рабочий режим; третий процессор останется в горячем резерве (фиг. 4). Импульсы TestOK можно прерывать программно, что позволяет с требуемой периодичностью выбирать работающие каналы. Количество переключений между каналами не ограничено.At the time of supplying voltage to the system, the initial setup circuit 3 generates a Res # signal (change of state from a logical zero to a logical unit). In this case, processors 5, emergency start devices 6, pulse generators 7, temporary health analyzers 9 are allowed to work, and the processor mode and power supply control channel 2 sets the SCP signals to a state in which all the channels are supplied with voltage from secondary sources. The time to exit to the channel processor mode due to the delay selection is spaced. In this case, the processor that first enters the mode and generates a TestOK service signal, using the processor mode and channel 2 control device, will leave the supply voltage on all channels, and the other two will go over the generated SCM pulses from the processor mode and channel power control device in low power mode (Fig. 3). Thus, this channel will go into operating mode, and the other two will go into hot standby. In case of a failure in the working channel (absence of TestOK pulses), the time analyzer 9 will generate an ErrS pulse, which will be fed to the input of the working channel determination device, as a result of which an Err pulse will be generated, which will go to the processor mode and channel 2 power control device. will set the SCP signals responsible for the channel power and turn off the corresponding channel, and then generate an SCP pulse again by connecting the channel power, after which it will set the SCM signals so that the current channel goes into mountains egg reserve; the processor of the channel in the hot standby will go into working mode; the third processor will remain in hot standby (Fig. 4). TestOK pulses can be interrupted programmatically, which allows you to select the working channels with the required frequency. The number of switching between channels is not limited.

Промежуточные результаты вычислений периодически записываются в устройства памяти всех каналов. Это позволяет продолжить решение задачи на резервном канале без потери информации.Intermediate results of calculations are periodically written to the memory devices of all channels. This allows you to continue solving the problem on the backup channel without losing information.

Следует отметить, что если в резервированной многоканальной вычислительной системе в качестве памяти каналов использовать трехпортовые ОЗУ, то можно упростить систему за счет исключения связей устройств памяти с процессорами. Если использовать энергонезависимую память и подключать ее по команде от процессора, то можно снизить энергопотребление и дополнительно повысить надежность системы.It should be noted that if three-port RAM is used as channel memory in a redundant multi-channel computing system, then the system can be simplified by eliminating the connections of memory devices with processors. If you use non-volatile memory and connect it on command from the processor, you can reduce power consumption and further improve system reliability.

Используемые устройства памяти могут быть реализованы на оперативных запоминающих устройствах (СОЗУ) типа 1658РУ1У, обладающих требуемыми объемом памяти, быстродействием. Схемы устройства определения рабочего канала и устройства управления режимом процессора и питанием канала могут быть реализованы на микросхемах серии 1594Т (1594ТМ2Т, 1594ЛН1Т, 1594ЛЛ1Т, 1594ЛЕ4Т) и микросхеме 530ЛИ3 ММ, либо на логических элементах в составе базового матричного кристалла.Used memory devices can be implemented on random access memory (RAM) type 1658RU1U, having the required amount of memory, speed. The circuits of the working channel determination device and the processor mode and channel power control device can be implemented on 1594T (1594TM2T, 1594LN1T, 1594LL1T, 1594LE4T) microcircuits and 530L3MM microcircuit, or on logic elements as part of the base matrix crystal.

Принципиальное отличие предлагаемой резервированной многоканальной вычислительной системы, представленной на фиг. 1, от прототипа заключается во введении устройства определения рабочего канала 1 и устройства управления режимом процессора и питанием канала 2 и дополнительных связей, что способствовало уменьшению времени переключения на резервный канал.The fundamental difference between the proposed redundant multi-channel computing system shown in FIG. 1, from the prototype is the introduction of a device for determining the working channel 1 and a device for controlling the processor mode and the power of channel 2 and additional connections, which helped to reduce the switching time to the backup channel.

Список использованных источниковList of sources used

1. Патент 2339994, РФ, МКИ G06F 11/18, 2006 г. (аналог).1. Patent 2339994, Russian Federation, MKI G06F 11/18, 2006 (analogue).

2. Патент 2460121, РФ, МКИ G06F 11/20, 2012 г. (аналог).2. Patent 2460121, Russian Federation, MKI G06F 11/20, 2012 (analogue).

3. Патент 2527191, РФ, МКИ G06F 11/20, 2014 г. (прототип).3. Patent 2527191, RF, MKI G06F 11/20, 2014 (prototype).

Claims

Three-processor redundant multi-channel computing system containing three identical channels, in each of which the first output of the processor is connected to the first input of the first switch; a system generator whose output is connected to the first input of the processor; a pulse generator connected to a temporary health analyzer; initial installation circuit, the output of which is connected to the first input of the pulse generator, to the second input of the emergency start device, to the first input of the processor, to the second input of the OR element, the output of which is connected to the second input of the temporary health analyzer; the second output of the processor is connected to the first input of the emergency start device, the first output of which is connected to the second input of the pulse generator, and the second output is connected to the first input of the OR element; the first input of the first switch is connected to the first output of the processor and is the output of the corresponding channel; the first input of the second switch of the first channel is connected to the first output of the processor of the second channel; the first input of the third switch of the first channel is connected to the first output of the processor of the third channel; the first input of the second switch of the second channel is connected to the first output of the processor of the first channel; the first input of the third switch of the second channel is connected to the first output of the processor of the third channel; the first input of the second switch of the third channel is connected to the first output of the processor of the second channel; the first input of the third switch of the third channel is connected to the first output of the processor of the first channel; the outputs of the first, second and third switches are connected and connected to the input of the memory device; characterized in that a system for controlling the processor mode and power of the channel, the input of which is connected to the input device for determining the working channel, is introduced into the system; the second outputs of the processors of the first, second and third channels are connected respectively to the fifth, sixth and seventh inputs of the device for controlling the processor mode and channel power; the first, second and third outputs of the processor mode and channel power control device are connected to the first inputs of the processors of the respective channels and are control outputs for setting the operation mode of the respective processors of each channel; the fourth, fifth and sixth outputs of the processor mode and channel power control device are control outputs for connecting the supply voltage to the respective channels from the secondary power sources; the fourth, fifth and sixth inputs of the working channel determining device are connected respectively to the first, second and third output of the processor mode and channel power control device; the third output of the processor of the first channel is connected to the second input of the third switch of the third channel, the third output of the processor of the second channel is connected to the second input of the second switch of the third channel, the third output of the processor of the third channel is connected to the second input of the first switch of the third channel; the fourth processor output of the first channel is connected to the second input of the second switch of the second channel; the fourth processor output of the second channel is connected to the second input of the first switch of the second channel; the fourth output of the processor of the third channel is connected to the second input of the third switch of the second channel; the fifth output of the processor of the first channel is connected to the second input of the first switch of the first channel; the fifth output of the processor of the second channel is connected to the second input of the second switch of the first channel; the fifth output of the processor of the third channel is connected to the second input of the third switch of the first channel.