PT2056469E - Aparelho e método de processamento de dados - Google Patents

Description

DESCRIÇÃO "APARELHO E MÉTODO DE PROCESSAMENTO DE DADOS"

Campo da Invenção A presente invenção refere-se a um aparelho de processamento de dados utilizável para mapeamento de símbolos de saída sobre sinais de subportadora de um símbolo Multiplexado por Divisão Ortogonal de Frequência (OFDM). A presente invenção também se refere a um gerador de endereços para utilização na gravação de símbolos em/extracção de símbolos de uma memória de entrelaçador.

Formas de realização da presente invenção podem proporcionar um transmissor OFDM.

Antecedentes da Invenção A norma de Radiodifusão Terrestre de Vídeo Digital (DVB/T) utiliza Multiplexagem por Divisão Ortogonal de Frequência (OFDM) para comunicar dados representando imagens de vídeo e som para receptores através de um sinal de comunicações por rádio difundido. Sabe-se que a norma tem dois modos, que são conhecidos como o modo 2k e o modo 8k. 0 modo 2k proporciona 2048 subportadoras enquanto o modo 8k proporciona 8192 subportadoras. Do mesmo modo, proporcionou-se um modo 4k para a 1 norma Radiodifusão de Video Digital para Equipamentos Móveis (DVB-H), no qual o número de subportadoras é 4096.

Com o objectivo de melhorar a integridade de dados comunicados utilizando DVB-H ou DVB-T, proporciona-se um entrelaçador de símbolos com o objectivo de entrelaçar símbolos de dados de entrada à medida que estes símbolos são mapeados sobre os sinais de subportadora de um símbolo OFDM. Um tal entrelaçador de símbolos compreende uma memória de entrelaçador em combinação com um gerador de endereços. O gerador de endereços gera um endereço para cada um dos símbolos de entrada, indicando cada endereço um dos sinais de subportadora do símbolo OFDM sobre o qual o símbolo de dados vai ser mapeado. Para o modo 2k e modo 8k, divulgou-se uma configuração na norma DVB-T para gerar os endereços para o mapeamento. Do mesmo modo, para o modo 4k da norma DVB-H, proporcionou-se uma configuração para gerar endereços para o mapeamento e um gerador de endereços para implementar este mapeamento é divulgado no pedido de Patente Europeia 04251667.4. O gerador de endereços compreende um registo de deslocamento com realimentação linear que é utilizável para gerar uma sequência de bits pseudo-aleatória e um circuito de permutação. O circuito de permutação permuta a ordem do conteúdo do registo de deslocamento com realimentação linear com o objectivo de gerar um endereço. O endereço proporciona uma indicação de uma das subportadoras OFDM para transportar um símbolo de dados de entrada armazenado na memória de entrelaçador, com o objectivo de mapear os símbolos de entrada sobre os sinais de subportadora do símbolo OFDM.

De acordo com um outro desenvolvimento da norma de Radiodifusão Terrestre de Vídeo Digital, conhecida como DVB-T2, foi proposto proporcionar mais modos para comunicar dados. 2 0 documento ΕΡ1463256 divulga um aparelho de processamento de dados que está configurado para mapear símbolos de dados de entrada a comunicar sobre um número predeterminado de sinais de subportadora de um símbolo OFDM. 0 aparelho de processamento de dados inclui um entrelaçador que utiliza uma memória de entrelaçador e um gerador de endereços para entrelaçar os símbolos de dados de entrada sobre as subportadoras do símbolo OFDM. 0 gerador de endereços inclui um registo de deslocamento com realimentação linear e um circuito de permutação, que estão adaptados para gerar endereços que podem ser utilizados para entrelaçar os símbolos de dados de entrada sobre as subportadoras dos símbolos OFDM quando o número de endereços é aproximadamente 4k. 0 aparelho de processamento de dados é, por conseguinte, apropriado para utilização num transmissor de modo 4k de DVB-T2.

No documento US 6353900, é divulgado um entrelaçador para utilizar com entrelaçamento de símbolos de dados codificados para transmissão e recepção. O entrelaçador inclui uma memória de entrelaçador e um gerador de endereços. O gerador de endereços inclui um registo de deslocamento com realimentação linear que gera uma sequência de Números Pseudo-aleatórios (PN) a partir dos quais os endereços podem ser gerados. As conexões do registo de deslocamento com realimentação linear são seleccionadas para produzir uma sequência PN de comprimento ideal. 3

Sumário da Invenção

De acordo com um aspecto da presente invenção, proporciona-se um aparelho de processamento de dados utilizável para mapear símbolos de entrada a comunicar sobre um número predeterminado de sinais de subportadora de um símbolo Multiplexado por Divisão Ortogonal de Frequência (OFDM). 0 aparelho de processamento de dados compreende um entrelaçador utilizável para introduzir numa memória o número predeterminado de símbolos de dados para mapear sobre os sinais de subportadora OFDM e para extrair da memória os símbolos de dados para as subportadoras OFDM para efectuar o mapeamento. A ordem de extracção é diferente da de introdução, sendo a ordem determinada a partir de um conjunto de endereços, com o efeito de os símbolos de dados serem entrelaçados nos sinais de subportadora. 0 conjunto de endereços é determinado por um gerador de endereços, sendo gerado um endereço para cada um dos símbolos de entrada para indicar um dos sinais de subportadora sobre o qual o símbolo de dados vai ser mapeado. 0 gerador de endereço compreende um registo de deslocamento com realimentação linear incluindo um número predeterminado de andares de registo e é utilizável para gerar uma sequência de bits pseudo-aleatória de acordo com um polinómio gerador, e um circuito de permutação e uma unidade de controlo. 0 circuito de permutação é utilizável para receber o conteúdo dos andares de registo de deslocamento e para permutar os bits presentes nos andares de registo de acordo com uma ordem de permutação para formar um endereço de uma das subportadoras OFDM. A unidade de controlo é utilizável em combinação com um circuito de verificação de endereço para regenerar um endereço 4 quando um endereço gerado ultrapassa um endereço válido máximo predeterminado. 0 aparelho de processamento de dados é caracterizado por o endereço válido máximo predeterminado ser aproximadamente dezasseis mil, o registo de deslocamento com realimentação linear tem treze andares de registo com um polinómio gerador para o registo de deslocamento com realimentação linear de RΛi [12] =R' i_! [0]®Rri_1[l]®R'1_1 [4]®R'1_1[5]®R,i-1[9]®R'1_1[ll] e a ordem de permutação forma, com um bit adicional, um endereço de catorze bits Ri[n] para o i-ésimo símbolo de dados a partir do bit presente no n-ésimo andar de registo [n] de acordo com o quadro:

Posições de bits *í 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições de bits Ri 8 4 3 2 0 11 1 5 12 10 6 7 9

Embora se saiba proporcionar, na norma DVB-T, o modo 2k e o modo 8k, e a norma DVB-H proporcione um modo 4k, propôs-se proporcionar um modo 16k para DVB-T2. Embora o modo 8k proporcione uma configuração para estabelecer uma rede de frequência única com períodos de guarda suficientes para acomodar maiores atrasos de propagação entre transmissores DVB, sabe-se que o modo 2k proporciona uma vantagem em aplicações móveis. Isto acontece, porque o período de símbolo 2k é apenas um quarto do período de símbolo 8k, permitindo uma actualização mais frequente da estimação de canal, permitindo que o receptor controle com mais precisão a variação de tempo do canal devido ao efeito Doppler e a outros efeitos. 0 modo 2k é, por conseguinte, vantajoso para aplicações móveis. 5

Com o objectivo de proporcionar uma implantação ainda mais dispersa dos transmissores DVB numa rede de frequência única, propôs-se proporcionar o modo 16k. Para implementar o modo 16k, deve proporcionar-se um entrelaçador de simbolos para mapear os símbolos de dados de entrada sobre os sinais de subportadora do símbolo OFDM.

Formas de realização da presente invenção podem proporcionar um aparelho de processamento de dados utilizável como um entrelaçador de símbolos para mapear símbolos de dados a comunicar sobre um símbolo OFDM, tendo, substancialmente, dezasseis mil sinais de subportadora. Numa forma de realização, o número de sinais de subportadora pode ser um valor substancialmente entre doze mil e dezasseis mil, trezentos e oitenta e quatro. Além disso, o símbolo OFDM pode incluir subportadoras piloto, que estão configuradas para transportar símbolos conhecidos, e o endereço válido máximo predeterminado depende de um número dos símbolos de subportadora piloto presentes no símbolo OFDM. Sendo assim, o modo 16k pode ser proporcionado, por exemplo, para uma norma DVB, tal como DVB-T2, DVB-T ou DVB-H. 0 mapeamento de símbolos de dados a transmitir sobre os sinais de subportadora de um símbolo OFDM, em que o número de sinais de subportadoras é, aproximadamente, dezasseis mil, representa um problema técnico necessitando de análise de simulação e ensaios para estabelecer um polinómio gerador apropriado para o registo de deslocamento com realimentação linear e a ordem de permutação. Isto acontece porque o mapeamento requer que os símbolos sejam entrelaçados sobre os sinais de subportadora com o efeito de sucessivos símbolos provenientes do fluxo de dados de entrada serem separados em 6 frequência numa maior quantidade possível, com o objectivo de optimizar o desempenho de esquemas de codificação para correcção de erros.

Esquemas de codificação para correcção de erros, tais como codificação LDPC/BCH, que têm sido propostos para DVB-T2, têm um melhor desempenho quando o ruído e a degradação dos valores de símbolo que resultam da comunicação não são correlacionados. Canais de radiodifusão terrestre podem estar sujeitos a um desvanecimento correlacionado no domínio do tempo e no domínio da frequência. Sendo assim, ao separar símbolos codificados para sinais de subportadora diferentes do símbolo OFDM tanto quanto possível, o desempenho de esquemas de codificação para correcção de erros pode ser aumentado.

Como será explicado, descobriu-se, a partir da análise de desempenho de simulação, que o polinómio gerador para o registo de deslocamento com realimentação linear em combinação com a ordem do circuito de permutação acima indicada proporciona um bom desempenho. Além disso, ao proporcionar uma configuração que possa implementar geração de endereços para cada um de entre o modo 2k, modo 4k e modo 8k alterando as conexões do polinómio gerador para o registo de deslocamento com realimentação linear e a ordem de permutação, pode proporcionar-se uma implementação rentável do entrelaçador de símbolos para o modo 16k. Além disso, um transmissor e um receptor podem ser alterados entre o modo 2k, o modo 4k, o modo 8k e o modo 16k alterando-se o polinómio gerador e as ordens de permutação. Isto pode ser efectuado em software (ou pela sinalização embebida) por meio do qual se proporciona uma implementação flexível. 7 0 bit adicional, que é utilizado para formar o endereço a partir do conteúdo do registo de deslocamento com realimentação linear, pode ser produzido por um circuito de mudança de estado, cujas alterações de 1 para 0 para cada endereço, de modo a reduzir uma probabilidade de, se um endereço ultrapassar o endereço válido máximo predeterminado, o endereço seguinte será, então, um endereço válido. A titulo de exemplo, o bit adicional é o bit mais significativo.

Num exemplo, o código de permutação acima é utilizado para gerar os endereços para realizar o entrelaçamento para símbolos OFDM sucessivos. Noutros exemplos, o código de permutação acima é um de entre uma pluralidade de códigos de permutação que são alterados de modo a reduzir uma possibilidade de bits de dados sucessivos ou que estão próximos em ordem num fluxo de dados de entrada sejam mapeados sobre a mesma subportadora de um símbolo OFDM. Num exemplo, um código de permutação diferente é utilizado para a execução do entrelaçamento entre símbolos OFDM sucessivos. A utilização de códigos de permutação diferentes para símbolos OFDM sucessivos pode ser vantajosa quando o aparelho de processamento de dados é utilizável para entrelaçar os símbolos de dados recebidos dos sinais de subportadora de cada um dos símbolos OFDM só por introduzir os símbolos de dados na memória com uma ordem sequencial e extrair os símbolos de dados da memória de acordo com um conjunto de endereços gerados pelo gerador de endereços. Vários aspectos e características da presente invenção são definidos nas reivindicações anexas. Outros aspectos da presente invenção incluem um método de mapeamento de símbolos recebidos a comunicar sobre um número predeterminado de sinais de subportadora de um símbolo Multiplexado Por Divisão Ortogonal de Frequência (OFDM), assim como um transmissor.

Descrição Resumida dos Desenhos

Formas de realização da presente invenção serão, agora, descritas apenas a título de exemplo e recorrendo aos desenhos anexos, em que partes semelhantes são identificadas com algarismos de referência correspondentes, e nos quais: A Figura 1 é um diagrama de blocos esquemático de um transmissor OFDM Codificado que pode ser utilizado, por exemplo, com a norma DVB-T2; A Figura 2 é um diagrama de blocos esquemático de partes do transmissor mostrado na Figura 1 no qual um mapeador de símbolos e um construtor de tramas ilustram o funcionamento de um entrelaçador; A Figura 3 é um diagrama de blocos esquemático do entrelaçador de símbolos mostrado na Figura 2; A Figura 4 é um diagrama de blocos esquemático de uma memória de entrelaçador mostrada na Figura 3 e o desentrelaçador de símbolos correspondente no receptor; A Figura 5 é um diagrama de blocos esquemático de um gerador de endereços mostrado na Figura 3 para o modo 16k; A Figura 6 (a) é um diagrama que ilustra resultados de um entrelaçador utilizando o gerador de endereços mostrado na 9

Figura 5 para símbolos pares e a Figura 6 (b) é um diagrama que ilustra resultados de simulação de concepção para símbolos impares, enquanto a Figura 6(c) é um diagrama que ilustra resultados comparativos para um gerador de endereços utilizando um código de permutação diferente para pares e a Figura 6(d) é um diagrama correspondente para símbolos ímpares; A Figura 7 é um diagrama de blocos esquemático de um receptor OFDM Codificado que pode ser utilizado, por exemplo, com a norma DVB-T2; A Figura 8 é um diagrama de blocos esquemático de um desentrelaçador de símbolos que aparece na Figura 7; A Figura 9 (a) é um diagrama que ilustra resultados de um entrelaçador utilizando o gerador de endereços mostrado na Figura 5 para símbolos OFDM pares e a Figura 9(b) é um diagrama que ilustra resultados para símbolos OFDM ímpares. As Figuras 9 (a) e 9(b) mostram gráficos da distância na saída de entrelaçador de subportadoras adjacentes na entrada do entrelaçador; A Figura 10 proporciona um diagrama de blocos esquemático do entrelaçador de símbolos mostrado na Figura 3, ilustrando um modo de funcionamento no qual o entrelaçamento é realizado de acordo com apenas um modo de entrelaçamento ímpar; e A Figura 11 proporciona um diagrama de blocos esquemático do desentrelaçador de símbolos mostrado na Figura 8, que ilustra o modo de funcionamento no qual o entrelaçamento é realizado apenas com o modo de entrelaçamento ímpar. 10

Descrição de Formas de Realização Preferidas

Tem sido proposto que o número de modos, que estão disponíveis na norma DVB-T2, deverá ser estendido de modo a incluir um modo lk, um modo 16k e um modo 32k. A descrição seguinte é proporcionada para ilustrar o funcionamento de um entrelaçador de símbolos de acordo com a técnica presente, embora se deva compreender que o entrelaçador de símbolos pode ser utilizado com outros modos e outras normas DVB. A Figura 1 proporciona um diagrama de blocos exemplificativo de um transmissor OFDM Codificado que pode ser utilizado, por exemplo, para transmitir imagens de vídeo e sinais de áudio de acordo com a norma DVB-T2. Na Figura 1, uma fonte de programa gera dados a transmitir por um transmissor COFDM. Um codificador 2 de vídeo, codificador 4 de áudio e codificador 6 de dados geram vídeo, áudio e outros dados a transmitir que são fornecidos a um multiplexador 10 de programa. A saída do multiplexador 10 de programa forma um fluxo multiplexado com outra informação necessária para comunicar o vídeo, áudio e outros dados. O multiplexador 10 proporciona um fluxo num canal 12 de ligação. Podem existir muitos desses fluxos multiplexados que são fornecidos a ramos A, B etc. diferentes. Para simplificar, descreve-se apenas o ramo A.

Como se mostra na Figura 1, um transmissor 20 COFDM recebe o fluxo num bloco 22 de adaptação de multiplexador e dispersão de energia. O bloco 22 de adaptação de multiplexador e dispersão de energia aplica aos dados um efeito aleatório e fornece os dados apropriados a um codificador 24 de correcção de erros sem canal de retorno, que realiza a codificação para correcção de erros do 11 fluxo. É proporcionado um entrelaçador 26 de bits para entrelaçar os bits de dados codificados que, para o exemplo de DVB-T2, é a saída do codificador LDCP/BCH. A saída do entrelaçador 26 de bits é fornecida a um mapeador 28 de bits em constelação, que mapeia grupos de bits sobre um ponto de constelação, que vai ser utilizado para transportar os bits de dados codificados. As saídas do mapeador 28 de bits em constelação são identificações de pontos de constelação que representam componentes reais e imaginários. As identificações de pontos de constelação representam símbolos de dados formados a partir de dois ou mais bits dependendo do esquema de modulação utilizado. Estes serão designados por células de dados. Estas células de dados são passadas através de um entrelaçador 30 de tempo cujo efeito é entrelaçar células de dados resultantes de múltiplas palavras de código LDPC.

As células de dados são recebidas por um construtor 32 de tramas, com células de dados produzidas pelo ramo B, etc. na Figura 1, através de outros canais 31.0 construtor 32 de tramas forma, então, muitas células de dados em sequências a veicular sobre símbolos COFDM, em que um símbolo COFDM compreende várias células de dados, sendo cada célula de dados mapeada sobre uma das subportadoras. 0 número de subportadoras dependerá do modo de funcionamento do sistema, que pode incluir um de entre lk, 2k, 4k, 8k, 16k, ou 32k, proporcionando cada modo um número diferente de subportadoras de acordo, por exemplo, com o seguinte quadro: 12

Número de Subportadoras Adaptadas de DVB-T/H

Modo Subportadoras 1K 756 2K 1512 4K 3024 8K 6048 16K 12096 32K 21492

Assim, a título de exemplo, o número de subportadoras para o modo 16k é doze mil e noventa e seis. Para o sistema DVB-T2, o número de subportadoras por símbolo OFDM pode variar dependendo do número de portadoras piloto e outras portadoras reservadas. Assim, em DVB-T2, ao contrário da DVB-T, o número de subportadoras para transportar dados não está fixo. As operadoras de radiodifusão podem seleccionar um dos modos de funcionamento de entre lk, 2k, 4k, 8k, 16k, 32k, proporcionando, cada modo, uma gama de subportadoras para dados por símbolo OFDM, sendo o máximo disponível, para cada um destes modos, 1024, 2048, 4096, 9192, 16384, 32768 respectivamente. Em DVB-T2, uma trama de camada física é composta por muitos símbolos OFDM. Tipicamente, a trama inicia-se com um ou mais preâmbulos ou símbolos OFDM P2, os quais são, depois, seguidos por uma carga útil de números transportando símbolos OFDM. O fim da trama de camada física é marcado por símbolos de fecho de trama. Para cada modo de funcionamento, o número de subportadoras pode ser diferente para cada tipo de símbolo. Além disso, isto pode variar para cada um de acordo com o facto de se seleccionar ou não uma extensão de largura de banda, se se habilita uma reserva de tonalidade e de acordo com que padrão de subportadora piloto 13 for seleccionado. Sendo assim, é difícil uma generalização para um número específico de subportadoras por símbolo OFDM. No entanto, o entrelaçador de frequências para cada modo pode entrelaçar qualquer símbolo cujo número de subportadoras seja mais pequeno do que ou igual ao número máximo disponível de subportadoras para o modo dado. Por exemplo, no modo lk, o entrelaçador trabalhará para símbolos com o número de subportadoras menor que ou igual a 1024 e para o modo 16k, com o número de subportadoras menor que ou igual a 16384. A sequência de células de dados a transportar em cada símbolo COFDM é, depois, transferida para o entrelaçador 33 de símbolos. O símbolo COFDM é, depois, gerado por um bloco 37 construtor de símbolos COFDM que introduz sinais piloto e de sincronização provenientes de um formador 36 de sinais piloto e embebidos. Um modulador 38 OFDM forma, então, o símbolo OFDM no domínio do tempo que é fornecido a um processador 40 de inserção de intervalo de guarda para gerar um intervalo de guarda entre símbolos e, depois, a um conversor 42 digital-analógico e, finalmente, a um amplificador RF dentro de um andar 44 de entrada RF para ser difundido pelo transmissor COFDM a partir de uma antena 46.

Proporcionando um Modo 16k

Para criar um modo 16k novo, devem definir-se vários elementos, um dos quais é o entrelaçador 33 de símbolos 16k. O mapeador 28 de bits em constelação, entrelaçador 33 de símbolos e o construtor 32 de tramas são mostrados com maior detalhe na Figura 2. 14

Como explicado acima, a presente invenção proporciona um equipamento para proporcionar um mapeamento quase ideal dos símbolos de dados sobre os sinais de subportadora OFDM. De acordo com a técnica exemplificativa, o entrelaçador de símbolos é proporcionado para efectuar o mapeamento ideal de símbolos de dados de entrada sobre sinais de subportadora COFDM de acordo com um código de permutação e polinómio gerador, que tem sido verificado por análise de simulação.

Como se mostra na Figura 2, proporciona-se uma ilustração exemplificativa mais detalhada do mapeador 28 de bits em constelação e do construtor 32 de tramas para ilustrar uma forma de realização exemplificativa da técnica presente. Bits de dados recebidos do entrelaçador 26 de bits através de um canal 62 são agrupados em conjuntos de bits a mapear sobre uma célula de dados, de acordo com um número de bits por símbolo proporcionados pelo esquema de modulação. Os grupos de bits, que formam uma palavra de dados, são fornecidos em paralelo através de canais 64 de dados a um processador 66 de mapeamento. 0 processador 66 de mapeamento selecciona, depois, um dos símbolos de dados, de acordo com um mapeamento pré-atribuído. 0 ponto de constelação é representado por um componente real e um imaginário que é fornecido ao canal 29 de saída como um de entre um conjunto de entradas no construtor 32 de tramas. 0 construtor 32 de tramas recebe as células de dados do mapeador 28 de bits em constelação através do canal 29, em conjunto com células de dados dos outros canais 31. Depois de construir uma trama de muitas sequências de células COFDM, as células de cada símbolo COFDM são, então, escritas numa memória 100 de entrelaçador e extraídas da memória 100 de entrelaçador de acordo com endereços de escrita e endereços de leitura 15 gerados por um gerador 102 de endereços. De acordo com a ordem de escrita e extracção, obtém-se um entrelaçamento das células de dados, gerando-se endereços apropriados. O funcionamento do gerador 102 de endereços e da memória 100 de entrelaçador serão descritos em maior detalhe, resumidamente, recorrendo às Figuras 3, 4 e 5. As células de dados entrelaçadas são, depois, combinadas com símbolos piloto e de sincronização recebidos do formador 36 de sinalização piloto e embebida num construtor 37 de símbolos OFDM para formar o símbolo COFDM, que é fornecido ao modulador 38 de OFDM como explicado acima.

Entrelaçador A Figura 3 proporciona um exemplo de partes do entrelaçador 33 de símbolos, que ilustram a presente técnica para entrelaçamento de símbolos. Na Figura 3, as células de dados de entrada provenientes do construtor 32 de tramas são escritas na memória 100 de entrelaçador. As células de dados são escritas na memória 100 de entrelaçador de acordo com um endereço de escrita fornecido por um gerador 102 de endereços num canal 104 e extraídas da memória 100 de entrelaçador de acordo com um endereço de leitura fornecido pelo gerador 102 de endereços num canal 106. O gerador 102 de endereços gera o endereço de escrita e o endereço de leitura, como explicado abaixo, dependendo de o símbolo COFDM ser ímpar ou par, o que é identificado a partir de um sinal fornecido por um canal 108, e dependendo de um modo seleccionado, o que é identificado a partir de um sinal fornecido por um canal 110. Como explicado, o modo pode ser um de entre um modo lk, modo 2k, modo 4k, modo 8k, modo 16k ou um modo 32k. Como explicado abaixo, o endereço de escrita e o endereço de leitura são gerados diferentemente para 16 símbolos ímpares e pares, como explicado recorrendo à Figura 4, que proporciona uma implementação exemplificativa da memória 100 de entrelaçador.

No exemplo mostrado na Figura 4, mostra-se que a memória de entrelaçador compreende uma parte 100 superior ilustrando o funcionamento da memória de entrelaçador no transmissor e uma parte 340 inferior, que ilustra o funcionamento da memória de desentrelaçador no receptor. O entrelaçador 100 e o desentrelaçador 340 são mostrados em conjunto na Figura 4 com o objectivo de facilitar a compreensão do seu funcionamento. Como se mostra na Figura 4, uma representação da comunicação entre o entrelaçador 100 e o desentrelaçador 340 através de outros dispositivos e através de um canal de transmissão foi simplificada e representada como uma secção 140 entre o entrelaçador 100 e o desentrelaçador 340. O funcionamento do entrelaçador 100 é descrito nos parágrafos seguintes.

Embora a Figura 4 proporcione uma ilustração de apenas quatro células de dados de entrada sobre um exemplo de quatro sinais de subportadora de um símbolo COFDM, deve compreender-se que a técnica ilustrada na Figura 4 pode ser alargada a um maior número de subportadoras, tal como 756 para o modo lk, 1512 para o modo 2k, 3024 para o modo 4k e 6048 para o modo 8k, 12096 para o modo 16k e 24192 para o modo 32k. O endereçamento de entrada e saída da memória 100 de entrelaçador mostrada na Figura 4 é mostrado para símbolos ímpares e pares. Para um símbolo COFDM par, as células de dados são retiradas do canal 77 de entrada e escritas na memória 124.1 de entrelaçador de acordo com uma sequência de endereços 120 gerada para cada símbolo COFDM pelo gerador 102 de endereços. Os 17 endereços de escrita são aplicados ao símbolo par para que, como ilustrado, se efectue o entrelaçamento pela reorganização dos endereços de escrita. Por conseguinte, para cada símbolo entrelaçado, y(h(q)) = y'(q).

Para símbolos ímpares é utilizada a mesma memória 124.2 de entrelaçador. No entanto, como se mostra na Figura 4 para o símbolo ímpar, a ordem 132 de escrita está na mesma sequência de endereços utilizada para extrair o prévio símbolo 126 par. Esta característica permite que as implementações de entrelaçador de símbolos pares e ímpares utilizem apenas uma memória 100 de entrelaçador desde que a operação de extracção para um dado endereço seja realizada antes da operação de escrita. As células de dados escritas na memória 124 de entrelaçador durante símbolos ímpares são, depois, extraídas numa sequência 134 gerada pelo gerador 102 de endereços para o símbolo COFDM par seguinte e assim por diante. Assim, apenas um endereço é gerado por símbolo, sendo a extracção e a escrita para símbolo CODFM ímpar/par realizadas ao mesmo tempo.

Em resumo, como representado na Figura 4, uma vez que o conjunto de endereços H(q) tenha sido calculado para todas as subportadoras activas, o vector de entrada Y"=(y"o, y"i, y^2'··· YNmax-i") é processado para produzir o vector entrelaçado Y=(yo,yi,y2....yNmax-i ) definido por: yH(q) = y'q para símbolos pares para q = 0....,Nmax-l Yq =y^H(q) para símbolos ímpares para q = 0, ...,Nmax-l

Por outras palavras, para símbolos OFDM pares, as palavras de entrada são escritas numa forma permutada numa memória e extraídas numa forma sequencial, enquanto para símbolos impares, 18 são escritas sequencialmente e extraídas permutadas. No caso acima, a permutação H(q) é definida pelo quadro seguinte: q 0 12 3 H (q) 13 0 2

Quadro 1: permutação para o caso simples em que Nmax = 4

Como se mostra na Figura 4, a função do desentrelaçador 340 é inverter o entrelaçamento aplicado pelo entrelaçador 100, aplicando o mesmo conjunto de endereços gerados por um gerador de endereços equivalente, mas aplicando os endereços de escrita e extracção de modo inverso. Sendo assim, para símbolos pares, os endereços 342 de escrita estão em ordem sequencial, enquanto os endereços 344 de extracção são proporcionados pelo gerador de endereços. De modo correspondente, para símbolos ímpares, a ordem 346 de escrita é determinada a partir do conjunto de endereços gerado pelo gerador de endereços, enquanto a extracção 348 é em ordem sequencial.

Geração de Endereço para o Modo 16k

Um diagrama de blocos esquemático do algoritmo utilizado para gerar a função H(q) de permutação está representado na Figura 5, para o modo 16k.

Na Figura 5, mostra-se uma implementação do gerador 102 de endereços para o modo 16k. Na Figura 5, um registo de deslocamento com realimentação linear é formado por treze andares 200 de registo e uma porta 202 Ou-exclusiva que está ligada aos andares do registo 200 de deslocamento de acordo com 19 um polinómio gerador. Por conseguinte, de acordo com o conteúdo do registo 200 de deslocamento, um bit seguinte do registo de deslocamento é proporcionado a partir da saída da porta 202 Ou-exclusiva ao aplicar uma operação ou-exclusiva ao conteúdo dos registos R[0], R[l], R[4], R[5], R[9], R[ll], de deslocamento de acordo com o polinómio gerador:

De acordo com o polinómio gerador, uma sequência de bits pseudo-aleatória é gerada a partir do conteúdo do registo 200 de deslocamento. No entanto, com o objectivo de gerar um endereço para o modo 16k, como ilustrado, proporciona-se um circuito 210 de permutação que permuta, efectivamente, a ordem dos bits dentro do registo 200.1 de deslocamento a partir de uma ordem R'í[n] para uma ordem R±[n] na saída do circuito 210 de permutação. Treze bits da saída do circuito 210 de permutação são, depois, fornecidos num canal 212 de ligação ao qual é adicionado um bit mais significativo através de um canal 214, que é fornecido por um circuito 218 de mudança de estado. Um endereço de catorze bits é, por conseguinte, gerado no canal 212. No entanto, com o objectivo de assegurar a autenticidade de um endereço, um circuito 216 de verificação de endereço analisa o endereço gerado para determinar se ultrapassa um valor máximo predeterminado. O valor máximo predeterminado pode corresponder ao número máximo de sinais de subportadora que estão disponíveis para símbolos de dados dentro do símbolo COFDM, disponível para o modo que está a ser utilizado. No entanto, o entrelaçador para o modo 16k também pode ser utilizado para outros modos, para que o gerador 102 de endereços também possa ser utlizado para o modo 2k, modo 4k, modo 8k, modo 20 16k e modo 32k, ajustando-se de acordo com o número do endereço válido máximo.

Se o endereço gerado ultrapassar o valor máximo predeterminado, então, é gerado um sinal de controlo pela unidade 216 de verificação de endereço e fornecido através de um canal 220 de ligação a uma unidade 224 de controlo. Se o endereço gerado ultrapassar o valor máximo predeterminado, então, este endereço é rejeitado e um novo endereço regenerado para o símbolo particular.

Para o modo 16k, define-se uma palavra R'i de bits (Nr -1), com Nr = log2 Mmax, em que Mmax = 16384 utilizando um LFSR (Registo de Deslocamento com Realimentação Linear).

Os polinómios utilizados para gerar esta sequência são:

Modo 16k: R'i [12] =R'i_1 [0]©R'i-i [1]®R'í-i [4]®R'i_i [5]©RVi [9]®R'i_i [11] em que i varia de 0 a Mmax - 1

Depois de uma palavra R'± ser gerada, a palavra R'i é submetida a uma permutação para produzir outra palavra de bits (Nr - 1) denominada R±. R± é derivada de R'i pelas seguintes permutações de bits:

Permutação de bits bit para o modo 16k

Posições de bits 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições de bits Ri 8 4 3 2 0 11 1 5 12 10 6 7 9 21 A título de exemplo, isto significa que, para o modo 16k, o número de bits 12 de R'i é enviado no número 8 de posição de bit de Ri. 0 endereço H(q) é, então, obtido a partir de R± através da seguinte equação:

A parte (imod2).2Nr 1 da equaçao acima é representada na Figura 5 pelo bloco T 218 de mudança de estado. É, então, realizada uma verificação de endereço em H(q) para verificar se o endereço gerado está dentro da gama de endereços aceitáveis: se (H (q) <Nmax) , em que Nmax=12096, por exemplo, no modo 16k, então o endereço é válido. Se o endereço não for válido, a unidade de controlo é informada e experimentará gerar um novo H(q) incrementando o índice i. A função do bloco de mudança de estado é garantir que não se gera um endereço que ultrapasse Nmax duas vezes numa fila. Com efeito, se um valor superior for gerado, isto significa que o MSB (i. e., o bit de alternância) do endereço H(q) era um. Assim, o valor gerado seguinte terá um MSB com o valor de zero, assegurando a produção de um endereço válido.

As equações seguintes resumem o comportamento global e ajudam a compreender a estrutura em ciclo deste algoritmo: 22 q 5» 0; for (t = 0; i < Mmax; i = i + 1) w,-» { H(q) = (i mod2).2N'"s + TRj<j)-2j;

Como será explicado resumidamente, num exemplo do gerador de endereços, o código de permutação mencionado acima é utilizado para gerar endereços para todos os símbolos OFDM. Noutro exemplo, os códigos de permutação podem ser alterados entre símbolos, com o efeito de um conjunto de códigos de permutação percorrerem símbolos OFMD sucessivos. Com esta finalidade, as linhas 108, 110 de controlo que proporcionam uma indicação sobre se o símbolo OFDM é ímpar ou par e o modo actual são utilizados para seleccionar o código de permutação. Este modo exemplificativo em que uma pluralidade de códigos de permutação são percorridos é particularmente apropriado para o exemplo em que só se utiliza o entrelaçador ímpar, que será explicado mais tarde. Um sinal indicando que um código de permutação diferente deverá ser utilizado é proporcionado através de um canal 111 de controlo. A título de exemplo, os códigos de permutação possíveis são previamente armazenados no circuito 210 de código de permutação. Noutro exemplo, a unidade 224 de controlo fornece o novo código de permutação a utilizar para um símbolo OFDM. 23

Análise de Suporte do Gerador de Endereços para o Modo 16k A selecção do polinómio de gerador e do código de permutação acima explicado para o gerador 102 de endereços para o modo 16k tem sido identificada após análise de simulação do desempenho relativo do entrelaçador. O desempenho relativo do entrelaçador tem sido avaliado utilizando uma capacidade relativa do entrelaçador para separar símbolos sucessivos ou uma "qualidade de entrelaçamento". Como acima mencionado, efectivamente, o entrelaçamento deve realizar-se tanto para símbolos pares como para ímpares, com o objectivo de utilizar uma única memória de entrelaçador. A medida relativa da qualidade do entrelaçador é determinada definindo uma distância D (em número de subportadoras). É escolhido um critério C para identificar um número de subportadoras que estão à distância < D na saída do entrelaçador e que estavam à distância ^ D na entrada do entrelaçador, sendo o número de subportadoras para cada distância D, então, ponderado em relação à distância relativa. O critério C é avaliado tanto para símbolos COFDM pares como para ímpares. A minimização de C produz um entrelaçador de qualidade superior.

d^D d~D C = £NM<í)/íf + £n «u(d)ld l í em que: NeVen(d) e N0dd(d) são o número de subportadoras num símbolo par e ímpar, respectivamente, na saída do entrelaçador que se situa dentro do espaçamento d entre subportadoras.

Mostra-se, na Fig. 6(a), uma análise do entrelaçador identificado acima para o modo 16k, para um valor de D=5, para os símbolos COFDM pares e na Figura 6 (b) para o símbolo COFDM ímpar. De acordo com a análise acima, o valor de C para o código 24 de permutação acima identificado para o modo 16k produziu um valor de C = 22,43, visto que o número ponderado de subportadoras com símbolos que são separadas por cinco ou menos na saída de acordo com as equações acima era 22,43. É proporcionada uma análise correspondente para um código de permutação alternativo para símbolos COFDM pares na Figura 6(c) e para símbolos COFDM ímpares na Figura 6(d). Como pode ser visto em comparação com os resultados ilustrados nas Figuras 6 (a) e 6(b), existem mais componentes presentes que representam símbolos separados por distâncias pequenas, tais como D = 1 e D = 2, em comparação com os resultados mostrados na Figura 6 (a) e 6(b), ilustrando que o código de permutação identificado acima para o entrelaçador de símbolos de modo 16k produz um entrelaçador de qualidade superior. Códigos de Permutação Alternativos

Verificou-se que os seguintes nove códigos alternativos possíveis (posições de bits [n]Ri, em que n=l a 9) proporcionavam um entrelaçador de símbolos com uma boa qualidade, como determinado pelo critério C acima identificado.

Posições de bits r; 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições de bits [1] Ri 7 12 5 8 9 1 2 3 4 10 6 11 0 Posições de bits [2]Ri 8 5 4 9 2 3 0 1 6 11 7 12 10 Posições de bits [3]Ri 7 5 6 9 11 2 3 0 8 4 1 12 10 Posições de bits [4]Rí 11 5 10 4 2 1 0 7 12 8 9 6 3 Posições de bits [5] R± 3 9 4 10 0 6 1 5 8 11 7 2 12 Posições de bits [6] Ri 4 6 3 2 0 7 1 5 8 10 12 9 11 25

Posições de bits [7]R± 10 4 3 2 1 8 0 6 7 9 11 5 12 Posições de bits [8]R± 10 4 11 3 7 1 5 0 2 12 8 6 9 Posições de bits [9]R± 2 4 11 9 0 10 1 7 8 6 12 3 5 Permutação de bits para o modo 16k

Receptor A Figura 7 proporciona uma ilustração exemplificativa de um receptor que pode ser utilizado com a presente técnica. Como se mostra na Figura 7, um sinal COFDM é recebido por uma antena 300 e detectado por um sintonizador 302 e convertido numa forma digital por um conversor 304 analógico-digital. Um processador 306 de remoção de intervalos de guarda remove o intervalo de guarda de um símbolo COFDM recebido, antes de os dados serem recuperados do símbolo COFDM utilizando um processador 308 de Transformada de Fourier Rápida em combinação com um estimador de canal e correcção 310 em cooperação com uma unidade 311 de descodificação de sinalização embebida, de acordo com técnicas conhecidas. Os dados desmodulados são recuperados de um mapeador 312 e fornecidos a um desentrelaçador 314 de símbolos, cujo funcionamento consiste em efectuar o mapeamento inverso do símbolo de dados recebido para regenerar um fluxo de dados de saída com os dados desentrelaçados. O desentrelaçador 314 de símbolos é formado por um aparelho de processamento de dados, como mostrado na Figura 7, com uma memória 540 de entrelaçador e um gerador 542 de endereços. A memória de entrelaçador é igual à da Figura 4 e funciona como já explicado acima para efectuar o desentrelaçamento utilizando conjuntos de endereços gerados pelo gerador 542 de endereços. O gerador 542 de endereços é formado como se mostra na Figura 8 e 26 está configurado para gerar endereços correspondentes para mapear os símbolos de dados recuperados de cada um dos sinais de subportadora COFDM num fluxo de dados de saída.

As partes restantes do receptor COFDM mostrado na Figura 7 são proporcionadas para efectuar a descodificação 318 para correcção de erros para corrigir erros e recuperar uma estimativa dos dados fonte.

Uma vantagem proporcionada pela técnica presente, tanto para o receptor como para o transmissor, é que um entrelaçador de símbolos e um desentrelaçador de símbolos que funcionam nos receptores e transmissores podem ser comutados entre o modo lk, 2k, 4k, 8k, 16k e o 32k alterando os polinómios geradores e a ordem de permutação. Consequentemente, o gerador 542 de endereços mostrado na Figura 8 inclui uma entrada 544, proporcionando uma indicação do modo, assim como uma entrada 546 indicando se existem símbolos COFDM ímpares/pares. Uma implementação flexível é proporcionada, por esse meio, porque um entrelaçador e desentrelaçador de símbolos podem ser formados como se mostra nas Figuras 3 e 8, com um gerador de endereços como ilustrado em qualquer das Figuras 5. 0 gerador de endereços pode, por conseguinte, ser adaptado a modos diferentes alterando os polinómios geradores e as ordens de permutação indicadas para cada um dos modos. Por exemplo, isto pode ser efectuado utilizando uma alteração de software. Alternativamente, em outras formas de realização, um sinal embebido indicando o modo da transmissão DVB-T2 pode ser detectado no receptor, na unidade 311 de processamento de sinalização embebida, e utilizado para configurar automaticamente o desentrelaçador de símbolos de acordo com o modo detectado. 27

Utilização Óptima de Entrelagadores ímpares

Como se mostra na Figura 4, dois processos de entrelaçamento de símbolos, um para os símbolos COFDM pares e um para os símbolos COFDM ímpares, permitem reduzir a quantidade de memória utilizada durante o entrelaçamento. No exemplo mostrado na Figura 4, a ordem de escrita para o símbolo ímpar é igual à ordem de extracção para o símbolo par, por conseguinte, enquanto um símbolo ímpar está a ser extraído da memória, um símbolo par pode ser escrito no mesmo local onde se fez a extracção; subsequentemente, quando esse símbolo par é extraído da memória, o símbolo ímpar seguinte pode ser escrito no local onde se fez a extracção.

Como mencionado acima, durante uma análise experimental do desempenho dos entrelaçadores (utilizando o critério C como definido acima) e, por exemplo, mostrado na Figura 9(a) e Figura 9(b), descobriu-se que os esquemas de entrelaçamento concebidos para os entrelaçadores de símbolos de 2k e 8k para DVB-T e o entrelaçador de símbolos de 4k para DVB-H funcionam melhor para símbolos ímpares que para símbolos pares. Assim, a partir dos resultados de avaliação de desempenho dos entrelaçadores, por exemplo, como ilustrado pelas Figuras 9 (a) e 9(b), verificou-se que os entrelaçadores ímpares funcionam melhor que os entrelaçadores pares. Isto pode ser visto ao comparar a Figura 9(a) que mostra resultados para um entrelaçador para símbolos pares com a Figura 6 (b) ilustrando resultados para símbolos ímpares: pode ser visto que a distância média na saída do entrelaçador de subportadoras adjacentes na entrada do entrelaçador é maior para um entrelaçador para símbolos ímpares do que para um entrelaçador para símbolos pares. 28

Como se compreenderá, a quantidade de memória de entrelaçador necessária para implementar um entrelaçador de símbolos depende do número de símbolos de dados a mapear sobre os símbolos de portadora COFDM. Assim, um entrelaçador de símbolos de modo 16k necessita de metade da memória exigida para implementar um entrelaçador de símbolos de modo 32k e, de modo semelhante, a quantidade de memória necessária para implementar um entrelaçador de símbolos de 8k é metade da exigida para implementar um entrelaçador de 16k. Por conseguinte, um transmissor ou receptor que está configurado para implementar um entrelaçador de símbolos de um modo, que estabelece o número de máximo símbolos de dados que podem ser transportados por símbolo OFDM, incluirá memória suficiente para implementar dois processos de entrelaçamento ímpares para qualquer outro modo, que proporciona metade ou menos do que metade do número de subportadoras por símbolo OFDM naquele modo máximo específico. Por exemplo, um receptor ou transmissor incluindo um entrelaçador 32k terá memória suficiente para acomodar dois processos de entrelaçamento ímpar de 16k, cada um com a sua própria memória 16k.

Por conseguinte, com o objectivo de explorar o melhor desempenho dos processos de entrelaçamento ímpares, pode elaborar-se um entrelaçador de símbolos apto a acomodar múltiplos modos de modulação para se utilizar apenas um processo de entrelaçamento de símbolos ímpares se estiver num modo que compreenda metade ou menos de metade do número de subportadoras num modo máximo, que representa o número máximo de subportadoras por símbolo OFDM. Este modo máximo, por conseguinte, estabelece a dimensão de memória máxima. Por exemplo, num transmissor/receptor habilitado para o modo 32k, quando funciona 29 num modo com menos portadoras (i. e., 16k, 8k, 4k ou lk) então, em vez de se empregar processos de entrelaçamento de símbolos pares e ímpares separados, utilizam-se dois entrelaçadores ímpares.

Uma ilustração de uma adaptação do entrelaçador 33 de símbolos que se mostra na Figura 3 quando se entrelaçam símbolos de dados de entrada sobre as subportadoras de símbolos OFDM no modo de entrelaçamento ímpar só é mostrada na Figura 10. O entrelaçador 33.1 de símbolos corresponde exactamente ao entrelaçador 33 de símbolos mostrado na Figura 3, excepto no facto de o gerador 102.1 de endereços estar adaptado para realizar apenas o processo de entrelaçamento ímpar. Para o exemplo mostrado na Figura 10, o entrelaçador 33.1 de símbolos está a funcionar num modo em que o número de símbolos de dados que podem ser transportados por símbolo OFDM é menor do que metade do número máximo que pode ser transportado por um símbolo OFDM num modo de funcionamento com o maior número de subportadoras por símbolo OFDM. Sendo assim, o entrelaçador 33.1 de símbolos foi configurado para dividir a memória 100 de entrelaçador. No caso da presente ilustração mostrada na Figura 10, a memória 100 de entrelaçador é, então, dividida em duas partes 401, 402. A título ilustrativo do entrelaçador 33.1 de símbolos funcionando num modo no qual os símbolos de dados são mapeados sobre os símbolos OFDM utilizando o processo de entrelaçamento ímpar, a Figura 10 proporciona uma vista ampliada de cada metade da memória 401, 402 de entrelaçador. A ampliação proporciona uma ilustração do modo de entrelaçamento ímpar como representado pelo lado do transmissor para quatro símbolos A, B, C, D reproduzidos da Figura 4. Assim como mostrado na Figura 10, para sucessivos conjuntos do primeiro e segundo símbolos de dados, os símbolos de dados são escritos na memória 401, 402 de 30 entrelaçador numa ordem sequencial e extraídos de acordo com os endereços gerados pelo gerador 102 de endereços numa ordem permutada de acordo com os endereços gerados pelo gerador de endereços, como previamente explicado. Assim, como ilustrado na Figura 10, uma vez que um processo de entrelaçamento ímpar está a ser realizado por sucessivos conjuntos de um primeiro e segundo conjuntos de símbolos de dados, a memória de entrelaçador deve ser dividida em duas partes. Símbolos provenientes de um primeiro conjunto de símbolos de dados são escritos numa primeira metade da memória 401 de entrelaçador e símbolos provenientes de um segundo conjunto de símbolos de dados são escritos numa segunda parte da memória 402 de entrelaçador, porque o entrelaçador de símbolos já não consegue reutilizar as mesmas partes da memória de entrelaçador de símbolos como acontece quando se funciona num modo ímpar e par de entrelaçamento.

Um exemplo correspondente do entrelaçador no receptor, que aparece na Figura 8, mas adaptado para funcionar com um processo de entrelaçamento ímpar é mostrado apenas na Figura 11. Como se mostra na Figura 11, a memória 540 de entrelaçador é dividida em duas metades 410, 412 e o gerador 542 de endereços é adaptado para escrever símbolos de dados na memória de entrelaçador e extrair símbolos de dados da memória de entrelaçador para as respectivas partes da memória 410, 402, para sucessivos conjuntos de símbolos de dados, para implementar apenas um processo de entrelaçamento ímpar. Por conseguinte, em correspondência com a representação mostrada na Figura 10, a Figura 11 mostra o mapeamento do processo de entrelaçamento que é realizado no receptor e ilustrado na Figura 4 como uma vista ampliada funcionando tanto para a primeira como para a segunda metades da memória 410, 412 de entrelaçador. Assim, um primeiro 31 conjunto de símbolos de dados é escrito numa primeira parte da memória 410 de entrelaçador numa ordem permutada definida de acordo com os endereços gerados pelo gerador 542 de endereços, como ilustrado pela ordem de escrita nos símbolos de dados que proporcionam uma sequência de escrita de 1, 3, 0, 2. Como ilustrado, os símbolos de dados são, depois, extraídos da primeira parte da memória 410 de entrelaçador numa ordem sequencial, recuperando, assim, a sequência original A, B, C, D.

Correspondentemente, um segundo conjunto subsequente de símbolos de dados que são recuperados de um sucessivo símbolo OFDM são escritos na segunda metade da memória 412 de entrelaçador de acordo com os endereços gerados pelo gerador 542 de endereços numa ordem permutada e extraídos para o fluxo de dados de saída de dados numa ordem sequencial. A título de exemplo, os endereços gerados por um primeiro conjunto de símbolos de dados para escrever na primeira metade da memória 410 de entrelaçador podem ser reutilizados para escrever um segundo conjunto de símbolos de dados subsequente na memória 412 de entrelaçador. Correspondentemente, o transmissor também pode reutilizar endereços gerados para uma metade do entrelaçador para um primeiro conjunto de símbolos de dados para extrair um segundo conjunto de símbolos de dados que foram escritos na segunda metade da memória em ordem sequencial.

Entrelaçador ímpar com Deslocamento utiliza dois utilizando uma não um único 0 desempenho de um entrelaçador, que entrelaçadores ímpares pode ser ainda melhorado sequência de entrelaçadores apenas ímpares e 32 entrelaçador apenas ímpar, para que qualquer bit de entrada de dados no entrelaçador não module sempre a mesma portadora no símbolo OFDM.

Uma sequência de entrelaçadores apenas ímpares pode ser realizada: • adicionando um deslocamento do endereço de entrelaçador módulo o número de portadoras de dados, ou • utilizando uma sequência de permutações no entrelaçador.

Adicionando um Deslocamento A adição de um deslocamento ao endereço de entrelaçador módulo o número de portadoras de dados desloca e rola, efectivamente, o símbolo OFDM para que qualquer bit de entrada de dados no entrelaçador nem sempre module a mesma portadora no símbolo OFDM. Assim, o gerador de endereços poderia incluir, facultativamente, um gerador de deslocamento, que gera um deslocamento num endereço gerado pelo gerador de endereço no canal H(q) de saída. 0 deslocamento alterará cada símbolo. Por exemplo, este deslocamento pode proporcionar uma sequência cíclica. Esta sequência cíclica pode ter, por exemplo, um comprimento 4 e pode consistir, por exemplo, em números primos. Por exemplo, uma tal sequência pode ser: 0,41,97,157 33

Além disso, o deslocamento pode ser uma sequência aleatória, que pode ser gerada por outro gerador de endereços a partir de um entrelaçador de símbolos OFDM semelhante ou pode ser gerada por alguns outros meios.

Utilização de uma Sequência de Permutações

Como se mostra na Figura 5, uma linha 111 de controlo estende-se desde a unidade de controlo do gerador de endereços até ao circuito de permutação. Como mencionado acima, a título de exemplo, o gerador de endereços pode aplicar um código de permutação diferente a partir de um conjunto de códigos de permutação para símbolos OFDM sucessivos. A utilização de uma sequência de permutações no gerador de endereços de entrelaçador reduz a probabilidade de qualquer bit de entrada de dados no entrelaçador nem sempre modular a mesma subportadora no símbolo OFDM.

Por exemplo, esta poderia ser uma sequência cíclica, para que um código de permutação diferente num conjunto de códigos de permutação numa sequência fosse utilizado para símbolos OFDM sucessivos e, depois, repetido. Esta sequência cíclica poderia ter, por exemplo, um comprimento de dois ou quatro. Para o exemplo do entrelaçador de símbolos 16k, uma sequência de dois códigos de permutação que são percorridos por símbolo OFDM poderia ser, por exemplo: 8432011151210679 7953111402121086 34 enquanto uma sequência de quatro códigos de permutação poderia ser: 8432011151210679 7953111402121086 6117523011081294 5129031024678111 A comutação de um código de permutação para outro poderia ser efectuada em resposta a uma mudança no sinal Ímpar/Par indicado no canal 108 de controlo. Em resposta, a unidade 224 de controlo altera o código de permutação no circuito 210 de código de permutação através da linha 111 de controlo. Para o exemplo de um entrelaçador de símbolo lk, dois códigos de permutação poderiam ser: 432105678 325014786 enquanto quatro códigos de permutação poderiam ser: 432105678 325014786 753826140 168253407

Outras combinações de sequências podem ser possíveis para os modos 2k, 4k e 8k de portadora ou, de facto, o modo de portadora 0,5k. Por exemplo, os códigos de permutação seguintes para cada um dos 0,5k, 2k, 4k e 8k proporcionam uma boa descorrelação de símbolos e podem ser utilizados ciclicamente para gerar o 35 deslocamento ao endereço gerado por um gerador de endereços para cada um dos modos respectivos:

Modo 2k: 0751826934* 4832901567 8390215746 7048369152

Modo 4k: 710581249036** 627108034195 954231010687 141039726508

Modo 8 k: 51130108692417* 10854291067311 11698472101053 83117915640210

Para os códigos de permutação acima indicados, os primeiros dois poderiam ser utilizados num ciclo de duas sequências, enquanto todos os quatro poderiam ser utilizados para um quarto ciclo de sequência. Além disso, algumas sequências adicionais de quatro códigos de permutação, que são percorridas para proporcionar o deslocamento num gerador de endereços para produzir uma boa descorrelação nos simbolos entrelaçados (alguns são comuns aos de cima) são proporcionadas abaixo:

Modo 0,5k: 37461205 42573016 36 53604127 61052743

Modo 2k: 0751826934* 3270158496 4832901567 7395210648

Modo 4k: 710581249036** 627108034195 103412706859 089510463217

Modo 8k: 51130108692417* 81076052139411 11369274105108 10817560114293

* estas são as permutações na norma DVB-T ** estas são as permutações na norma DVB-H

Exemplos de geradores de endereço, e de entrelaçadores correspondentes, para os modos 2k, 4k e 8k, são divulgados no pedido de patente Europeia número 04251667.4. Um gerador de endereço para o modo 0,5k é divulgado no pedido de patente UK co-pendente número 0722553.5. Podem ser feitas várias modificações nas formas de realização acima descritas sem sair 37 do âmbito da presente invenção. Em particular, a representação exemplificativa de polinómio gerador e da ordem de permutação que foram utilizados para representar aspectos da invenção não pretendem ser limitativos e estendem-se a formas equivalentes do polinómio gerador e da ordem de permutação dentro do âmbito das reivindicações anexas.

Como será entendido, o transmissor e receptor mostrados nas Figuras 1 e 7 são, respectivamente, proporcionados apenas a título ilustrativo e não limitativo. Por exemplo, deve compreender-se que a posição do entrelaçador e desentrelaçador de símbolos relativamente, por exemplo, ao entrelaçador de bits e ao mapeador pode ser alterada. Como se deve compreender, o efeito do entrelaçador e desentrelaçador não é alterado pela sua posição relativa, embora o entrelaçador possa entrelaçar símbolos I/Q em vez de vectores v-bit. Uma alteração correspondente pode ser feita no receptor. Consequentemente, o entrelaçador e desentrelaçador pode, funcionar em tipos de dados diferentes e podem ser posicionados diferentemente em relação à posição descrita nas formas de realização exemplificativas.

De acordo com uma implementação de um receptor exemplificativo, proporciona-se um aparelho de processamento de dados para mapear símbolos recebidos de um número predeterminado de sinais de subportadora de um símbolo Multiplexado por Divisão Ortogonal da Frequência (OFDM) numa corrente de símbolos de saída. 0 aparelho de processamento de dados compreende um desentrelaçador utilizável para escrever numa memória o número predeterminado de símbolos de dados dos sinais de subportadora OFDM e para extrair da memória os símbolos de dados para a corrente de símbolos de saída para efectuar o 38 mapeamento, sendo a extracção numa ordem diferente da escrita, sendo a ordem determinada por um conjunto de endereços, com o efeito de os símbolos de dados serem desentrelaçados dos sinais de subportadora OFDM, um gerador de endereços utilizável para gerar o conjunto de endereços, sendo um endereço gerado para cada um dos símbolos de dados recebidos para indicar o sinal de subportadora OFDM do qual o símbolo de dados recebidos vai ser mapeado na corrente de símbolos de saída, compreendendo o gerador de endereços um registo de deslocamento com realimentação linear incluindo um número predeterminado de andares de registo e sendo utilizável para gerar uma sequência de bits pseudo-aleatória de acordo com um polinómio gerador, um circuito de permutação utilizável para receber o conteúdo dos andares de registo de deslocamento e para permutar os bits presentes nos andares de registo de acordo com uma ordem de permutação para formar um endereço de uma das subportadoras OFDM, e uma unidade de controlo utilizável em combinação com um circuito de verificação de endereços para regenerar um endereço quando um endereço gerado ultrapassa um endereço válido máximo predeterminado, caracterizado por o endereço válido máximo predeterminado ser, aproximadamente, dezasseis mil, 39 o registo de deslocamento com realimentação linear ter treze andares de registo com um polinómio gerador para o registo de deslocamento com realimentação linear de R' i [ 12 ] =R' i_! [ 0 ] ©R' i_! [ 1 ] ©R'i_1[4] ©R^.iíS] ^^[9] ©R'í-i[11] e a ordem de permutação formar, com um bit adicional, um endereço de catorze bits Ri[n] para o i-ésimo símbolo de dados a partir do bit presente no n-ésimo andar de registo [n] de acordo com um código definido pelo quadro:

Posições de bitS 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições de bits Ri 8 4 3 2 0 11 1 5 12 10 6 7 9

Como explicado acima, os códigos de permutação e o polinómio gerador do entrelaçador, que foram descritos recorrendo a uma implementação de um modo particular, também podem ser aplicados a outros modos, alterando o endereço permitido máximo predeterminado de acordo com o número de subportadoras para esse modo.

Como acima mencionado, as formas de realização da presente invenção podem ser aplicadas com as normas DVB, tais como DVB-T, DVB-T2 e DVB-H, que são incorporadas no presente documento a título de referência. Por exemplo, podem utilizar-se formas de realização da presente invenção num transmissor ou receptor funcionando de acordo com a norma DVB-H, em terminais móveis portáteis. Os terminais móveis podem ser integrados em telemóveis (da segunda, terceira ou geração mais elevada) ou em Agendas Digitais Pessoais ou Tablet PC, por exemplo. Tais terminais móveis podem estar aptos a receber sinais compatíveis com DVB-H ou DVB-T dentro de edifícios ou em movimento, no 40 interior de, por exemplo, carros ou comboios, mesmo a velocidades elevadas. Os terminais móveis podem ser, por exemplo, alimentados por baterias, pela rede eléctrica ou por fontes de alimentação DC, ou alimentados pela bateria de um carro. Serviços que podem ser proporcionados por DVB-H podem incluir voz, transmissão de mensagens, navegação na internet, rádio, imagens de vídeo estáticas e/ou em movimento, serviços de televisão, serviços interactivos, vídeo sob pedido ou em multidifusão [near-video] e outras opções. Os serviços podem funcionar em combinação entre si. Noutros exemplos, formas de realização da presente invenção podem ser aplicadas com a norma DVB-T2, como especificado de acordo com a norma EN 302755 do ETSI. Noutros exemplos, formas de realização da presente invenção podem ser aplicadas com a norma de transmissão por cabo conhecida como DVB-C2. No entanto, deve compreender-se que a presente invenção não está limitada à aplicação com DVB e pode ser alargada a outras normas para transmissão ou recepção, tanto fixas como móveis.

Lisboa, 21 de Junho de 2012 41

Claims (17)

1. REIVINDICAÇÕES 1. Aparelho de processamento de dados utilizável para mapear símbolos recebidos a comunicar sobre um número predeterminado de sinais de subportadora de um símbolo Multiplexado por Divisão Ortogonal de Frequência (OFDM), compreendendo o aparelho de processamento de dados: um entrelaçador (33) utilizável para escrever numa memória (100) o número predeterminado de símbolos de dados para mapeamento sobre os sinais de subportadora OFDM e para extrair da memória (100) os símbolos de dados para as subportadoras OFDM para efectuar o mapeamento, sendo a extracção numa ordem diferente da escrita, sendo a ordem determinada a partir de um conjunto de endereços, com o efeito de os símbolos de dados serem entrelaçados nos sinais de subportadora, um gerador (102) de endereços utilizável para gerar o conjunto de endereços, sendo um endereço gerado para cada um dos símbolos recebidos para indicar um dos sinais de subportadora sobre o qual o símbolo de dados vai ser mapeado, compreendendo o gerador (102) de endereços: um registo (200) de deslocamento com realimentação linear incluindo um número predeterminado de andares de registo e sendo utilizável para gerar uma sequência de bits pseudo-aleatória de acordo com um polinómio gerador, um circuito (210) de permutação utilizável para receber o conteúdo dos andares de registo de deslocamento e para 1 permutar os bits presentes nos andares de registo de acordo com uma ordem de permutação para formar um endereço de uma das subportadoras OFDM, e uma unidade (224) de controlo utilizável em combinação com um circuito de verificação de endereços para regenerar um endereço quando um endereço gerado ultrapassa um endereço válido máximo predeterminado, caracterizado por o endereço válido máximo predeterminado ser, aproximadamente, dezasseis mil, o registo de deslocamento com realimentação linear ter treze andares de registo com um polinómio gerador para o registo de deslocamento com realimentação linear de R' ί [ 12 ] =R'[ 0 ] ©R' i-n [ 1 ] ®R' i_! [ 4 ] ®Κ'Μ[5] ®R'1_1[9] ©R^tll] e a ordem de permutação formar, com um bit adicional, um endereço de catorze bits Ri[n] para o i-ésimo símbolo de dados a partir do bit presente no n-ésimo andar de registo sssf , , e [n] de acordo com um codigo definido pelo quadro: Posições de bits 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições de bits Ri 8 4 3 2 0 11 1 5 12 10 6 7 9
2. 2. Aparelho de processamento de dados como reivindicado na Reivindicação 1, em que o endereço válido máximo predeterminado é um valor substancialmente entre doze mil e dezasseis mil trezentos e oitenta e quatro.
3. 3. Aparelho de processamento de dados como reivindicado na Reivindicação 1, em que o símbolo OFDM inclui subportadoras piloto, que estão configuradas para transportar símbolos 2 conhecidos e o endereço válido máximo predeterminado depende de um número dos símbolos de subportadora piloto presentes no símbolo OFDM.
4. 4. Aparelho de processamento de dados como reivindicado na Reivindicação 1, em que a memória (100) de entrelaçador é utilizável para efectuar o mapeamento dos símbolos de dados recebidos sobre os sinais de subportadora para símbolos OFDM pares, ao escrever os símbolos de dados de acordo com o conjunto de endereços gerado pelo gerador (102) de endereços e, extracção numa ordem sequencial, e para símbolos OFDM ímpares, ao escrever os símbolos na memória (100) numa ordem sequencial e extracção dos símbolos de dados da memória (100) de acordo com o conjunto de endereços gerado pelo gerador (102) de endereços.
5. 5. Aparelho de processamento de dados como reivindicado em qualquer Reivindicação anterior, em que o circuito (210) de permutação é utilizável para mudar o código de permutação, que permuta a ordem dos bits dos andares de registo para formar os endereços de um símbolo OFDM para outro. Aparelho de processamento de dados como reivindicado na Reivindicação 5, em que o circuito (210) de permutação é utilizável para percorrer ciclicamente uma sequência de códigos de permutação diferentes para símbolos OFDM sucessivos. Aparelho de processamento de dados como reivindicado na Reivindicação 6, em que a sequência de códigos de permutação compreende dois códigos de permutação, que são 3 Posições de bits 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições de bits Ri 8 4 3 2 0 11 1 5 12 10 6 7 9 e Posições de bits 12 11 10 9 8 7 6 11 4 3 2 1 0 Posições de bits Ri 7 9 5 3 11 1 4 0 2 12 10 8 6
6. 8. Aparelho de processamento de dados como reivindicado nas Reivindicações 5, 6 ou 7, em que, tanto para símbolos OFDM ímpares como para símbolos OFDM pares, o entrelaçador é utilizável para escrever na memória (100) o número predeterminado de símbolos de dados para mapeamento sobre os sinais de subportadora OFDM numa ordem sequencial e para extrair da memória (100) os símbolos de dados para as subportadoras OFDM para efectuar o mapeamento de acordo com o conjunto de endereços gerado pelo gerador de endereços.
7. 9. Transmissor para transmitir dados utilizando Multiplexagem por Divisão Ortogonal de Frequência (OFDM), incluindo o transmissor um aparelho (33) de processamento de dados de acordo com qualquer Reivindicação anterior.
8. 10. Transmissor, como reivindicado na reivindicação 9, em que o transmissor é utilizável para transmitir dados, de acordo com uma norma de Radiodifusão de Vídeo Digital, tal como Radiodifusão de Vídeo Digital Terrestre, Radiodifusão de Vídeo Digital para Equipamentos Móveis ou a norma de Radiodifusão de Vídeo Digital Terrestre 2.
9. 11. Método de mapeamento de símbolos recebidos a comunicar sobre um número predeterminado de sinais de subportadora de um 4 símbolo Multiplexado por Divisão Ortogonal de Frequência (OFDM), compreendendo o método escrever numa memória (100) o número predeterminado de símbolos de dados para mapeamento sobre os sinais de subportadora OFDM, extrair da memória (100) os símbolos de dados para as subportadoras OFDM para efectuar o mapeamento, sendo a extracção numa ordem diferente da escrita, sendo a ordem determinada a partir de um conjunto de endereços, com o efeito de os símbolos de dados serem entrelaçados nos sinais de subportadora, gerar o conjunto de endereços, sendo gerado um endereço para cada um dos símbolos recebidos para indicar um dos sinais de subportadora sobre o qual o símbolo dos dados vai ser mapeado, compreendendo a geração do conjunto de endereços utilização de um registo (200) de deslocamento com realimentação linear incluindo um número predeterminado de andares de registo para gerar uma sequência de bits pseudo-aleatória de acordo com um polinómio gerador, utilização de um circuito (210) de permutação utilizável para receber o conteúdo dos andares de registo de deslocamento para permutar os bits presentes nos andares de registo de acordo com uma ordem de permutação para formar um endereço, e regeneração de um endereço quando um endereço gerado ultrapassa um endereço válido máximo predeterminado, caracterizado por 5 o endereço válido máximo predeterminado ser, aproximadamente, dezasseis mil, o registo (200) de deslocamento com realimentação linear ter treze andares de registo com um polinómio gerador para o registo de deslocamento com realimentação linear de R' i [12] =R' i_! [ 0 ] ©R' i-! [ 1 ] ©R' i-! [ 4 ] ©R^-dó] ©R'í-i[9] ©R'i-i[H] e a ordem de permutação formar, com um bit adicional, um endereço de catorze bits Ri[n] para o i-ésimo símbolo de dados a partir do bit presente no n-ésimo andar de registo [n] de acordo com um codigo definido pelo quadro: Posições de bits ^ 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições de bits Ri 8 4 3 2 0 11 1 5 12 10 6 7 9
10. 12. Método como reivindicado na Reivindicação 11, em que o endereço válido máximo predeterminado é um valor substancialmente entre doze mil e dezasseis mil trezentos e oitenta e quatro.
11. 13. Método como reivindicado na Reivindicação 11, em que o símbolo OFDM inclui subportadoras piloto, que estão configuradas para transportar símbolos conhecidos e o endereço válido máximo predeterminado depende de um número de símbolos de subportadora piloto presentes no símbolo OFDM.
12. 14. Método como reivindicado em qualquer das Reivindicações 11 13, em que a utilização de um circuito (210) de permutação para receber o conteúdo dos andares de registo de deslocamento e permutar os bits presentes nos andares de 6 registo de acordo com um código de permutação para formar um endereço, inclui alterar o código de permutação, gue permuta a ordem dos bits dos andares de registo para formar os endereços, de um símbolo OFDM para outro.
13. 15. Método como reivindicado na Reivindicação 14, em que a alteração no código de permutação, que permuta a ordem dos bits dos andares de registo para formar os endereços, de um símbolo OFDM para outro, inclui percorrer ciclicamente uma sequência de códigos de permutação diferentes para símbolos OFDM sucessivos.
14. 16. Método como reivindicado na Reivindicação 15, em que a sequência de códigos de permutação compreende dois códigos de permutação, que são Posições de bits 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições de bits Ri 8 4 3 2 0 11 1 5 12 10 6 7 9 e Posições de bits 12 11 10 9 8 7 6 11 4 3 2 1 0 Posições de bits Ri 7 9 5 3 11 1 4 0 2 12 10 8 6
15. 17. Método como reivindicado na Reivindicação 14, 15 ou 16, em que a escrita na memória (100) do número predeterminado de símbolos de dados a partir dos sinais de subportadora OFDM, inclui, tanto para símbolos OFDM ímpares como para símbolos OFDM pares, escrever os símbolos de dados na memória (100) o número predeterminado de símbolos de dados para mapeamento sobre os sinais de subportadora OFDM num ordem sequencial e a extracção da memória (100) dos símbolos de dados para as 7 subportadoras OFDM inclui, tanto para símbolos OFDM ímpares como para símbolos OFDM pares, extrair da memória (100) os símbolos de dados para as subportadoras OFDM para efectuar o mapeamento de acordo com os endereços gerados pelo gerador de endereços.
16. 18. Método de transmissão de símbolos de dados através de um número predeterminado de sinais de subportadora de um símbolo Multiplexado por Divisão Ortogonal de Frequência, (OFDM), compreendendo o método receber um número predeterminado de símbolos de dados para mapeamento sobre o número predeterminado de sinais de subportadora, mapear os símbolos de dados sobre as subportadoras do símbolo OFDM de acordo com qualquer das reivindicações 11 a 17 e transmitir o símbolo OFDM.
17. 19. Gerador (102) de endereços para utilizar com a transmissão de símbolos de dados entrelaçados sobre subportadoras de um símbolo Multiplexado por Divisão Ortogonal de Frequência, sendo o gerador (102) de endereços utilizável para gerar um conjunto de endereços, sendo cada endereço gerado para cada um dos símbolos de dados para indicar um dos sinais de subportadora sobre o qual o símbolo de dados vai ser mapeado, compreendendo o gerador (102) de endereços um registo de deslocamento com realimentação linear incluindo um número predeterminado de andares de registo e sendo utilizável para gerar uma sequência de bits pseudo-aleatória de acordo com um polinómio gerador, 8 um circuito (210) de permutação utilizável para receber o conteúdo dos andares de registo e para permutar os bits presentes nos andares de registo de acordo com uma ordem de permutação para formar um endereço, e uma unidade (224) de controlo utilizável em combinação com um circuito (216) de verificação de endereços para regenerar um endereço quando um endereço gerado ultrapassa um endereço válido máximo predeterminado, caracterizado por o endereço válido máximo predeterminado ser, aproximadamente, dezasseis mil, o registo (200) de deslocamento com realimentação linear ter treze andares de registo com um polinómio gerador para o registo de deslocamento com realimentação linear de Rf i [12] =R' i-! [ 0 ] ®R' i_i [ 1 ] ©R' i_i [ 4 ] ®R'í_i[5] ©R'i-i[9] ©R'i-i[ll] e a ordem de permutação formar, com um bit adicional, um endereço de catorze bits Rí[n] para o i-ésimo símbolo de dados a partir do bit presente no n-ésimo andar de registo [n] de acordo com um código definido pelo quadro: Posições de bits 12 11 10 9 8 7 6 5 4 3 2 1 0 Posições de bits Ri 8 4 3 2 0 11 1 5 12 10 6 7 9 Lisboa, 21 de Junho de 2012 9