NL8900549A

NL8900549A - Vergelijkschakeling bevattende een maskeermechanisme voor transiente verschillen, vergelijkschakelingssysteem, en verwerkingsinrichting bevattende zulke vergelijkschakelingen.

Info

Publication number: NL8900549A
Application number: NL8900549A
Authority: NL
Original assignee: Philips Nv
Priority date: 1989-03-07
Filing date: 1989-03-07
Publication date: 1990-10-01
Also published as: JPH02272907A; US5157673A; KR900015453A; EP0386831A1

Description

N.V. Philips' Gloeilampenfabrieken te Eindhoven

Vergelijkschakeling bevattende een maskeermechanisme voor transiente verschillen, vergelijkschakelingssysteem, en verwerkingsinrichting bevattende zulke vergelijkschakelingen.

ACHTERGROND VAN DE UITVINDING

De uitvinding betreft een maskerende vergelijkschakeling om twee binaire signalen te vergelijken. Het is gebleken dat dataverwerkende inrichtingen, en in het algemeen digitaal werkende schakelingen fouten vertonen. Zulke fouten kunnen intermitterend zijn (soft errors) dan wel persistent (hard errors). Om de betrouwbaarheid te vergroten wordt dan vaak de dataverwerkende inrichting dubbel uitgevoerd. Door een of ander vergelijkmechanisme wordt een eventuele verschillende signaaltoestand van de twee dataverwerkende inrichtingen gesignaleerd en alsdan een geëigende maatregel genomen. Dit kan bijvoorbeeld zijn een herhalingsoperatie (retry), zelftest van de inrichtingen en selektie van de beste, allokeren van een taak aan een verdere inrichting, het aktiveren van een korrektiemechanisme middels redundantie op het niveau van de informatiesignalen, en vele andere. Dergelijke problemen kunnen ook voorkomen als de inrichting bijvoorbeeld drievoudig is uitgevoerd, waarbij gedetekteerd wordt of er tenminste twee deelinrichtingen onderling consistent funktioneren.

SAMENVATTING VAN DE UITVINDING

In een dergelijke opzet kan het voorkomen dat de twee ingangssignalen, op langere termijn gezien, gelijk zijn, doch dat er kortdurende ongelijkheden optreden. Dit kan met name in asynchrone systemen optreden, maar kan zelfs het geval zijn bij centrale synchronisatie, bijvoorbeeld door onderscheidene vertragingen voor kloksignalen voor de verschillende deelinrichtingen of verschillende reaktiesnelheden van de gesynchroniseerde onderdelen. Het is gebleken dat in zulke gevallen dikwijls ten onrechte een foutmelding wordt gevormd. Het is onder meer een doelstelling van de uitvinding om een vergelijkschakeling volgens de aanhef zó te realiseren dat zulke kortdurende ongelijkheden worden gemaskeerd. De uitvinding realiseert volgens één harer aspekten de doelstelling doordat zij verschaft een maskerende vergelijkschakeling om twee binaire signalen te vergelijken, met het kenmerk, dat maskeermiddelen aanwezig zijn om een situatie te detekteren waarin beide binaire signalen gedurende respektievelijke grenstijden stabiel zijn doch onder elkaar verschillend, en slechts onder besturing van die gedetekteerde situatie een "ongelijk" signaal af te geven, doch ten overige genoemd "ongelijk" signaal te maskeren.

Het blijkt dat zulke maskeermiddelen slechts een beperkte hoeveelheid logika vereisen.

VERDERE ASPEKTEN VAN DE UITVINDING

Volgens een tweede aspect van de uitvinding is het voordelig als voor beide binaire signalen een vertraagelement over genoemde grenstijden is voorzien, en dat de verge!ijkschakeling twee vergelijkpoorten bevat, waarvan de ene het eerste binaire signaal en deszelfs vertraagde rechtop, en het tweede binaire signaal en deszelfs vertraagde geïnverteerd ontvangt, dat bij de tweede vergelijkpoort alle genoemde logische waarden omgekeerd zijn, en dat een uitgangspoort gevoed wordt door gelijkgetekende uitgangssignalen van de twee vergelijkpoorten. Een dergelijke schakeling is bijzonder geschikt als met hoge bit/schakel-snelheden wordt gewerkt. Aan de ene kant moet de eerder genoemde grenstijd/vertraagtijd zo lang gekozen worden, dat kleine afwijkingen in bijvoorbeeld flanksteilheden worden gemaskeerd. Anderzijds mag de vertraagtijd niet zo groot worden dat bijvoorbeeld het ontbreken van één bit in een bitreeks over het hoofd gezien wordt.

Dit bovengenoemde aspekt. nu levert een eenvoudige schakeling voor toepassing bij hoge snelheden.

Volgens een derde aspekt van de uitvinding is het gunstig als voor beide binaire signalen een vertraagelement over genoemde grenstijden is voorzien, dat de vergelijkschakeling vier vergelijkelementen bevat, die respektievelijk het eerste signaal en het tweede signaal het eerste vertraagde signaal en het tweede signaal het eerste signaal en het tweede vertraagde signaal, en het eerste vertraagde signaal en het tweede vertraagde signaal ontvangen, en dat een uitgangspoort detekteert dat geen enkele der vier vergelijkelementer, een geljjkheidssituatie detekteert om als dan genoemd "ongelijk" signaal af te geven. Dit levert al evenzeer een eenvoudige schakeling voor werken bij hoge snelheden.

De uitvinding betreft tevens een verwerkingsschakeling bevattende twee onderling overeenkomstige of syncrhoon deelinrichtingen die elk een deelresultaat produceren en een op de deelinrichting aangesloten vergelijkschakelingssysteem waarbij een door genoemd generaal "ongelijk" signaal bestuurd blokkeerelement aanwezig is om alsdan een blokkade voor genoemd deelresultaat aan een externe uitgang van de verwerkingsschakeling te vormen. De twee deelinrichtingen kunnen bijvoorbeeld respektievelijke, woordsgewijs georganiseerde rekenmachines zijn. Voorts betreft een verder aspekt van de uitvinding de toepassing van een dergelijke verwerkingsschakeling in een op redundantie berustende dataverwerkende inrichting, die bij detektie van een persistentie "ongelijk" toestand een alarm signifieert. Zo iets is voordelig bij foutdetekterende chips, de chiptechnologie tot op bitniveau kan daarbij conventioneel zijn.

Verdere aantrekkelijke aspekten zijn gereciteerd in verdere onderconclusies.

KORTE BESCHRIJVING VAN DE FIGUREN

De uitvinding wordt nader uitgelegd aan de hand van enkele figuren. Daarin is figuur 1 een verwerkingsschakeling volgens de uitvinding; figuur 2 geeft een vergelijkschakeling volgens de uitvinding; figuur 3 geeft daarvan een tweede uitvoering; figuur 4 geeft daarvan een derde uitvoering; figuur 5 geeft daarvan een vierde uitvoering; figuren 6, 7 geven respektievelijke series signaaldiagrammen; figuur 8 geeft een vergelijkschakelingssysteem volgens de uitvinding.

BESCHRIJVING VAN ENIGE VOORKEURSUITVOERINGEN

Figuur 1 geeft een verwerkingsschakeling volgens de uitvinding. Op ingang 20 verschijnt een ingangssignaal van bijvoorbeeld 8 bits. Dit wordt toegeleid aan twee onderling identieke dataprocessoren 24, 26, die dus dezelfde informatie ontvangen en de ingangsinformaties onderling asynchroon verwerken bijvoorbeeld tot 8 bits uitgangsinformaties. Deze uitgangsinformaties verschijnen dus praktisch tegelijkertijd op de lijnen 28, 30. De tijdsdiscrepantie mag hoogstens de later te bespreken tijdspanne d bedragen. Er hoeft geen synchronisatie tussen ingangen en uitgangen te zijn. De twee deelinrichtingen 24, 26 zijn onderling asynchroon in de zin dat ze niet samen door éénzelfde klok worden aangestuurd: in geval van slechts één enkele klok zou er geen redundantie zijn tegen defekt raken van de klok. Uiteraard lopen de twee klokken wel in zekere zin gelijk, bijvoorbeeld doordat ze via een laagdoorlaatfilter, een fasegekoppelde lus van de andere klok aansturen. Op zichzelf is het toelaatbaar dat slechts één centrale klok aanwezig is, mits de betrouwbaarheid daarvan dan voldoende groot is. In de praktijk kunnen dan toch tijdsdiscrepanties tussen de operaties der twee deelinrichtingen optreden, bijvoorbeeld door verschillende looptijden van de kloksignalen, door onderscheidene drempelspanningen bij overgangen tussen 0 en 1, en door ongelijke flanksteilheden in signaalstappen. Bij een korrekte werking van de inrichting zouden deze verschijnselen tot op zekere hoogte mogen optreden, zonder dat van een disfunktie sprake is.

Blok 32 is een vergelijkschakelingssysteem. Dit vergelijkt de twee ontvangen bytes bit voor bit, maskeert kortdurende ongelijkheden, en vormt een OF-funktie van de bitsgewijze gevormde “ongelijk"-signalen, welk signaal op uitgang 34 verschijnt. Als dit signaal de waarde "gelijk" bezit, wordt poort 36 doorlaatbaar aangestuurd en verschijnt op uitgang 38 het signaal van lijn 30. Als het signaal op lijn 34 de waarde "ongelijk" bezit, wordt het signaal op lijn 30 geblokkeerd; bovendien verschijnt de signalering op uitgang 39 om op een hoger organisatieniveau geëigende maatregelen te aktiveren als eerder vermeld. Het is bijvoorbeeld mogelijk om een foutkorrektiemechanisme te aktiveren (in kanaal 30) en in geval van mogelijke foutkorrektie poort 36 alsnog te deblokkeren. Het is dan ook mogelijk dat het signaal op lijn 39 meerwaardig is: 00: goed; 01: foutkorrektie vindt plaats, -wachten-; 10: foutkorrektie niet mogelijk. Het geheel van de verwerkingsschakeling van figuur 1 kan op één of meer, aldus van een foutdetektiemechanisme voorziene, chips zijn aangebracht, waarop ook allerlei andere funkties aanwezig kunnen zijn.

Figuur 2 geeft een vergelijkschakeling volgens de uitvinding. Er dienen twee binaire signalen a, b te worden vergeleken. Het signaal a wordt ontvangen op ingang 40 en wordt door een vertraagelement 42 over een grenstijd d vertraagd tot signaal d(a). Het signaal b wordt ontvangen op ingang 44 en wordt door een vertraagelement 46 over een grenstijd d vertraagd tot signaal d(b). Op zichzelf zijn vertraagelementen standaardonderdelen; ze worden hier kortheidshalve niet nader besproken. De grenstijden komen overeen met het maximale tijdsverschil tussen de signalen ar b, waarbij de schakeling nog korrekt zou moeten werken. Op zichzelf behoeven de grenstijden niet exact gelijk te zijn. In normale gevallen mogen ze zoveel verschillen dat door dit verschil veroorzaakte effekten van verwaarloosbare grootte zouden zijn. De vier signalen a, d(a), b, d(b) worden in de twee respektievelijke NIET-EN-poorten 48 op verschillende manieren samengenomen. In poort 48 worden de signalen a en d(a) rechtop ingevoerd, de signalen b en d(b) geïnverteerd. Deze poort geeft dus alleen een logische -0- af wanneer a=d(a)=1 èn b=d(b)=0. In alle andere omstandigheden geeft deze poort een logische -1- af. In poort 50 worden de signalen a en d(a) geïnverteerd ingevoerd, de signalen b en d(b) rechtop. Deze poort geeft dus alleen een logische -0- af wanneer a=d(a)=0 èn b=d(b)=1. In alle andere omstandigheden geeft deze poort een logische -1- af. De uitgangssignalen van deze poorten 48, 50 worden toegevoerd aan de NIET-EN-poort 52. Deze geeft dus alleen een logische -1- af wanneer één der twee ingangssignalen gelijk -0- is, dat wil zeggen als de signalen a en b gedurende minstens de grenstijd konstant zijn èn onderling verschillen, Deze logische 1 signaleert dus een discrepantie die verder in het systeem gebruikt kan gaan worden.

Figuur 3 geeft een tweede uitvoering van een vergelijkschakeling. De twee signalen a en b worden weer over de grenstijd vertraagd in de vertraagelementen 60, 62. Er zijn nu vier komparatoren 64 (ontvangt a en d(b)), 66 (ontvangt b en d(a)), 68 (ontvangt d(a) en d(b)) en 70 (ontvangt a en b). De vier comparatoren kunnen zijn uitgevoerd bijvoorbeeld als een parallelschakeling van een EN-poort en een NOR-poort, waarvan de uitgangssignalen in een bedrade 0F-funktie worden samengenomen. De comparatoren geven een -1- signaal af als de twee ontvangen signalen dezelfde waarden hebben. Ze geven een nul af als de twee ontvangen signalen momentaan verschillen. De uitgangssignalen van de vier elementen 64, 66, 68, 70 worden samengenomen in logische OF-poort 72. Een logische -0- op de uitgang van poort 72 signaleert derhalve een opgetreden discrepantie die voldoende lang heeft geduurd, onder voorwaarde dat gedurende de grenstijd geen der signalen meer dan één signaalovergang heeft vertoond. Op zichzelf behoeven de vertraagt!jden in de elementen 60, 62 niet exact dezelfde te zijn. In elk geval mogen deze vertraagt!jden niet groter te zijn dan overeenkomstig met ongeveer relevante pulsbreedten in de digitale signalen a, b zelf. Op zichzelf kunnen voorts allerlei variaties van de schakelingen van figuren 2, 3 gebruikt worden. Het principe is dat eerst een afwijking tussen de signalen a, d(a), b, d(b) gedetekteerd wordt, terwijl vervolgens, zonder het invoeren van verdere vertraging (behalve de gewone poort- en tussenverbindingsvertragingen) het generaal -ongelijk- signaal gevormd.

Figuur 4 geeft een derde uitvoering van een vergelijkschakeling. Hier worden de twee signalen a, b direkt aan een EXCLUSIEF-OF-element, modulo-2-opteller, of verschildetektor 76 toegevoerd. Het aldus gevormde signaal wordt direkt toegevoerd aan de logische EN-poort 80 en verder via vertraagelement 78 nogmaals aan de EN-poort 80. Deze geeft derhalve een logische 1 af als de twee signalen ongelijk zijn en dit een grenstijd eerder ook al waren. Op de uitgang van EN-poort 80 is dataflipflop 82 aangesloten die wordt gesynchroniseerd door een eenvoudshalve niet nader aangegeven kloksignaal, of werkt als heenstel/terugstel (S/R) flipflop.

Figuur 5 geeft een vierde uitvoering van de vergelijkschakeling. Deze bevat een vergelijkschakeling 84, een vertraagelement 86, en een OF-poort 88. Als laatstgenoemde een laag signaal afgeeft, zijn de ingangssignalen op twee ogenblikken die een grenstijd uit elkaar liggen, onderling ongelijk (geweest). Het principe van figuren 4, 5 is dus dat eerst een ongelijkheid tussen de signalen a,b wordt gedetekteerd, en dat pas daarna, door gebruik te maken van een vertragingselement, gedetekteerd wordt of deze discrepantie voldoende lang heeft bestaan.

In dit verband geven figuren 6, 7 twee series signaaldiagrammen. Figuur 6 behoort bij de figuren 4, 5. Het eerste spoor geeft signaal a, dat een pulsvormig signaal vertoont. Het tweede spoor geeft hetzelfde voor signaal b; dit is identiek aan signaal a, behoudens een vertraging. Het derde spoor geeft het uitgangssignaal van element 76 in figuur 4: gedurende twee intervallen is er een discrepantie tussen a en b. Het vierde spoor geeft het uitgangssignaal van vertraagelement 78. Het vijfde spoor geeft het uitgangssignaal van EN-poort 80. In de praktijk is het mogelijk dat de signaal-pulsen a, b als getoond elementen vormen van een pulsreeks met een minimale terugkeertijd T, welke overeenkomt met een terugkeerfrekwentie F. Als de vertraagtijd van element 78 gelijk is aan d, blijkt dat de schakeling van figuur 4 korrekt werkt, onder voorwaarde dat F < 1/,2d. In het tijdsdomein gelden deze signaalsporen op overeenkomstige manier voor figuur 5,

Figuur 7 geeft signaalsporen welke behoren bij de figuren 2, 3, en wel voor dezelfde waarden van de pulslengten, de vertraging d, en het tijdsverschil tussen de signalen a en b. De eerste vier sporen geven achteenvolgens de signalen a, b, d(a) en d(b). Het vijfde spoor geeft het uitgangssignaal van poort 48. Zoals door de respektievelijke pijlen is aangegeven, is er voortdurend een minste één ingangssignaal dat het uitgangssignaal van poort 48 "hoog" houdt. Het zesde spoor geeft het uitgangssignaal van poort 50; ook dit blijkt, zoals aangegeven door de pijlen voortdurend hooggehouden te worden. Het zevende spoor geeft het uitgangssignaal van poort 52. In tegenstelling tot figuur 6 is hier het uitgangssignaal voortdurend laag en wordt het -ongelijk- signaal dus gemaskeerd. Het blijkt dat deze schakeling goed werkt bij pulsen met terugkeerfrekwenties tot 1/d, dat wil zeggen dat het frekwentiegebied een faktor 2 hoge is dan dat van figuur 6. In het tijdsdomein gelden de sporen van figuur 7 op overeenkomstige manier voor de schakeling van figuur 3, zij het, dat met name de poorten 48, 50 door overeenkomstig werkende poorten, met andere signalen, zijn vervangen.

Figuur 8 geeft een vergelijkschakelingssysteem volgens de uitvinding voor twee 8-bits getallen a1 .. a8 en b1 .. b8. Voor elk bitsgewijze signifikantieniveau is er een vergelijkschakeling volgens één der vorige figuren (100, 102, ... 104). Een 1 die een -ongelijk-situatie tussen twee gelijkwaardige bits aangeeft produceert dan op de uitgang 108 van 0F-poort 106 een generaal -ongelijk-signaal. Als een -0-op de uitgang van de bittrappen een -ongelijk-situatie aangeeft wordt met een konventionele logika-omzetting hetzelfde resultaat bereikt.

Claims

2. Vergelijkschakeling volgens conclusie 1, met het kenmerk, dat voor beide binaire signalen een vertraagelement over genoemde grenstijden is voorzien, en dat de maskeermiddelen naast ingangen voor genoemde binaire signalen verdere, door genoemde vertraagelementen gevoede ingangen bevatten, alsmede een uitgangspoort om genoemd “ongelijk" signaal af te geven. 3_ vergelijkschakeling volgens conclusie 1, met het kenmerk, dat voor beide binaire signalen een vertraagelement over genoemde grenstijden is voorzien, en dat de vergelijkschakeling twee vergelijkpoorten bevat, waarvan de ene het eerste binaire signaal en deszelfs vertraagde rechtop, en het tweede binaire signaal en deszelfs vertraagde geïnverteerd ontvangt, dat bij de tweede vergelijkpoort alle genoemde logische waarden omgekeerd zijn, en dat een uitgangspoort gevoed wordt door gelijkgetekende uitgangssignalen van de twee vergelijkpoorten.
4 Vergelijkschakeling volgens conclusie 1, met het kenmerk, dat voor beide binaire signalen een vertraagelement over genoemde grenstijden is voorzien, dat de vergelijkschakeling vier vergeli jkelementen bevat, die respektievelijk het eerste signaal en het tweede signaal het eerste vertraagde signaal en het tweede signaal het eerste signaal en het tweede vertraagde signaal, en het eerste vertraagde signaal en het tweede vertraagde signaal ontvangen, en dat. een uitgangspoort detekteert dat geen enkele der vier vergelijkelementen een gelijkheidssituatie detekteert om als dan genoemd "ongelijk" signaal af te geven.
5, Vergelijkschakelingssysteem bevattende een reeks parallelgeschakelde vergelijkschakelingen volgens één der conclusies 1 tot en met 4, namelijk elk voor een eigen paar binaire signalen, met het kenmerk, dat. een kombinatiepoort aanwezig is om de op respektievelijke paren binaire signalen betrekking hebbende “ongelijk“- signalen in een OF-funktie samen te nemen tot een generaal "ongelijk" signaal,
6. Verwerkingsschakeling bevattende twee onderling overeenkomstige of syncrhoon deelinrichtingen die elk een deelresultaat produceren en een op de deelinrichting aangesloten vergelijkschakelingssysteem volgens conclusie 5, met het kenmerk, dat een door genoemd generaal "ongelijk" signaal bestuurd blokkeerelement. aanwezig is om alsdan een blokkade voor genoemd deelresultaat aan een externe uitgang van de verwerkingsschakeling te vormen.
7. Verwerkingsschakeling volgens conclusie 6, met het kenmerk, dat de twee deelinrichtingen onderling synchroon werken.
8. Verwerkingsschakeling volgens conclusie 6, met het kenmerk, dat de twee deelinrichtingen onderling asynchroon werken.
9. Op redundantie berustende dataverwerkende inrichting bevattende als uitgangsinrichting een verwerkingsschakeling volgens conclusie 6, 7 of 8, waarbij genoemd "ongelijk" signaal een alarmtoestand signaleert.