NL8700736A - Een-kanaalsbussysteem voor meermeester gebruik, met bitcelsynchronisatie, en meesterstation voorzien van een bitcelsynchronisatie-element daarvoor. - Google Patents

Description

0 Ν.

κ PHN 12.078 1 N.V. Philips‘ Gloeilampenfabrieken te Eindhoven, Eén-kanaalsbussysteem voor meermeester gebruik, met bitcelsynchronisatie, en meesterstation voorzien van een bitcelsynchronisatie-element daarvoor.

Beschrijving: ACHTERGROND VAN DE UITVINDING

De uitvinding betreft een één-kanaalsbussysteem voor meermeester (multi-master) gebruik ten behoeve van onderling asynchroon bestuurde meesterstations middels berichten die een arbitrageveld van 5 een uniform aantal bitcellen van vaste nominale lengte gevolgd door een dataveld bevatten, waarbij de bus een dominante en een niet-dominante bustoestand kent. Eén-kanaalsbussystemen zijn goedkoop en gemakkelijk implementeerbaar. Het kanaal kan gerealiseerd zijn als een enkele geleider of wel als een antisymmetrisch aangestuurd paar geleiders die 10 eventueel getwist zijn. Toepassingen kunnen zijn het verbinden van besturingselementen in een automobiel, het onderling verbinden van apparaten van consumenten-electronica, het verbinden van microcontrollers, geheugens, sensoren, en invoer/uitvoerelementen in meet- en besturingsapparatuur, en vele andere. Een dergelijk bussysteem 15 is beschreven in het artikel door U. Kiencke et al, Automotive Serial Controller Area Network, S.A.E. Technical Paper Series, No. 860391,

Int. Congress and Exposition, Detroit, Michigan, U.S.A., 24-28 Februari, 1986, pagina's 1-6.

20 SAMENVATTING VAN DE UITVINDING

Het bekende systeem past voor de arbitrage een dominante toestand van het bussignaal versus een niet-dominante toestand van het bussignaal toe doordat bijvoorbeeld een bedrade-EN-funktie is geïmplementeerd: dan is de logische -0- dominant. Voor een bedrade-0F-25 funktie is de logische -1- dominant. Het is een probleem dat er een zekere vertraging optreedt tussen het door een meesterstation vormen van een signaal-overgang en de eventueel daaruit gedetekteerde verandering van de bustoestand in datzelfde station. Het is daarbij mogelijk dat er per meesterstation aanwezig is: 30 - een opslagelement om een voorziene vertragingstijd op te slaan tussen een lokaal gegenereerde signaalovergang en een ten gevolge daarvan detekteerbare signaalovergang; B 7··· :: · * PHN 12.078 2 - een afpaselement met een rondlooptijd die overeenkomt met genoemde nominale lengte om in een bepaalde stand een arbitrageveldbitcel te starten; - een eerste instelelement (148) om onder besturing van een overgang 5 naar de dominante bustoestand genoemd afpaselement vóór-in-te- stellen met de inhoud van het opslagelement. Zo kan een meesterstation dat te laat aan een bitperiode begint als het ware gelijkkomen met een eerder beginnend meesterstation, zodat ze hun arbitragebits gelijk uitzenden. Onder -asynchroon- wordt in het bovenstaande verstaan dat de 10 klokfrekwenties van de respektievelijke stations weliswaar vrijwel gelijk zijn, zodat een eenmaal tot stand gebrachte onderlinge synchronisatie gemakkelijk is te handhaven. Anderzijds kunnen ze zoveel verschillen, dat stations waarvoor deze synchronisatie niet expresselijk wordt gehandhaafd, op willekeurige manier ten opzichte van elkaar uit de 15 pas kunnen gaan lopen. Nu wordt de vertraging tussen het vormen van een signaalovergang en het uiteindelijke detekteren van het effekt daarvan sterk beïnvloed door de busconfiguratie als bevat in het aantal stations: elk station vertegenwoordigt een zekere capaciteit (capacitance). Als de uiteindelijk te realiseren vertraging onzeker is, 20 doordat de busconfiguratie a priori niet bekend of zelfs variabel is (het aantal stations kan veranderen) dan moeten ofwel de stations aan nauwere toleranties voldoen, ofwel de flexibiteit in de busconfiguratie vermindert, ofwel de opgeslagen vertragingstijd moet van te voren op de juiste, geïndividualiseerde waarde worden ingesteld. Een en ander 25 vergroot de kosten, respektievelijk vermindert de toepasbaarheid.

Het is een doelstelling van de uitvinding om in het opgemelde systeem de vertragingstijd zoals deze in de praktijk wordt gerealiseerd te supplanteren voor de voorziene vertragingstijd en daarmede een automatische aanpassing en flexibiliteit te voorzien. De 30 uitvinding realiseert de doelstelling doordat hij het kenmerk heeft, dat in enig meesterstation een tweede instelelement (140) aanwezig is om tijdens het dataveld van een door dat meesterstation uit te zenden bericht, onder besturing van een verdere overgang naar de dominante bustoestand genoemd opslagelement te laden met de alsdan vigerende stand 35 van genoemd afpaselement. De benodigde middelen zijn eenvoudig en er is geen externe besturing of bewaking nodig.

De uitvinding betreft mede een meesterstation voor 8700736 * PHN 12.078 3 gebruik in zo een bussysteem, waarbij genoemd afpaselement een binaire teller is waarvan een tenminste twee bits brede data-ingang en een tenminste twee bits brede data-uitgang parallelsgewijze zijn aangesloten op een data-uitgang, respektievelijk data-ingang van genoemd 5 opslagelement. Dit levert een goedkope en gemakkelijk implementeerbare oplossing. Verdere aantrekkelijke aspekten zijn geciteerd in de onderconclusies. De uitvinding is met name zeer aantrekkelijk te gebruiken in een automobiel. De respektievelijke stations kunnen dan zijn: 10 - boordcomputer; - besturingselementen voor de onsteking en het aandrijfproces; - besturingselementen voor de remmen; besturingselementen voor de verlichting; - besturingselementen voor de inwendige klimaatbeheersing; 15 - sensorelementen en bijbehorende datapresentatie; - signaleringselementen als lampen, toeter, en bijbehorende signaalomzetting.

KORTE BESCHRIJVING VAN DE FIGUREN 20 De uitvinding wordt hierna uitgelegd aan de hand van enkele figuren. Daarin geeft:

Figuur 1 een schema van een bussysteem;

Figuur 2 een berichtenformaat;

Figuur 3 een blokschema van een station, vóór wat betreft 25 de aanpassing aan de bus;

Figuur 4 een realisatie van de bitsynchronisatie logica;

Figuur 5 enkele signaalvormen.

BESCHRIJVING VAN HET GEBRUIKTE BUSSYSTEEM 30 Figuur 1 is een schema van een bussysteem volgens de bekende techniek. Op een één-kanaalsbus 40 zijn drie stations 20, 22, 24 aangesloten welke zowel zendend als ontvangend werkzaam kunnen zijn. Station 20 bevat hiertoe een zendelement 32 en een ontvangelement 30. Het zendelement 32 kan bits uitzenden die telkens het interval van 35 een bitcel vullen. De bitcel heeft dan een door een lokaal klokelement bepaalde lengte: deze lengte bedraagt een aantal klokpulsen, bijvoorbeeld 4, 8, 16 enzovoorts. Minder dan 4 komt vrijwel niet voor.

f PHN 12.07-8 4 4

De bus 40 bezit een dominante signaaltoestand en een niet-dominante signaaltoestand. Dit is gesymboliseerd door weerstand 36 en klem 38 die op een referentiepotentiaal kan worden aangesloten. Er wordt verondersteld dat de uitgangsimpedantie van zendelement 32 laag is in 5 tenminste die signaaltoestand die van de referentiepotentiaal verschilt, ten opzichte van de weerstand 36. Dan is die signaaltoestand dominant, als bij de andere signaaltoestand de uitgangsimpedantie hoog is. De weerstand 36 kan ook door de interne elektronika van een station gerealiseerd zijn.

10 Voorts zijn er twee stations 26, 28 die alleen ontvangend kunnen werken. Station 26 bevat daartoe ontvangelement 34. In bepaalde realisaties zullen alleen bidirektioneel werkende stations voorzien zijn.

Figuur 2 toont een berichtenformaat als gepubliceerd in 15 de referentie. De geïntendeerde bussignaaltoestand wordt gegeven door de lijn 50. Het freem begint met de startbit 52. In veel gevallen heeft deze een van de verdere bits afwijkende lengte, in het uitvoeringsvoorbeeld hebben alle bits nominaal dezelfde lengte. Daarna volgt arbitrageveld 54. Dit bezit een voor alle stations uniform aantal 20 bits, maar het getoonde aantal is op zichzelf willekeurig. Arbitrage kan gebeuren op basis van bron-identiteitsgetallen: elk meesterstation bezit een eigen getal dat verschilt van alle andere meesterstations. Het uitzenden van de bronidentiteitsgetallen begint na de startbit. In geval van niet overeenstemmende bits "wint" degene die met de dominante 25 bustoestand overeenkomt, terwijl elk station dat een discrepantie tussen zijn eigen identiteitsgetal en een gerealiseerde bustoestand detekteert, direkt ophoudt met het zenden van (eventuele) verdere bits van zijn identiteitsgetal en de arbitrage als "verloren" beschouwt. Zo wint in alle omstandigheden een voorkeursarbitragegetal. Na het arbitrageveld 30 is er dus slechts één meesterstation. Het is in principe mogelijk om arbitrage uit te voeren op een bestemmingsidentiteitsgetal. Dan moet een maatregel getroffen worden om ervoor te zorgen dat elk meesterstation ook als enige in een deel van het bericht kan zenden. Zo'n maatregel kan zijn·.

35 - elke meesterstation heeft eigen slaafstations: dan heeft de arbitrage altijd een eenduidige uitkomst; - op een hoger niveau is een maatregel getroffen, waardoor een V·· Si- · r «v · - 1» · -* V.

PHN 12.078 5 onbesliste arbitrage, tenminste in een zekere omstandigheid (bijvoorbeeld na een generaal terugstelsignaal) uit te sluiten is.

Ook in dit geval heeft het arbitrageveld een vaste lengte. Er wordt nog op gewezen dat een station een fysisch adres kan 5 bezitten, als bepaald door zijn lokatie langs de bus. Het is ook mogelijk dat een funktioneel adres aanwezig, waardoor de operatie onafhankelijk is van de fysische lokatie van het desbetreffende station.

De rest van het getoonde berichtformaat bevat: 10 - een besturingsveld 56. Dit kan bijvoorbeeld de lengte van het bericht aangeven, in bytes gemeten of anderszins; - een dataveld 58; de inhoud van de data kan zijn een adres van een geïntendeerd bestemmingsstation (of een zogenoemd -overal- adres (broadcast)), of een in het beschermingsstation te gebruiken informatie.

15 Dit laatste kan zowel besturings- als ‘echte* data-informatie betreffen.

- een foutprotektieveld 60; bijvoorbeeld middels een CRC-code, Hamming-code of anderszins; - een bevestigingsveld 62. Dit bevat een deel waarin het meesterstation 20 zeker een signaal uitzendt dat met de niet-dominante bustoestand overeenstemt; gedurende dat deel kan een ontvangerstation dan een bevestigings-(acknowledge) bit uitzenden. In het uitvoeringsvoorbeeld heeft dit bevestigingsveld een lengte van twee standaard bitcellen. Na het bevestigingsveld volgt nog een interval tot de stippellijn 64 die 25 het -einde bericht- (EOM) aangeeft. De lengte van dit interval wordt bepaald door een verwachte tolerantie tussen zenden en ontvangen van het bevestigingsveld door de stations. Daarna kan een volgend bericht beginnen (met hetzelfde of een ander meesterstation).

In figuur 2 zijn bits die een willekeurige waarde kunnen 30 hebben van een diagonale streep voorzien. De andere (start, bevestigings-bits en signaaltoestand buiten een bericht) hebben voor alle stations steeds de aangegeven waarden. De stijgsnelheden van signaalovergangen zijn in de praktijk eindig groot. De ontvangstelementen 30, 34 en andere bezitten een discriminatie-element dat onderscheid maakt tussen de -0-35 toestand en de -1- toestand. De uitkomst kan dan zijn -1-: boven een bepaald niveau -0-: onder een bepaald niveau ander niveau. In het tussengebied is de uitkomst onzeker: het ene element zal anders reageren p ‘ ·· **· - ' v “ ·* PHN 12.078 6 dan het andere. Samen met de eindige stijgtijd van de signaalflanken impliceert dit dat een door een meesterstation gevormde signaalovergang (bijvoorbeeld via zendelement 32) pas na een vertragingstijd door het station gedetekteerd kan worden (dus via ontvangelement 30). Deze 5 vertraagtijd wordt onder meer bepaald door het aantal stations dat op de bus 40 is aangesloten, omdat elk station een zekere capaciteit vertegenwoordigt. Hierbij wordt verondersteld dat in de nieuwe toestand geen maskering optreedt van het nieuwe signaal van het zendende station, doordat dit nieuwe signaal niet-dominant zou zijn.

10 Op dezelfde manier wordt een signaalovergang gevormd door . station 20 pas na een zekere vertraging gedetekteerd in een ander, ontvangend, station. Deze vertraging, als bepaald door de buscapaciteit is dezelfde als in het zendende station zelf. Voor wat betreft de looptijd langs de bus kan deze vertraagtijd anders zijn. Ditzelfde kan 15 ook optreden door spreiding in de discriminatieniveaus van de verschillende stations. In veel gevallen zullen deze spreidingseffekten beperkt zijn, terwijl het leeuwedeel van de vertraging bepaald wordt door de buscapaciteit. De beschreven vertraging heeft ook een voordeel: door deze vertraging wordt namelijk de storingsgevoeligheid kleiner.

20

VOORBEELD UITVOERING VAN EEN STATION

Figuur 3 is een blokschema van een station, voor wat betreft de besturing van de bus. Ten andere geeft de schakeling een aanpassing die geschikt is voor vele soorten microcontrollers, zoals 25 bijvoorbeeld de 8051, 8096 en 68000 microcontrollers van onderscheidene fabrikaten.

Lijn 72 is aangesloten op zendelement 32, lijn 74 is aangesloten op ontvangelement 30. De aansluitingen aan de andere zijde zijn voor de gastheermicrocontroller bestemd. Oscillator 88 bezit 30 kristalaansluitingen X1, X2 en een uitgang CLKOUT voor de gastheer. Element 86 is een deler die de bitkloksignalen (BCLK) vormt, een vast aantal >1 per bitcel. De deelfaktor wordt bepaald door de inhoud van een register in registerblok 106 (niet separaat aangegeven). Bitklokteller 84 telt het aantal bitkloksignalen per bitcel en geeft tijdsignalen aan 35 het volgorde besturingselement voor de status 82, de bitteller 80, en de bittijdbesturingslogika. Dit bittijdbesturingslogika verwerkt de BUSIN/BUSOUT-signalen en wordt nader besproken. Bovendien kan deze de *\ <- «- . ... é * PHN 12.078 7 vulbits (stuffing) vormen die alleen dienen voor het zelfsynchroniserend maken van de informatiestroom, bijvoorbeeld doordat telkens na vijf bits van dezelfde informatiewaarde een bit van de tegenovergestelde waarde wordt ingevoegd. Het foutdetektie-element 78 bevat logika voor het 5 detekteren van fouten in de CRC-informatie, in de vulbits, en andere fouten indien nodig. De serieparallelomzetter 90 werkt als schuifregister en vormt een tussenelement tussen de seriële bus 40 en de interne, parallelle bus 96. Acceptatie -masker- element 92 detekteert een ontvangen bericht en geeft dan een onderbreeksignaal aan de gastheer 10 via element 94. Verschillende maskers zijn mogelijk op basis van informatie in registerblok 106 is opgeslagen. Gebruikers-aanpassingslogika 94 communiceert verscheidene signalen met de gastheer, als getoond een onderbreeksignaal, een onderbreek-bevestigingssignaal, een lees/schrijfbesturingssignaal (voor registers), 15 niet-lees/databevestigingssignaal (lijn met dubbelfunktie), chipselektsignaal en drie meest signifikante adresbits A0..A2.

De zendbuffer 104 biedt plaats aan een volledige, uit te zenden boodschap. Deze wordt door de gastheer over databus 114 toegevoerd. Een besturingscommando voor het eigenlijke zenden wordt 20 daarna gegeven (via elementen 90, 76, 32). De zendbuffer wordt geadresseerd middels een adresaanwijzer die telkens bij lezen/schrijven van een byte daarin op korrekte manier wordt aangepast. Een terugstelmogelijkheid is voorzien onder besturing van het besturingssignaal: -zend een bericht-, of als een statusbit -buffer leeg-25 is heengezet.

In de ontvangstbuffers 100, 102 worden ontvangen berichten tijdelijk opgeslagen. Ze werken om en om in lees- en schrijfbedrijf. Het adresseren gebeurt met bijstelbare aanwijzers. Als een ontvangstbuffer vol is of het kommando: -vrijgave van de 30 ontvangstbuffer- wordt gegeven, wordt de desbestreffende aanwijzer teruggesteld.

Element 108 bestuurt een testmode volgens het gebruikelijke -scan-test- systeem. Element 110 bestuurt terugstellen van onderscheidene elementen. Kortheidshalve wordt afgezien van een nadere 35 beschrijving van zulke elementen van figuur 3 die voor de uitvinding slechts zijdelings van belang zijn, waar deze de synchronisatie op bitniveau betreft die met name in element 76 is gerealiseerd. i "· '·· - ..... .

4 % PHN 12.078 8

BESCHRIJVING VAN DE SYNCHRONISATIE

Figuur 4 geeft een realisatie van de bitsynchronisatie die in blok 76 van figuur 3 is opgenomen. De schakeling bevat een register 132 van drie bits breed. De informatie hiervan wordt toegevoerd 5 aan de drie minst signifikante bitposities van vierbits-teller 130. De drie minst signifikante bitposities daarvan zijn via EN-poort 138 en 0F-poort 134 weer aan register 132 toevoerbaar. Op lijnenbundel 166 verschijnt de volledige stand van teller 130. De rest van de schakeling omvat EN-poorten 136, 148, 160, 164, EN-poorten met een geïnverteerde 10 ingang 138, 140, en 0F-poorten 134, 150, 174.

De schakeling werkt als volgt. In een initiëringssituatie wordt register 132 onder programmatische besturing geladen. Het signaal op lijn 168 is dan hoog, zodat poort 136 doorlaatbaar is voor een 3-bits-signaal op lijn 170 dat via poort 134 15 aan register 132 wordt toegevoerd. Het laadbesturingssignaal op klem LD wordt dan eveneens door de programmatuur gevormd, wat symbolisch is aangegeven door blok 176. Het laadbesturingssignaal bereikt register 132 via 0F-poort 174. Voorts zijn voorzieningen getroffen dat de inhoud van register 132 in teller 130 geladen kan worden en vice versa. De teller 20 130 wordt geladen onder besturing van een dalende signaal/toestandsflank op de bus (aangegeven middels lijn 156), mits OF-poort 150 dan een logische -1- afgeeft. Dit treedt op in één van de volgende twee situaties: - ófwel de arbitragefase is in uitvoering. Dit laden gebeurt dus onder 25 besturing van de startbit (de eerste dalende signaalovergang aan het begin van veld 52), en eveneens onder besturing van elke daaropvolgende arbitragebitcel die een signaalovergang van de niet-dominante bustoestand naar de dominante bustoestand bevat; - of het betreffende station is in de ontvangstmode en werkt dus als 30 slaafstation (en dan weer op de dalende flanken van het bustoestandssignaal). Eventueel kan deze tweede manier van laden achterwege worden gelaten.

Voorts telt teller 130 de bitkloksignalen die door element 80 in figuur 3 worden geleverd. Door een bepaalde stand van de 35 teller bijvoorbeeld de volgetelde stand 1111=15, wordt, eventueel via een terzake dienende dekodeur, een besturingssignaal gevormd voor het uitzenden van een eerstvolgende bit. Dit laatste gebeurt uiteraard b 7 Q 0 " ? C, % PHN 12.078 9 alleen in de zend-mode. EN-poort 164 combineert alle uitgangssignalen van teller 130. Het uitgangssignaal van deze poort wordt middels EN-poort 160 samen genomen met het bustoestandssignaal -idle- (bus niet in gebruik). Het uitgangssignaal van poort 160 wordt toegeleid aan de 5 toestemmingsingang EK (de geïnverteerde waarde is aktief).

Alsdan wordt de teller opgehouden. In alle andere situaties loopt de teller 130 voortdurend rond. Het -idle- signaal wordt gevormd als na het einde van een bericht (lijn 64 in figuur 2) geen nieuwe startbit op de bus verschijnt en ook het station zelf geen nieuw bericht entameert.

10 Register 132 wordt als geëxpliceerd in de eerste plaats geladen in een initiatie fase. Verder wordt het telkens geladen als EN-poort 140 een logische 1 afgeeft. Dit gebeurt onder gecombineerde besturing van: - een negatieve signaalflank van het bustoestandssignaal op lijn 142 15 (zelfde als 156); - een zendsignaal op lijn 144, gevormd door het station zelf; - een signaal dat aangeeft (lijn 146) dat er géén arbitrage in voortgang is; in combinatie met het voorgaande signaal betekent dit dat het betreffende station de arbitrage heeft gewonnen.

20 De inhoud van register 132 geeft daarna aan de vertraging (gemeten in bitklokeenheden) tussen het zenden van een signaalovergang op de bus en het door dat station verwachte ogenblok dat deze overgang zich voor het betreffende station manifesteert. Deze verwachting hoeft geen bewaarheid te worden als een ander station de te ontvangen 25 signaalovergang eerder realiseert, of wel als de signaalovergang wordt gemaskeerd.

In dit verband geeft figuur 5 enkele signaalvormen. De eerste kurve geeft het uitgangssignaal van een station dat een startbit uitstuurt (van de dominante waarde). Zolang als een tweede station de 30 verandering van de bustoestand nog niet gedekteerd heeft kan dit tweede station met zijn eigen startbit aanvangen. Het uitgangssignaal van het tweede station is aangegeven door de tweede curve, waarbij de lengte van de bitcel dezelfde is verondersteld; deze zou pas bij de stippellijn eindigen.

35 De derde curve geeft het signaal aan, zoals dit door de stations, dus zowel het eerste station als het tweede, wordt ontvangen.

Bij het detekteren van de dalende flank laadt het eerste station zijn 4 % PHN 12.078 10 zendteller 130. Door de bij een eerdere insteloperatie gerealiseerde voorinstelling is dit precies de dan vigerende telstand zodat het laden een notionele operatie is. Ook het tweede station laadt alsdan zijn zendteller 130. Daardoor lopen vanaf dat ogenblik de zendtellers gelijk 5 en wordt ook voor het tweede station de bitcel beëindigd als getekend in een getrokken lijn. Voor verdere, volgende bitcellen zijn alle laadoperaties notioneel voor beide stations. Door dit gelijklopen worden ook de afvraagtijdstippen voor de bus in beide stations gesynchroniseerd (zie hierna), zodat de invloed van toleranties en storingen klein is. De 10 vertraging is vrijwel steeds kleiner dan een halve bitcel, zodat de capaciteit van register 132 inderdaad slechts drie bits hoeft te zijn. Doordat bovendien de inhoud van register 132 op een juiste waarde is bijgesteld als overeen te komen met de werkelijk gemeten vertraging, wordt bovengenoemde invloed nog kleiner. Toleranties in de functionering 15 van de respektievelijke stations zullen dan gemakkelijker toelaatbaar zijn, hetgeen kostprijsverlagend werkt. Ook is modifikatie van de busconfiguratie gemakkelijke toelaatbaar.

Volledigheidshalve geeft figuur 4a nog de ontvangstteller 172. Deze ontvangt de bitkloksignalen op ingang 158 en telt voortdurend 20 rond. Op de terugstelingang RS wordt bij elke verandering van de bustoestand (rijzende én dalende flanken) een terugstelpuls ontvangen. Een bepaalde tellerstand bijvoorbeeld 1000=8 bestuurt het afvragend van de bus. Door het terugstellen zijn ook de zend- en afvraagoperaties onderling gesynchroniseerd.

25 De realisatie van figuur 3 kan anders zijn. Zo kan in plaats van binaire teller 130 ook een schuifregister worden gebruikt dat als 1-uit-n teller werkt. Voorts kunnen onder bepaalde voorwaarden beide tellers worden gekombineerd.

p Ί r r .

t * PHN 12.078 11

Referenties bij figuur 3: 76 bit timing logic 78 error detection 80 bit counter 5 82 state sequencer 84 bit clock counter 86 bit rate generator 88 oscillator 90 serial-parallel-converter 10 92 acceptance mask 94 user interface logic 96 internal bus 98 demultiplexer 100 receive buffer 1 15 102 receive buffer 2 104 transmit buffer 106 register block 108 test control element 110 reset control element 20 112 power supply leads.

Claims (3)

1. Eén-kanaalsbussysteem voor meermeester (multi-master) gebruik ten behoeve van onderling asynchroon bestuurde meesterstations middels berichten die een arbitrageveld van een uniform aantal bitcellen van vaste nominale lengte gevolgd door een dataveld bevatten, waarbij de 5 bus een dominante en een niet-dominante bustoestand kent, en waarbij per meesterstation aanwezig is: - een opslagelement om een voorziene vertragingstijd op te slaan tussen een lokaal gegenereerde signaalovergang en een ten gevolge daarvan detekteerbare signaalovergang; 10. een afpaselement met een rondlooptijd die overeenkomt met genoemde nominale lengte om in een bepaalde stand een arbitrageveldbitcel te starten; - een eerste instelelement (148) om onder besturing van een overgang naar de dominante bustoestand genoemd afpaselement vóór-in-te- 15 stellen met de inhoud van het opslagelement, met het kenmerk, dat in enig meesterstation een tweede instelelement (140) aanwezig is om tijdens het dataveld van een door dat meesterstation uit te zenden bericht, onder besturing van een verdere overgang naar de dominante bustoestand genoemd opslagelement te laden met de alsdan vigerende stand 20 van genoemd afpaselement.

2. Meesterstation te gebruiken in een één-kanaalsbussysteem volgens één der conclusies 1, met het kenmerk, dat genoemd afpaselement een binaire teller is waarvan een tenminste twee bits brede data-ingang en een tenminste twee bits brede data-uitgang 25 parallelsgewijze zijn aangesloten op een data-uitgang, respektievelijk data-ingang van genoemd opslagelement.

3. Meesterstation volgens conclusie 2, met het kenmerk, dat genoemde teller voorts tijdens een slaaftoestand eveneens onder besturing van een overgang naar de dominante bustoestand met de inhoud 30 van het opslagelement vóór-in-te-stellen is. Γ ' / v: V