NL8300618A - AMPLIFYING CONTROL DEVICE FOR THE USE OF ANALOGUE SIGNALS CONTAINED BY CONVERTING DIGITAL SIGNALS. - Google Patents
AMPLIFYING CONTROL DEVICE FOR THE USE OF ANALOGUE SIGNALS CONTAINED BY CONVERTING DIGITAL SIGNALS. Download PDFInfo
- Publication number
- NL8300618A NL8300618A NL8300618A NL8300618A NL8300618A NL 8300618 A NL8300618 A NL 8300618A NL 8300618 A NL8300618 A NL 8300618A NL 8300618 A NL8300618 A NL 8300618A NL 8300618 A NL8300618 A NL 8300618A
- Authority
- NL
- Netherlands
- Prior art keywords
- gain control
- signal
- digital signal
- digital
- control device
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims description 31
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 7
- 238000012937 correction Methods 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 108010074506 Transfer Factor Proteins 0.000 claims description 2
- 230000005236 sound signal Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/3026—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being discontinuously variable, e.g. controlled by switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3089—Control of digital or coded signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
: . v\ ..¾ • - ·- _ ' - C/Ca/ar/1516:. v \ ..¾ • - · - _ '- C / Ca / ar / 1516
Versterkingsregelinrichting ten behoeve van door omzetting van digitale signalen gevormde, analoge signalen.Gain control device for analog signals formed by conversion of digital signals.
De uitvinding heeft betrekking op een versterkingsregelinrichting ten behoeve van door omzetting van digitale signalen gevormde, analoge signalen, en meer in het bijzonder wanneer de genoemde digitale signalen zelf 5 resulteren uit transmissie, respectievelijk uitlezing uit een registratiedrager, van oorspronkelijk analoge en voorafgaande aan transmissie, respectievelijk registratie, gedigitaliseerde signalen.The invention relates to a gain control device for analog signals formed by conversion of digital signals, and more particularly when said digital signals themselves result from transmission or read-out from a record carrier of originally analog and prior to transmission, registration, digitized signals respectively.
Tot de verschillende digitale audio-infor-10 matiebronnen van bekend type behoort sedert enige tijd de digitale audioplaat (DAD). Deze vertoont een lage signaal/ ruis-verhouding en een ruim dynamisch gebied in vergelijking met analoge audioplaten van gebruikelijk type, zoals een LP-grammofoonplaat. .The various digital audio information sources of known type have for some time included the digital audio disc (DAD). It has a low signal-to-noise ratio and a wide dynamic range compared to conventional analog audio records, such as an LP gramophone record. .
15 Bij vergelijking van een dergelijke gram mofoonplaat en een digitale audioplaat, blijkt de eerstgenoemde een maximaal dynamisch gebied van ongeveer 70dB te hebben, zoals met een gebroken lijn in Fig. 1 is weergegeven? dit maximale dynamische gebied wordt slechts verkregen in 20 een middenfrequentgebied rondom 1kHz. Het dynamische gebied van een dergelijke LP-grammofoonplaat daalt naar de hoge frequenties en.de lage frequenties tot ongeveer 40dB. In tegenstelling daartoe vertoont een digitale audioplaat een groot dynamisch gebied van ongeveer 50dB over bijna het ge-25 hele frequentiegebied, zoals in Fig. 1 met een streep streepje stip streepje lijn is aangeduid.Comparing such gram gramophone record and digital audio record, the former appears to have a maximum dynamic range of about 70dB, such as with a broken line in FIG. 1 is displayed? this maximum dynamic range is obtained only in a medium frequency range around 1 kHz. The dynamic range of such an LP gramophone record drops to the high frequencies and the low frequencies to about 40dB. In contrast, a digital audio record exhibits a large dynamic range of about 50dB over almost the entire frequency range, as shown in FIG. 1 is indicated by a dash dash dot dash line.
Bij uitlezing van signalen uit een digitale audioplaat met een dergelijk groot dynamisch gebied en daarop volgende versterking van de uitgelezen signalen door 30 middel van audio-apparatuur van gebruikelijk type voor weergave door middel van een luidspreker kan deze als gevolg van het voorgaande worden overstuurd{ waaruit beschadiging van de luidspreker kan resulteren. Meer in het bijzonder bestaat daarbij, de mogelijkheid, dat signalen met hogere 35 piekniveau’s dan gebruikelijk aan de uitgangsvermogensver- 8300618 ï t * -2- sterker worden toegevoerd; wanner het volumeregelorgaan van een dergelijke versterker op hetzelfde, niveau als gebruikelijk wordt ingesteld, kunnen betrekkelijk gecompliceerde afsnijdingen van de signaalgolfvormen optreden, even-5 als een aanzienlijke vervorming. De uit de afsnijding resulterende golfvormen bevatten veelal zeer sterke hoogfrequent componenten, welke beschadiging van de. luidspreker, meer in het bijzonder een luidspreker van het .“tweeter"-type, kunnen veroorzaken.When reading signals from a digital audio disc having such a large dynamic range and subsequent amplification of the read signals by audio equipment of conventional type for reproduction by means of a loudspeaker, it can be overdriven due to the foregoing {from which damage to the speaker may result. More in particular, there is the possibility that signals with higher peak levels than usual will be fed more strongly to the output power power 8300618 t * -2; when the volume control of such an amplifier is set to the same level as usual, relatively complicated cutoffs of the signal waveforms can occur, as well as considerable distortion. The waveforms resulting from the cut-off often contain very strong high-frequency components, which damage the. speaker, more particularly a "tweeter" type speaker.
10 De onderhavige uitvinding stelt zich ten doel, hierin verbetering te brengen en een versterkings-regélinrichting te verschaffen, welke instaat is om de uit ongewenste goIfvormafsnijding resulterende signaalver-vorming en beschadiging van de luidspreker te voorkomen.The present invention aims to improve upon this and to provide a gain control device capable of preventing the signal distortion and damage to the speaker resulting from unwanted waveform cut.
15 Bij een dergelijke versterkingsregelinrich- ting volgens de uitvinding wordt een door analoog/digitaal-omzetting van een analoog audiosignaal gevormd, digitaal· signaal vertraagd en worden tijdens de vertragingsduur die componenten van een door digitaal/analoog-omzetting van het 20 digitale signaal gevormd,—analoog signaal, welke een voorafbepaald niveau overschrijden, onderdrukt. Deze maatregel maakt het mogelijk, de eventueel uit een digitale audio-plaat uitgelezen audiosignalen voor vervorming te vrijwaren; de genoemde detectie van. de componenten, welke het vooraf-25 bepaalde niveau overschrijden, kan op betrouwbare wijze worden uitgevoerd. Daardoor worden door ongewenste signaal-afsnijding veroorzaakte vervorming van de uitgelezen signa-. len en beschadiging van de aan het stelsel toegevoegde luidspreker en dergelijke verhinderd.In such an amplification control device according to the invention, an analog / digital conversion of an analog audio signal is formed, the digital signal is delayed and during the delay period those components of a digital / analog conversion of the digital signal are formed, Suppresses analog signal exceeding a predetermined level. This measure makes it possible to safeguard any audio signals read from a digital audio disc from distortion; the said detection of. the components exceeding the predetermined level can be reliably implemented. As a result, distortion of the read-out signals caused by undesired signal cut-off. and damage to the loudspeaker added to the system and the like is prevented.
30 De uitvinding zal worden verduidelijkt in de nu volgende beschrijving aan de hand van de bijbehorende tekening van enige uitvoeringsvormen, waartoe de uitvinding zich echter niet beperkt. In de tekening tonen:The invention will be elucidated in the following description with reference to the accompanying drawing of some embodiments, to which, however, the invention is not limited. Show in the drawing:
Fig. 1 het verschil in dynamisch gebied 35 tussen een digitale audioplaat en een LP-grammofoonplaat,Fig. 1 the difference in dynamic area 35 between a digital audio record and an LP gramophone record,
Fig. 2 een blokschema van een versterkings-regelinrichting volgens een eerste uitvoeringsvorm van de 8300618 κ t uitvinding,Fig. 2 is a block diagram of a gain control device according to a first embodiment of the 8300618 κ t invention,
Fig. 3A en 3B enige golfvormen van uitgelezen signalen, waarin een voorafbepaald niveau overschrijdende componenten voorkomen, respectievelijk zijn onderdrukt, 5 Fig. 4 een blokschema van een versterkings- regelinrichting volgens een tweede uitvoeringsvorm van de uitvinding,Fig. 3A and 3B show some waveforms of read-out signals in which a predetermined level of exceeding components are present, and are suppressed, 4 is a block diagram of a gain control device according to a second embodiment of the invention,
Fig. 5 een schema van een bij een verster-kingsregelinrichting volgens de tweede uitvoeringsvorm van 10 de uitvinding toegepaste piekwaarde-detector,Fig. 5 is a diagram of a peak value detector used in a gain control device according to the second embodiment of the invention,
Fig. 6 een blokschema van een versterkings-regelinrichting volgens een derde uitvoeringsvorm van de uitvinding,Fig. 6 is a block diagram of a gain control device according to a third embodiment of the invention,
Fig. 7 enige details van een vertragings-15 lijn en een digitale versterkingsregelschakeling van de ver-sterkingsregelinrichting volgens Fig. 6 enFig. 7 some details of a delay line and a digital gain control circuit of the gain control device of FIG. 6 and
Fig. 8 een schema van een uitvoeringsvari-ant van de digitale versterkingsregelschakeling volgens Fig. 7.Fig. 8 is a schematic of an embodiment variant of the digital gain control circuit of FIG. 7.
20 Bij het blokschema volgens Fig. 1 wordt uitgegaan van digitale signalen, welke zijn gevormd door ana-loog/digitaal-omzetting van oorspronkelijk analoge audio-signalen en welke vervolgens volgens een als NRZ-1 (Non Return to Zero-1) aangeduide wijze zijn gemoduleerd en op 25 een digitale audioplaat 1 zijn geregistreerd. Dergelijke digi- . tale signalen kunnen worden gevormd door bemonstering van analoge audiosignalen met een voorafbepaalde monsterfrequen-tie voor quantificering tot 16-bits informatiewoorden, welke vervolgens worden onderworpen aan bewerking, respectievelijk 30 codering, volgens CIRC (Cross Interleave Read Solomon Code) en EFM (Eight to Fourteen Modulation).In the block diagram according to Fig. 1 is based on digital signals, which are formed by analog / digital conversion of originally analog audio signals and which are subsequently modulated in a manner referred to as NRZ-1 (Non Return to Zero-1) and in a digital audio record 1 are registered. Such digi. language signals can be formed by sampling analog audio signals with a predetermined sample rate for quantification up to 16-bit information words, which are then subjected to processing, respectively encoding, according to CIRC (Cross Interleave Read Solomon Code) and EFM (Eight to Fourteen Modulation).
Omtrent de zojuist eerstgenoemde codering volgens CIRC wordt opgemerkt, dat deze dient voor correctie in aanzienlijke mate van een op een audioplaat aanwezige fout 35 met hoge registratiedichtheid, zoals een kras.Regarding the just-mentioned coding according to CIRC, it is noted that it serves to correct to a considerable extent an error 35 with a high recording density present on an audio record, such as a scratch.
Omtrent de bewerking volgens EFM wordt opgemerkt, dat daarbij de 16-bits van een informatiewoord 8300618 * \ ; ! ‘ ' - .Regarding the processing according to EFM, it is noted that the 16 bits of an information word 8300618 * \; ! ".
-4- ' worden verdeeld in twee meer en minder significante 8-bits groepen, waarna iedere aldus gevormde 8-bits groep wordt omgezet in een 14—bits patroon of woord. Een dergelijke modulatie volgens EFM is gericht op opname van digitale signalen 5 bij een minimum aan golfvormvervorming en bij een minimale of geen aanwezigheid van gelijkspanningscomponenten in de opgenomen signalen.-4- 'are divided into two more and less significant 8-bit groups, after which each 8-bit group thus formed is converted into a 14-bit pattern or word. Such modulation according to EFM is aimed at recording digital signals 5 with a minimum of waveform distortion and with a minimal or no presence of DC components in the recorded signals.
De na de hiervoor beschreven bewerkingen op de digitale audioplaat 1 opgenomen, digitale signalen 10 worden daaruit uitgelezen door middel van een optische uit-leesinrichting en toegevoerd aan een EFM demodulator 2, welke met behulp van uit deze signalen afgescheiden klok-en synchronisatiesignalen EFM-demodulatie uitvoert, waarbij ieder 14-bits patroon of woord tot zijn oorspronkelijke 15 8-bits groep wordt heromgezet en de meer- en minder significante 8-bits groepen tot de oorspronkelijke 16-bits informa-tiewoorden worden gerecombineerd. Een daaruit resulterend, digitaal signaal wordt toegevoerd aan een met een geheugen van het RAM-type uitgeruste geheugen/bewerkingsschake-T(T~~a:ing 3.The digital signals 10 recorded on the digital audio record 1 after the above-described operations are read therefrom by means of an optical reader and fed to an EFM demodulator 2, which uses EFM demodulation clock and synchronizing signals separated from these signals. each 14-bit pattern or word is converted back to its original 8-bit group and the more and less significant 8-bit groups are combined back to the original 16-bit information words. A resulting digital signal is applied to a memory / processing circuit T equipped with a RAM type memory (T ~~ a: ing 3.
Deze geheugen/bewerkingsschakeling 3 voert de volgende bewerkingen uit: A) inlezing en opslag van het digitale signaal SD1 in het geheugen van het RAM-type, uitlezing van het signaal 25 uit het geheugen en besturing van het geheugen; B) detectie en correctie van in de 16-bits woorde voorkomende fouten op basis van de CIRC-methode; en C) interpolatie van een niet op basis van de CIRC-methode gecorrigeerd "slecht"informatiewoord met een correct 30 "goed" informatiewoord. Het tijdsritme van de inlezing en de uitlezing van het digitale signaal in, respectievelijk uit, het genoemde geheugen van het RAM-type vinden plaats op basis van door een klokimpulsgenerator 5 geleverde klokimpulsen.This memory / processing circuit 3 performs the following operations: A) reading and storing the digital signal SD1 in the RAM type memory, reading the signal 25 from the memory and controlling the memory; B) detection and correction of errors occurring in the 16-bit words based on the CIRC method; and C) interpolation of a "bad" information word not corrected by the CIRC method with a correct "good" information word. The time rhythm of the reading in and the reading out of the digital signal in, respectively, out of said RAM-type memory take place on the basis of clock pulses supplied by a clock pulse generator 5.
35 De geheugen/bewerkingsschakeling 3 geeft dan een digitaal signaal SD2 af,-dat een aan foutcorrectie 8300618 -5- ·*.·% en interpolatie onderworpen 16-bits informatiewoord vormt.The memory / processing circuit 3 then outputs a digital signal SD2, which constitutes a 16-bit information word subject to error correction 8300618-5%.
Dit digitale signaal SD2 wordt toegevoerd aan een vertra-gingslijn 4, welke het signaal SD2 vertraagt tot een tijdstip na detectie vari de piekwaarde van het signaal door een 5 piekwaardedetector 6. Tijdens de op deze wijze teweeggebrachte vertragingsduur kan een als analoge versterkings-regelschakeling dienende versterker 8 de versterking, respectievelijk overdrachtsfactor, op basis van het door de piekwaardedetector 6 geleverde piekwaardedetectieresultaat 10 bijregelen.This digital signal SD2 is applied to a delay line 4, which delays the signal SD2 to a time after detection of the peak value of the signal by a peak value detector 6. During the delay period so produced, an analog gain control circuit serving amplifier 8 adjusts the gain or transfer factor, respectively, based on the peak value detection result 10 provided by the peak value detector 6.
De vertragingslijn 4 reageert op de van de klokimpulsgenerator 5 afkomstige klokimpulsen door het digitale signaal SD2 in de vorm van een 16-bits informatiewoord door een serieschakeling van vergrendelregisters te ver-15 plaatsen. Ook is het mogelijk, dat vertraagde uitlezing uit het geheugen van het RAM-type plaatsvindt door middel van een modulo-M adresteller, welke de van de klokimpulsgenerator 5 afkomstige klokimpulsen krijgt toegevoerd.The delay line 4 responds to the clock pulses from the clock pulse generator 5 by moving the digital signal SD2 in the form of a 16-bit information word through a series circuit of latch registers. It is also possible that delayed reading from the RAM-type memory takes place by means of a modulo-M address counter, which receives the clock pulses from the clock pulse generator 5.
Een dergelijke vertraging van het ingangs-20 signaal, respectievelijk het digitale signaal SD2, kan zonder gevaar voor vervorming worden toegepast indien de impulsherhalingsfrequentie van de door de klokimpulsgenerator 5 aan de vertragingslijn 4 geleverde klokimpulsen een geheel veelvoud van de bemonster frequentie vormt.Such a delay of the input 20 signal, or the digital signal SD2, can be applied without the risk of distortion if the pulse repetition frequency of the clock pulses supplied by the clock pulse generator 5 to the delay line 4 forms an integer multiple of the sampling frequency.
25 Het door de vertragingslijn 4 af gegeven, digitale signaal Sd3 wordt aan een digitaal/analoog-omzetter 7 toegevoerd voor heromzetting tot een analoog audiosignaal S^, dat via een versterker 8 aan een uitgangsaansluiting 9 ter beschikking komt en via een eventuele voorversterker 30 en een vermogensversterker van een gebruiker aan een luidspreker kan worden toegevoerd.The digital signal Sd3 output from the delay line 4 is fed to a digital / analog converter 7 for conversion into an analog audio signal S ^, which is made available via an amplifier 8 at an output terminal 9 and via an optional preamplifier 30 and a user's power amplifier can be supplied to a loudspeaker.
Het genoemde digitale signaal SD2, dat door de geheugen/bewerkingsschakeling 3 wordt afgegeven, wordt eveneens aan de piekwaardedetector 6 toegevoerd.The said digital signal SD2, which is output from the memory / processing circuit 3, is also applied to the peak value detector 6.
35 De piekwaardedetector 6 voert piekwaarde- detectie van het digitale signaal SD2 uit, waarbij wordt vastgesteld of de piekwaarde van het signaal een voorafbe- 83 0 0 6 1 8 » % • , -6- · paald niveau overschrijdt, waardoor ongewenste amplitude-afsnijding van het signaal zou kunnen optreden. Op basis van de informatie van het digitale signaal SD2 detecteert de piekwaardedetector 6 de helling van het audiosigriaal af 5 dergelijke, waaruit de piekwaarde van eventuele het vooraf-bepaalde niveau overschrijdende componenten volgt.35 The peak value detector 6 performs peak value detection of the digital signal SD2, determining whether the peak value of the signal exceeds a predetermined level, causing unwanted amplitude cut-off. of the signal may occur. On the basis of the information of the digital signal SD2, the peak value detector 6 detects the slope of the audio signal 5 and the like, from which follows the peak value of any components exceeding the predetermined level.
Het door de piekwaardedetector 6 afgegeven detectiesignaal wordt aan de versterker 8 toegevoerd voor verkleining van de versterkingsfactor daarvan. Dit heeft 10 tot gevolg, dat een component met een hoge piekwaarde van het door de digitaal/analoog-omzetter 7 afgegeven, analoge audiosignaal. SA wordt onderdrukt.The detection signal output from the peak value detector 6 is applied to the amplifier 8 to reduce its gain. This results in a component having a high peak value of the analog audio signal output from the digital / analog converter 7. SA is suppressed.
Indien voor de informatiebemonsterfrequen-tie een impulsherhalingsfrequentie van 44,1kHz wordt toege-15 past en voor de vertragingsduur van de vertragingslijn 4 een bedrag van 1/44,1 kHz x 4 = 90/isec wordt gekozen, wordt een zodanige versterkingsregeling van de versterker 8 verkregen, dat een dergelijke component met hoge piekwaarde wordt onderdrukt vóórdat de in het hoogfrequente gebied van 20 ongeveer 10 kHz voorkomende componenten van het audiosignaal een plotselinge niveaustijging vertonen. Aangezien de impulsduur van een impuls met een betrekkelijk hoge frequentie van 10 kHz gelijk 100yusec.. is, zal de piekwaarde zijn gedetecteerd vóórdat een dergelijke impuls de versterker 8 25 bereikt, zodat de piekcomponent van de impuls door het van de piekwaardedetector 6 afkomstige detectiesignaal Sp wordt onderdrukt. Dit detectiesignaal Sp kan bijvoorbeeld worden toegevoerd aan een electronische volumeregeling of dergelijke met een voor versterkingsregeling van het audiosignaal 30 geschikte responsiekarakteristiek. Een dergelijke electroni- · sche volumeregeling kan bijvoorbeeld de mate van terugkoppeling van de versterker 8 of dergelijke beïnvloeden. Indien . mogelijk, kan ook mechanische volumeregeling worden toegepast.If an impulse repetition frequency of 44.1 kHz is used for the information sampling frequency and an amount of 1 / 44.1 kHz x 4 = 90 / isec is chosen for the delay duration of the delay line 4, such amplification control of the amplifier is used. 8, that such a high peak value component is suppressed before the components of the audio signal occurring in the high frequency region of about 10 kHz exhibit a sudden rise in level. Since the pulse duration of a pulse with a relatively high frequency of 10 kHz is equal to 100 µsec., The peak value will be detected before such pulse reaches the amplifier 8, so that the peak component of the pulse is generated by the detection signal Sp from the peak value detector 6. is suppressed. This detection signal Sp can for instance be applied to an electronic volume control or the like with a response characteristic suitable for amplification control of the audio signal. Such an electronic volume control can influence, for example, the degree of feedback from amplifier 8 or the like. In the event that . possible, mechanical volume control can also be applied.
35 Het voorgaande zal nu worden verduidelijkt aan de hand van de golfvormen volgens de Fig. 3A en 3B, 83 0 0 6 1 8 -7- waarbij de eerstgenoemde de golfvorm van een signaal laat zien, waarin een component met een hoge piekwaarde niet is onderdrukt, terwijl Fig. 3B de golfvorm laat zien van een signaal, waarin een component met een hoge piekwaarde is 5 onderdrukt vanaf het tijdstip van een aan ontvangst van de genoemde component voorafgaand, zwakker signaal. Daarbij wordt verhinderd, dat een abrupte niveauverandering optreedt, zodat een glad verlopende onderdrukking van componenten met een te hoge piekwaarde wordt verkregen, gepaard gaande aan 10 geluidsweergave van goede kwaliteit.The foregoing will now be explained with reference to the waveforms according to FIG. 3A and 3B, 83 0 0 6 1 8 -7- wherein the former shows the waveform of a signal in which a component with a high peak value is not suppressed, while FIG. 3B shows the waveform of a signal in which a component having a high peak value is suppressed from the time of a weaker signal prior to reception of said component. This prevents an abrupt level change from occurring, so that smooth suppression of components with a too high peak value is obtained, accompanied by good quality sound reproduction.
De versterkingsfactor van de versterker 8, welke op de beschreven wijze aan electronische of mechanische volumeregeling is onderworpen, kan hetzij gelijdelijk naar zijn oorspronkelijke waarde teruggaan, hetzij ongewij-15 zigd blijven. Het laatstgenoemde verdient de voorkeur uit het oogpunt van tijdbasisvervorming.The amplification factor of the amplifier 8, which has been subjected to electronic or mechanical volume control in the manner described, can either gradually return to its original value or remain unchanged. The latter is preferred from the viewpoint of time base distortion.
Fig. 4 toont een blokschema van een ver-sterkingsregelinrichting volgens een tweede uitvoeringsvorm van de uitvinding. Daarbij zijn zoveel mogelijk dezelfde 20 verwijzingssymbolen als bij het blokschema volgens Fig. 1 gebruikt.Fig. 4 shows a block diagram of a gain control device according to a second embodiment of the invention. The same reference symbols as with the block diagram according to FIG. 1 used.
Bij deze tweede uitvoeringsvorm wordt een digitaal signaal S 'D2, voorafgaande aan interpolatie door middel van een interpolator 10 van een geheugen/bewerkings-25 schakelng 3 *, voor piekwaardedetectie aan een piekwaarde- detector 6' toegevoerd. De interpolator 10 dient voor interpolatie van een niet aan correctie volgens de CIRC-methode onderworpen informatiewoord. Het digitale signaal S'D2 vormt een digitaal signaal, dat een vlag "goed" voor een aan 30 correctie onderworpen informatiewoord of een vlag "slecht" voor een niet aan correctie onderworpen informatiewoord laat zien. Het digitale signaal S'D2 met een dergelijke vlag wordt toegevoerd aan de interpolator, welke tussen de beide vlaggen kan onderscheiden en informatie met de vlag "slecht" 35 interpoleert met informatie met de vlag "goed". De piek- deteotor 6' voert inmiddels piekwaardedetectie van het audio-signaal op basis van het informatiewoord met de vlag "goed" 8300618 . V - ·· · -8- van het digitale signaal S'D2 uit* Meer in bijzonder kiest de piekwaardedetector 6' de informatie met de vlag "goed" voor levering van een soortgelijk detectiesignaal Sp als bij' de hiervoor beschreven, eerste uitvoeringsvorm van de S uitvinding. Bij de thans beschreven, tweede uitvoeringsvorm wordt de piekwaarde van het digitale signaal voorafgaande aan de interpolatie daarvan aan detectie onderworpen. Dit heeft tot gevolg, dat tijdens de door de interpolator 10 uitgevoerde interpolatie de gewenste vertragingsduur vanaf het tijd-10 stip van piekwaardedetectie wordt verkregen. De interpolator 10 dient derhalve bij deze tweede uitvoeringsvorm tevens als vertragingslijn, zodat geen afzonderlijke vertragingslijn 4, zoals bij de eerst beschreven uitvoeringsvorm, behoeft te worden toegepast.In this second embodiment, a digital signal S 'D2, prior to interpolation by an interpolator 10 from a memory / processing circuit 3 *, is supplied to a peak value detector 6' for peak value detection. The interpolator 10 serves to interpolate an information word not subject to correction according to the CIRC method. The digital signal S'D2 forms a digital signal, which shows a flag "good" for an information word corrected or a flag "bad" for an information word not corrected. The digital signal S'D2 with such a flag is applied to the interpolator, which can distinguish between the two flags and interpolates information with the flag "bad" with information with the flag "good". The peak detector 6 'now performs peak value detection of the audio signal based on the information word with the flag "good" 8300618. More specifically, the peak value detector 6 'selects the information with the flag "good" for supplying a similar detection signal Sp as in the above-described first embodiment of the digital signal S'D2 *. the S invention. In the second embodiment now described, the peak value of the digital signal is subjected to detection prior to its interpolation. As a result, during the interpolation performed by the interpolator 10, the desired delay time from the time of peak value detection is obtained. The interpolator 10 therefore also serves as a delay line in this second embodiment, so that a separate delay line 4, as in the first described embodiment, need not be used.
15 Het uitgangssignaal S'D2 van <3e interpola tor 10 wordt toegevoerd aan een digitaal/analoog-omzetter 7, welke het analoge audiosignaal aan de versterker 8 levert.The output signal S'D2 of <3rd interpolator 10 is applied to a digital / analog converter 7, which supplies the analog audio signal to the amplifier 8.
In een digitaal signaal heeft een bepaald bit betrekking op de piekwaarde van het corresponderende ana-20 loge audiosignaal; in een dergelijk digitaal signaal komt geen niveau voor, dat een bepaald ander niveau te boven gaat. Indien een met behulp van een versterkingsregelinrichting volgens de eerste of de tweede uitvoeringsvorm aan verster-kingsvermindering onderworpen volumeniveau vervolgens onge-25 wijzigd blijft, zal de eerder uitgevoerde instelling, respectievelijk regeling op een bepaalde waarde, van het volumeniveau verdere piekwaardeafsnijding. verhinderen. Beschouwd in deze zin, kan de versterkingsregelinrichting volgens de onderhavige uitvinding tevens als automatische volumeniveau-30 instelinrichting worden beschouwd.In a digital signal, a certain bit refers to the peak value of the corresponding analog audio signal; there is no level in such a digital signal that exceeds a certain other level. If a volume level subjected to gain reduction by means of a gain control device according to the first or the second embodiment remains subsequently unchanged, the previously performed adjustment or adjustment to a certain value of the volume level will further peak value cut-off. obstruct. Considered in this sense, the gain control device of the present invention may also be considered an automatic volume level adjustment device.
Fig. 6 vormt een blokschema van een versterkingsregelinrichting volgens een derde uitvoeringsvorm van de uitvinding, waarbij weer zoveel mogelijk dezelfde verwijzingssymbolen als bij de eerder beschreven uitvoerings-35 vormen zijn gebruikt.Fig. 6 is a block diagram of a gain control device according to a third embodiment of the invention, again using the same reference symbols as much as possible in the previously described embodiments.
Bij deze derde uitvoeringsvorm vindt de versterkingsregeling op digitale wijze plaats. Een door een 83 0 0 6 1 8 -9- vertragingslijn 4 vertraagd, digitaal signaal wordt toe-gevoerd aan een versterkingsregelschakeling 11, welke versterking sregeling uitvoert op basis van een van een piekwaarde-detector 6 afkomstig detectiesignaal Sp. Het aldus aan ver-5 sterkingsregeling door de schakeling 11 onderworpen digitale signaal wordt toegevoerd aan een digitaal/analoog-omzetter 7.In this third embodiment, the gain control takes place digitally. A digital signal delayed by a 83 0 0 6 1 8-9 delay line 4 is applied to a gain control circuit 11 which performs gain control based on a detection signal Sp from a peak value detector 6. The digital signal thus subjected to gain control by the circuit 11 is supplied to a digital / analog converter 7.
Fig. 7 toont een uitvoeringsvorm van een practische schakeling van de vertragingslijn 4 en de digitale versterkingsregelschakeling II. De vertragingslijn 4 bestaat 10 daarbij uit n schuifregistertrappen R^-R^. Deze krijgen door-schuifklokimpulsen van de informatiebemonsterfrequentie van bijvoorbeeld 44,1 kHz. toegevoerd, zodat zij het digitale signaal sis 16-bits informatiewoord in parallelvorm krijgen toegevoerd en afgeven. De door de vertragingslijn 4 15 teweeggebrachte vertragingsduur wordt bepaald door het aantal n van de schuifregisters, waarvoor bijvoorbeeld 100 wordt gekozen. Het digitale uitgangssignaal van de vertragingslijn 4 wordt toegevoerd aan de digitale versterkingsregelschakeling 11 met een logische schakeling A.Fig. 7 shows an embodiment of a practical circuit of delay line 4 and digital gain control circuit II. The delay line 4 here consists of n shift register stages R ^ -R ^. These receive feed-through clock pulses of the information sampling frequency of, for example, 44.1 kHz. supplied so that they are fed and output the digital signal sis 16-bit information word in parallel. The delay time effected by the delay line 4 is determined by the number n of the shift registers, for example 100 being chosen. The digital output of the delay line 4 is applied to the digital gain control circuit 11 with a logic circuit A.
20 Deze logische schakeling A kan worden over geschakeld tussen een toestand, waarin het van de vertragingslijn 4 afkomstige signaal SD3 zonder modificatie aan de versterker 8 wordt toegevoerd, en een toestand, waarin het signaal Sp2 voorafgaande aan toevoer aan de versterker 8 eerst 25 over éën bit naar het minst significante bit wordt verschoven voor toevoeging van een meest significant bit met de informa-tiewaarde "O". Het van de piekwaardedetector 6 afkomstige detectiesignaal Sp wordt via een aansluiting 12 aan de logische schakeling A toegevoerd. Wanneer wordt vastgesteld, dat de 30 piekwaarde van het audiosignaal een voorafbepaald niveau overschrijdt, zal de logische schakeling A op basis van het desbetreffende detectiesignaal Sp het van de vertragingslijn 4 afkomstige signaal met één bit in de richting van het minst significante bit verschuiven voor toevoeging van een 35 meest significant bit met de bitwaarde "0". Het uitgangssignaal van de logische schakeling A wordt via de digitaal/analoog-omzetter 7 aan een versterker 8* toegevoerd, waarbij het 8300618 -10- niveau van het signaal SD3 is gehalveerd. Meer algemeen kan worden gesteld, dat een signaalverschuiving over m bits tot een niveaureductie met l/2m. Ook is het mogelijk, geen logische schakeling A toe te passen. In dat geval wordt het laatste 5 schuifregister Rfl van de vertragingslijn 4 zodanig bestuurd, dat het daarin opgeslagen bestand' over m bits in de richting naar het minst significante bit wordt verschoven, waardoor niveaureductie met l/2m wordt verkregen.This logic circuit A can be switched between a state in which the signal SD3 from the delay line 4 is supplied to the amplifier 8 without modification, and a state in which the signal Sp2 is first fed over one before the amplifier 8 is supplied. bit is shifted to the least significant bit to add a most significant bit with the information value "0". The detection signal Sp from the peak value detector 6 is supplied to the logic circuit A via a connection 12. When it is determined that the peak value of the audio signal exceeds a predetermined level, the logic circuit A will shift the signal from the delay line 4 by one bit in the direction of the least significant bit on the basis of the relevant detection signal Sp. a 35 most significant bit with the bit value "0". The output of the logic circuit A is applied to an amplifier 8 * via the digital / analog converter 7, the 8300618 -10 level of the signal SD3 being halved. More generally, it can be stated that a signal shift over m bits leads to a level reduction of 1 / 2m. It is also possible not to use logic circuit A. In that case, the last shift register Rf1 of the delay line 4 is controlled such that the file stored therein is shifted by m bits in the direction towards the least significant bit, thereby achieving level reduction by 1 / 2m.
Fig. 8.toont een andere uitvoeringsvorm 10 van een digitale versterkingsregelschakeling 11 met een geheugen 13 van het ROM-type. Dit geheugen bevat verschillende types informatie-ömzettabellen voor verzwakking van het niveau van het digitale signaal SD3, dat de gedaante van een 16-bits informatiewoord heeft. Daartoe wordt het door de 15 vertragingslijn 4 afgegeven signaal Sd3 als adressignaal aan het geheugen 13 toegevoerd, terwijl een adres voor keuze van de gewenste informatie-omzettabel aan het geheugen 13 wordt geleverd door een logische schakeling B, welke met het ver-wijzingsgetal 14 is aangeduid.Fig. 8.shows another embodiment 10 of a digital gain control circuit 11 with a ROM-type memory 13. This memory contains various types of information conversion tables for attenuating the level of the digital signal SD3, which has the form of a 16-bit information word. For this purpose, the signal Sd3 output from the delay line 4 is supplied as an address signal to the memory 13, while an address for selection of the desired information conversion table is supplied to the memory 13 by a logic circuit B, which has the reference number 14 indicated.
20 Deze logische schakeling B ontvangt van de piekwaardedetector 6 een detectiesignaal Sp en voorts via respectieve ingangsaansluitingen 15 en 16 een detectiesignaal dat het maximale vermogen en een detectiesignaal dat de momentane volumeregelpositie van een verraogensversterker 25 vertegenwoordigt. Aangezien het afsnijdniveau van de golf-vormen van de uitgelezen signalen met het maximale vermogens- * niveau en de volumeregelpositie van de toegepaste vermogensversterker varieert, wordt de mate van niveauverzwakkings-of -versterkingsregeling in overeenstemming met dit afsnijd-30 niveau gebracht. Het detectiesignaal dat het maximale vermogen van de versterker vertegenwoordigt wordt geleverd door een generator, welke een signaal met het desbetreffende niveau af geeft. Het detectiesignaal dat de volumeregelpositie van de vermogensversterker vertegenwoordigt wordt afgenomen 35 aan een potentiometer, waarvan de instelling het volume-niveau van de vermogensversterker vertegenwoordigt. In af- . hankelijkheid van de aldus verkregen informatie omtrent het 8300618 ► -11- maximale vermogen en de momentane volumeregeIpositie van de vermogensversterker bepaalt de logische schakeling B, welke informatieomzettabel dient te worden gebruikt. Wanneer door de piekwaardedetector overschrijding van het voorafbepaalde 5 niveau door de piekwaarde van het audiosignaal wordt vastgesteld, wordt het signaal SD3 in een voorafbepaalde mate verzwakt en vervolgens via een multiplexeenheid 17 aan de digitaal/analoog-omzetter 7 toegevoerd.This logic circuit B receives from the peak value detector 6 a detection signal Sp and further via respective input terminals 15 and 16 a detection signal representing the maximum power and a detection signal representing the current volume control position of a power amplifier 25. Since the cut-off level of the waveforms of the read signals varies with the maximum power level and the volume control position of the applied power amplifier, the degree of level attenuation or gain control is brought into line with this cut-off level. The detection signal representing the maximum power of the amplifier is supplied by a generator, which outputs a signal of the corresponding level. The detection signal representing the volume control position of the power amplifier is taken from a potentiometer, the setting of which represents the volume level of the power amplifier. In af-. dependence of the information thus obtained on the maximum power and the instantaneous volume position of the power amplifier determines the logic circuit B, which information table must be used. When exceeding the predetermined level by the peak value of the audio signal is determined by the peak value detector, the signal SD3 is attenuated to a predetermined degree and then supplied to the digital / analog converter 7 via a multiplex unit 17.
Wanneer het signaal niet het vooraf-10 bepaalde niveau blijkt te overschrijden, wordt het zonder wijziging van het geheugen 13 van het ROM-type via de multiplexeenheid 17 aan de digitaal/analoog-omzetter 7 toegevoerd. Wanneer geen detectie van de piekwaarde van het audiosignaal plaatsvindt, behoeft het signaal niet aan het 15 geheugen 13 te worden toegevoerd. De multiplexeenheid 17 is in verband daarmede zodanig uitgevoerd, dat keuze mogelijk is tussen een van de vertragingslijn 4 afkomstig signaal SD2 en een aan niveauverzwakking onderworpen en uit het geheugen 13 uitgelezen signaal SD2* De multiplexeenheid 17 wordt be-20 stuurd door een van de piekwaardedetector 6 afkomstig signaal dat via de logische schakeling D aan de eenheid wordt toegevoerd.If the signal is found not to exceed the predetermined level, it is supplied to the digital / analog converter 7 via the multiplexer 17 without changing the ROM-type memory 13. When no detection of the peak value of the audio signal takes place, the signal need not be supplied to the memory 13. In this connection, the multiplexing unit 17 is designed in such a way that a choice is possible between a signal SD2 originating from the delay line 4 and a signal attenuated at level attenuation and read out from the memory 13 * The multiplexing unit 17 is controlled by one of the peak value detector 6 a signal which is supplied to the unit via logic circuit D.
De uitvinding beperkt zich niet tot de in het voorgaande beschreven.en in de tekening weergegeven uit-25 voeringsvormen. Verschillende wijzigingen kunnen in de beschreven details en in hun onderlinge samenhang worden aangebracht, zonder dat daarbij het kader van de uitvinding wordt overschreden.The invention is not limited to the embodiments described above and shown in the drawing. Various changes can be made in the details described and in their interrelationships, without exceeding the scope of the invention.
83006188300618
Claims (6)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57024830A JPS58142614A (en) | 1982-02-18 | 1982-02-18 | Gain controlling device |
| JP2483082 | 1982-02-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL8300618A true NL8300618A (en) | 1983-09-16 |
Family
ID=12149105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8300618A NL8300618A (en) | 1982-02-18 | 1983-02-18 | AMPLIFYING CONTROL DEVICE FOR THE USE OF ANALOGUE SIGNALS CONTAINED BY CONVERTING DIGITAL SIGNALS. |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPS58142614A (en) |
| KR (1) | KR910002980B1 (en) |
| CA (1) | CA1214998A (en) |
| DE (1) | DE3305662C2 (en) |
| FR (1) | FR2521758A1 (en) |
| GB (1) | GB2119189B (en) |
| NL (1) | NL8300618A (en) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4700362A (en) * | 1983-10-07 | 1987-10-13 | Dolby Laboratories Licensing Corporation | A-D encoder and D-A decoder system |
| JPH0772971B2 (en) * | 1988-10-05 | 1995-08-02 | パイオニア株式会社 | Disc player playback level setting method |
| EP0911712A1 (en) | 1997-10-21 | 1999-04-28 | Deutsche Thomson-Brandt Gmbh | Corrected servo control signal in a servo control loop |
| EP0911713B1 (en) * | 1997-10-21 | 2004-09-22 | Deutsche Thomson-Brandt Gmbh | Corrected servo control signal in a servo control loop |
| GB2378064A (en) * | 2001-03-12 | 2003-01-29 | Simoco Int Ltd | A feed-forward signal level control arrangement with a delay in the signal path |
| US8687471B2 (en) | 2010-05-10 | 2014-04-01 | Marvell World Trade Ltd. | Method and apparatus for offset and gain correction |
| CN102893334B (en) * | 2010-05-10 | 2016-04-13 | 马维尔国际贸易有限公司 | For offseting the method and apparatus with gain correction |
| US9831843B1 (en) | 2013-09-05 | 2017-11-28 | Cirrus Logic, Inc. | Opportunistic playback state changes for audio devices |
| US9774342B1 (en) | 2014-03-05 | 2017-09-26 | Cirrus Logic, Inc. | Multi-path analog front end and analog-to-digital converter for a signal processing system |
| US9525940B1 (en) | 2014-03-05 | 2016-12-20 | Cirrus Logic, Inc. | Multi-path analog front end and analog-to-digital converter for a signal processing system |
| US9306588B2 (en) | 2014-04-14 | 2016-04-05 | Cirrus Logic, Inc. | Switchable secondary playback path |
| US10785568B2 (en) | 2014-06-26 | 2020-09-22 | Cirrus Logic, Inc. | Reducing audio artifacts in a system for enhancing dynamic range of audio signal path |
| US9596537B2 (en) | 2014-09-11 | 2017-03-14 | Cirrus Logic, Inc. | Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement |
| US9503027B2 (en) | 2014-10-27 | 2016-11-22 | Cirrus Logic, Inc. | Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator |
| US9584911B2 (en) | 2015-03-27 | 2017-02-28 | Cirrus Logic, Inc. | Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses |
| US9959856B2 (en) | 2015-06-15 | 2018-05-01 | Cirrus Logic, Inc. | Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter |
| US9955254B2 (en) | 2015-11-25 | 2018-04-24 | Cirrus Logic, Inc. | Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system |
| US9543975B1 (en) | 2015-12-29 | 2017-01-10 | Cirrus Logic, Inc. | Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths |
| US9880802B2 (en) | 2016-01-21 | 2018-01-30 | Cirrus Logic, Inc. | Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system |
| US9998826B2 (en) | 2016-06-28 | 2018-06-12 | Cirrus Logic, Inc. | Optimization of performance and power in audio system |
| US9813814B1 (en) | 2016-08-23 | 2017-11-07 | Cirrus Logic, Inc. | Enhancing dynamic range based on spectral content of signal |
| US9780800B1 (en) | 2016-09-19 | 2017-10-03 | Cirrus Logic, Inc. | Matching paths in a multiple path analog-to-digital converter |
| US9762255B1 (en) | 2016-09-19 | 2017-09-12 | Cirrus Logic, Inc. | Reconfiguring paths in a multiple path analog-to-digital converter |
| US9929703B1 (en) | 2016-09-27 | 2018-03-27 | Cirrus Logic, Inc. | Amplifier with configurable final output stage |
| US9967665B2 (en) | 2016-10-05 | 2018-05-08 | Cirrus Logic, Inc. | Adaptation of dynamic range enhancement based on noise floor of signal |
| US10321230B2 (en) | 2017-04-07 | 2019-06-11 | Cirrus Logic, Inc. | Switching in an audio system with multiple playback paths |
| US10008992B1 (en) | 2017-04-14 | 2018-06-26 | Cirrus Logic, Inc. | Switching in amplifier with configurable final output stage |
| US9917557B1 (en) | 2017-04-17 | 2018-03-13 | Cirrus Logic, Inc. | Calibration for amplifier with configurable final output stage |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3887875A (en) * | 1973-09-07 | 1975-06-03 | Ncr Co | Digital signal leveling device |
| AT347504B (en) * | 1975-04-18 | 1978-12-27 | Siemens Ag Oesterreich | DEVICE FOR AUTOMATIC VOLUME CONTROL |
| JPS5948447B2 (en) * | 1977-07-20 | 1984-11-27 | ソニー株式会社 | Gain compensation circuit for signal regenerator |
| GB1599401A (en) * | 1978-04-18 | 1981-09-30 | Nat Res Dev | Input signal level control for communications channels |
| US4233566A (en) * | 1978-10-23 | 1980-11-11 | Technical Audio Products Corporation | Distortion free power limiting and clipping prevention circuit |
| JPS56111311A (en) * | 1980-02-07 | 1981-09-03 | Nec Corp | Intermediate-frequency amplifying device with function of limiting input amplitude |
-
1982
- 1982-02-18 JP JP57024830A patent/JPS58142614A/en active Pending
-
1983
- 1983-02-07 CA CA000421039A patent/CA1214998A/en not_active Expired
- 1983-02-17 GB GB08304397A patent/GB2119189B/en not_active Expired
- 1983-02-17 KR KR1019830000647A patent/KR910002980B1/en not_active IP Right Cessation
- 1983-02-18 FR FR8302668A patent/FR2521758A1/en active Granted
- 1983-02-18 NL NL8300618A patent/NL8300618A/en active Search and Examination
- 1983-02-18 DE DE3305662A patent/DE3305662C2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2521758A1 (en) | 1983-08-19 |
| GB2119189A (en) | 1983-11-09 |
| GB2119189B (en) | 1985-08-14 |
| FR2521758B1 (en) | 1985-02-08 |
| JPS58142614A (en) | 1983-08-24 |
| KR910002980B1 (en) | 1991-05-11 |
| DE3305662A1 (en) | 1983-09-08 |
| GB8304397D0 (en) | 1983-03-23 |
| DE3305662C2 (en) | 1995-05-24 |
| CA1214998A (en) | 1986-12-09 |
| KR840003937A (en) | 1984-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8300618A (en) | AMPLIFYING CONTROL DEVICE FOR THE USE OF ANALOGUE SIGNALS CONTAINED BY CONVERTING DIGITAL SIGNALS. | |
| US4914439A (en) | Analog to digital conversion system utilizing dither | |
| EP0240286B1 (en) | Low-pitched sound creator | |
| US3700812A (en) | Audio system with means for reducing noise effects | |
| US5157396A (en) | D/a conversion apparatus | |
| US5406632A (en) | Method and device for correcting an error in high efficiency coded digital data | |
| US4761816A (en) | Digital level detecting circuit | |
| JPS58139310A (en) | Muting circuit | |
| JPH0348591B2 (en) | ||
| JPH0380621A (en) | Distortion correcting device for signal | |
| JP3119677B2 (en) | Signal processing circuit | |
| JPS60260223A (en) | Automatic slice circuit | |
| JPS58221510A (en) | Digital audio signal processor | |
| JPS60165831A (en) | Pcm system reproducing device | |
| JPS5933945A (en) | Signal processing circuit | |
| JPH09121160A (en) | A/d converter | |
| KR0121703Y1 (en) | Audio record and reproduction apparatus with error block compensation circuit | |
| JPS6029979A (en) | Reproducer of digital acoustic signal | |
| JPH07334849A (en) | Signal reproducing device for optical disk device | |
| JPH05235674A (en) | Digital amplifier | |
| JPH09147490A (en) | Waveform equalization circuit | |
| JPS62285507A (en) | Device for reducing pulsive noise | |
| JPS6322742B2 (en) | ||
| JPH03201265A (en) | Signal reproducing device | |
| JPS6313524A (en) | Reducing device for pulselike noise |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A85 | Still pending on 85-01-01 | ||
| BA | A request for search or an international-type search has been filed | ||
| BB | A search report has been drawn up | ||
| BC | A request for examination has been filed | ||
| BN | A decision not to publish the application has become irrevocable |