NL2019668B1

NL2019668B1 - Method and device for generating a video signal

Info

Publication number: NL2019668B1
Application number: NL2019668A
Authority: NL
Inventors: Naftali Zweijtzer Gideon; Hendrikus Wesselius Jacob
Original assignee: Technolution B V
Priority date: 2017-10-04
Filing date: 2017-10-04
Publication date: 2019-04-11

Abstract

Beschreven is een werkwijze omvattende het genereren, op basis van een eerste videobronsignaal van een eerste videobron, van het videosignaal met het bijbehorende eerste kloksignaal met de eerste klokfrequentie; het wisselen van het eerste videobronsignaal naar een tweede videobronsignaal voor het genereren van het videosignaal terwijl het eerste kloksignaal van het videosignaal met de eerste klokfrequentie wordt gegenereerd; het bepalen van een tweede klokfrequentie van een bij het tweede videobronsignaal behorend tweede kloksignaal; het synchroniseren van het eerste kloksignaal met het tweede kloksignaal door het stapsgewijs aanpassen van de eerste klokfrequentie naar de tweede klokfrequentie opdat een gesynchroniseerde eerste klokfrequentie wordt verkregen, waarbij elke stap in frequentie in het stapsgewijs aanpassen van de eerste klokfrequentie kleiner is dan een maximale klokfrequentieverandering, waarbij de maximale klokfrequentieverandering zodanig is bepaald, dat de regellus van de weergevingsinrichting in staat is om ingesteld te blijven op het kloksignaal; het bepalen van een vertraging tussen het ontvangen van een gedeelte van het tweede videobronsignaal en het genereren van het videosignaal op basis van het betreffende gedeelte van het tweede videobronsignaal; en het verkleinen van de vertraging door het stapsgewijs aanpassen van de gesynchroniseerde eerste klokfrequentie, waarbij elke stap in het stapsgewijs aanpassen van de gesynchroniseerde eerste klokfrequentie kleiner is dan de maximale klokfrequentieverandering.Described is a method comprising generating, on the basis of a first video source signal from a first video source, the video signal with the associated first clock signal with the first clock frequency; switching the first video source signal to a second video source signal to generate the video signal while generating the first clock signal of the video signal with the first clock frequency; determining a second clock frequency of a second clock signal associated with the second video source signal; synchronizing the first clock signal with the second clock signal by stepwise adjusting the first clock frequency to the second clock frequency so that a synchronized first clock frequency is obtained, wherein each step in frequency in stepwise adjusting the first clock frequency is less than a maximum clock frequency change, wherein the maximum clock frequency change is determined such that the control loop of the display device is able to remain set to the clock signal; determining a delay between receiving a portion of the second video source signal and generating the video signal based on the relevant portion of the second video source signal; and reducing the delay by stepwise adjusting the synchronized first clock frequency, wherein each step in stepwise adjusting the synchronized first clock frequency is less than the maximum clock frequency change.

Description

Werkwijze en inrichting voor het genereren van een videosignaalMethod and device for generating a video signal

De onderhavige octrooiaanvrage heeft betrekking op een werkwijze en inrichting voor het genereren van een op een weergevingsinrichting weergeefbaar videosignaal en een netwerkvideosysteem. In het bijzonder heeft de onderhavige octrooiaanvrage betrekking op het genereren van een videosignaal op basis van een ontvangen videobronsignaal, waarbij een bijbehorend kloksignaal wordt gegenereerd.The present patent application relates to a method and device for generating a video signal that can be displayed on a display device and a network video system. In particular, the present patent application relates to the generation of a video signal on the basis of a received video source signal, wherein an associated clock signal is generated.

Een digitaal beeldscherm ontvangt over het algemeen video door middel van een videosignaal, ofwel videostroom, met een daarbij behorend kloksignaal van het videouitvoerende apparaat (bijv, een PC) waarop de weergevingsinrichting, bijv, een beeldscherm, is aangesloten (bijv, met een Digital Visual Interface-, “DVI-”, of High-Definition Multimedia Interface-, “HDMI”, aansluiting).A digital display generally receives video by means of a video signal, or video stream, with a corresponding clock signal from the video-output device (e.g., a PC) to which the display device, e.g., a display, is connected (e.g., with a Digital Visual Interface, "DVI", or High-Definition Multimedia Interface ("HDMI", connection).

Het kloksignaal heeft een frequentie welke afhankelijk is van onder andere het beeldformaat van het videosignaal. Beeld met een FullHD resolutie van 1920x1080 pixels en een beeldv er versin gsfrequentie (frame rate) van 60 beelden per seconde heeft bijv, een bijbehorend kloksignaal met een frequentie van 148,5 MHz. Wanneer het beeldscherm een nieuw videosignaal met bijbehorend kloksignaal ontvangt met een nieuw formaat ( andere klokfrequentie en/of timing), zal het beeldscherm zich opnieuw moeten instellen, ofwel vergrendelen (“locken”), op dit nieuwe videosignaal, waarbij het scherm tijdelijk zwart wordt—vaak een aantal seconden.The clock signal has a frequency which depends on, among other things, the image format of the video signal. For example, an image with a FullHD resolution of 1920x1080 pixels and an image refresh rate (frame rate) of 60 images per second has an associated clock signal with a frequency of 148.5 MHz. When the screen receives a new video signal with a corresponding clock signal with a new format (different clock frequency and / or timing), the screen will have to reset itself, or lock (“lock”), on this new video signal, whereby the screen temporarily turns black - often a few seconds.

Bij een via een netwerk verstuurd videobronsignaal wordt het kloksignaal niet meegestuurd, omdat dit videobronsignaal in netwerkpakketten wordt overgebracht. Een inrichting die het videobronsignaal ontvangt, ofwel het videoverwerkingsapparaat, van een videobron kan hierbij zijn eigen kloksignaal gebruiken om het beeld uil te voeren naar het beeldscherm. Dit heeft echter tot gevolg dat, door een verschil in de gebruikte klokfrequentie ten opzichte van het door de videobron gebruikte kloksignaal, het weergegeven beeld van de videogegevens en het ontvangen daarvan door het videoverwerkingsapparaat niet synchroon lopen. Voor vele toepassingen met niet gecomprimeerde video, zoals medische toepassingen (bijv, live röntgenbeelden bekijken bij operaties) en in de luchtvaart, is een lage vertraging gewenst, waardoor ten eerste zo min mogelijk gebufferd wordt. Het gebruik van een buffer om de eerder genoemde asynchroniteit op te vangen, kan, afhankelijk van de verversingsfrequentie, bijv, oplopen tot tientallen milliseconden. Verder is het tonen van een zwart scherm door het beeldscherm wanneer er wordt gewisseld van videobronapparaat zeer ongewenst.With a video source signal sent via a network, the clock signal is not sent as well, because this video source signal is transmitted in network packets. A device that receives the video source signal, or the video processing device, from a video source can use its own clock signal to feed the image to the screen. However, this has the consequence that, due to a difference in the clock frequency used with respect to the clock signal used by the video source, the displayed image of the video data and the reception thereof by the video processing apparatus are not synchronous. For many applications with uncompressed video, such as medical applications (for example, viewing live X-ray images during operations) and in aviation, a low delay is required, which means that first of all buffering is minimized. The use of a buffer to compensate for the aforementioned asynchrony can, depending on the refresh frequency, for example, amount to tens of milliseconds. Furthermore, the display of a black screen by the screen when changing the video source device is very undesirable.

Een manier om de vertraging te beperken is om het videoverwerkingsapparaat het externe kloksignaal dat het over het netwerk verzendende bronapparaat heeft gebruikt te laten reconstrueren, en het lokale kloksignaal te synchroniseren met het externe kloksignaal. Hierdoor zullen de kloksignalen van het bronapparaat en het videoverwerkingsapparaat gelijk zijn, waardoor de snelheid van binnenkomende video en op het beeldscherm getoonde video gelijk zijn. Wanneer de videobron echter gewisseld wordt, zal er met een nieuw te reconstrueren extern kloksignaal gesynchroniseerd moeten worden en zal het beeldscherm het zwarte scherm tonen.One way to limit the delay is to have the video processing device reconstruct the external clock signal that the source device transmitting over the network has used, and to synchronize the local clock signal with the external clock signal. As a result, the clock signals from the source device and the video processing device will be equal, whereby the speed of incoming video and video shown on the screen are equal. However, when the video source is switched, an external clock signal to be reconstructed will have to be synchronized and the screen will show the black screen.

De onderhavige octrooiaanvrage verschaft een werkwijze en inrichting waarmee een videosignaal wordt gegenereerd waarbij een wisseling van bronsignaal zonder zwart scherm gebeurt en tegelijkertijd de vertraging tussen het verzenden van beeldinformatie door een bronapparaat en het tonen van de beeldinformatie op het beeldscherm wordt verkleind.The present patent application provides a method and device with which a video signal is generated in which a source signal change takes place without a black screen and at the same time the delay between the sending of image information by a source device and the display of the image information on the screen is reduced.

Volgens een eerste aspect verschaft de onderhavige octrooiaanvrage een werkwijze voor het genereren van een op een beeldscherm weergeefbaar videosignaal met een bijbehorend eerste kloksignaal met een eerste klokfrequentie, waarbij de weergevingsinrichting een regellus omvat, waarbij de regellus is ingericht om in te stellen op het eerste kloksignaal, de werkwijze omvattende: a) het ontvangen van een eerste videobronsignaal van een eerste videobron; b) het genereren, op basis van het eerste videobronsignaal van de eerste videobron, van hel videosignaal met het bijbehorende eerste kloksignaal met de eerste klokfrequentie; c) het ontvangen van een tweede videobronsignaal van een tweede videobron; d) het wisselen van het eerste videobronsignaal naar het tweede videobronsignaal voor het genereren van het videosignaal terwijl het eerste kloksignaal van het videosignaal met de eerste klokfrequentie wordt gegenereerd; e) het bepalen van een tweede klokfrequentie van een bij het tweede videobronsignaal behorend tweede kloksignaal; f) het synchroniseren van het eerste kloksignaal met het tweede kloksignaal door het stapsgewijs aanpassen van de eerste klokfrequentie naar de tweede klokfrequentie opdat een gesynchroniseerde eerste klokfrequentie wordt verkregen, waarbij elke stap in frequentie in het stapsgewijs aanpassen van de eerste klokfrequentie kleiner is dan een maximale klokfrequentieverandering, waarbij de maximale klokfrequentieverandering zodanig is bepaald, dat de regellus van de weergevingsinrichting in staat is om ingesteld te blijven op het kloksignaal; g) het bepalen van een vertraging tussen het ontvangen van een gedeelte van het tweede videobronsignaal en het genereren van het videosignaal op basis van het betreffende gedeelte van het tweede videobronsignaal; en h) het verkleinen van de vertraging door het stapsgewijs aanpassen van de gesynchroniseerde eerste klokfrequentie, waarbij elke stap in het stapsgewijs aanpassen van de gesynchroniseerde eerste klokfrequentie kleiner is dan de maximale klokfrequentieverandering.According to a first aspect, the present patent application provides a method for generating a video signal displayable on a screen with an associated first clock signal with a first clock frequency, the display device comprising a control loop, the control loop being adapted to adjust to the first clock signal the method comprising: a) receiving a first video source signal from a first video source; b) generating, based on the first video source signal of the first video source, the video signal with the associated first clock signal with the first clock frequency; c) receiving a second video source signal from a second video source; d) switching the first video source signal to the second video source signal to generate the video signal while generating the first clock signal of the video signal with the first clock frequency; e) determining a second clock frequency of a second clock signal associated with the second video source signal; f) synchronizing the first clock signal with the second clock signal by stepwise adjusting the first clock frequency to the second clock frequency so that a synchronized first clock frequency is obtained, wherein each step in frequency in stepwise adjusting the first clock frequency is less than a maximum clock frequency change, wherein the maximum clock frequency change is determined such that the control loop of the display device is able to remain set to the clock signal; g) determining a delay between receiving a portion of the second video source signal and generating the video signal based on the relevant portion of the second video source signal; and h) reducing the delay by stepwise adjusting the synchronized first clock frequency, wherein each step in stepwise adjusting the synchronized first clock frequency is less than the maximum clock frequency change.

Wanneer het tweede videobronsignaal wordt ontvangen zal in eerste instantie het eerste kloksignaal gegenereerd blijven worden met de eerste klokfrequentie. Hierdoor zal het tweede videobronsignaal, dat optioneel geschaald wordt naar het formaat van het videosignaal, meteen worden weergegeven op de weergevingsinrichting zonder allereerst zwart beeld daarop te zien. Wanneer het beeld geschaald wordt van een ander beeldformaat naar het doel beeldformaat, zal de klokfrequentie in overeenstemming daarmee geschaald worden.When the second video source signal is received, the first clock signal will initially continue to be generated with the first clock frequency. As a result, the second video source signal, which is optionally scaled to the format of the video signal, will immediately be displayed on the display device without first seeing a black image thereon. When the image is scaled from another image format to the target image format, the clock frequency will be scaled accordingly.

Door het uitvoeren van deze werkwijze is het mogelijk om zo goed als instantaan te wisselen tussen videobronnen waarbij de beeldvertraging tot ten hoogste ongeveer 1 ms, veelal minder, kan worden teruggebracht.By performing this method, it is possible to switch between video sources as well as instantaneously, whereby the image delay can be reduced to a maximum of approximately 1 ms, often less.

Met een weergevingsinrichting wordt een apparaat bedoeld dat beeld op basis van een video- en kloksignaal kan weergeven, en omvat bijv, beamers, beeldschermen en andere inlichtingen voor het weergeven, projecteren, etc. van beeld. Bij voorkeur zijn weergevingsinrichtingen van toepassing die zelf weinig tot geen vertraging in het weergeven van het beeld veroorzaken. De weergevingsinrichting zal verder ook wel worden aangeduid als een beeldscherm.By a display device is meant an apparatus capable of displaying images on the basis of a video and clock signal, and comprises, for example, beamers, screens and other information for displaying, projecting, etc. images. Preferably, display devices are used which themselves cause little to no delay in displaying the image. The display device will also be referred to as a display.

Bij voorkeur wordt in stap c) het tweede videobronsignaal via een netwerk ontvangen, waarbij het tweede videobronsignaal wordt verzonden door een externe videobron.Preferably in step c) the second video source signal is received over a network, the second video source signal being sent by an external video source.

Het gegenereerde videosignaal— optioneel aangeduid als videostroom— heeft nu echter wel een vertraging ten opzichte van de tijd van ontvangst van videogegevens van het tweede videobronsignaal. De videogegevens omvatten opeenvolgende beelden (frames) die veelvouden aan rijen of kolommen met veelvouden aan pixelwaarden omvatten. De vertraging ontstaat doordat het genereren van de videostroom met behulp van het scannen langs het af te beelden beeld gebeurt. Op hel tijdstip van wisselen naar de tweede videobron zal de beeldscan bij een willekeurige pixelwaarde (behorende bij een pixelpositie) zijn, terwijl een pixelwaarde van de videogegevens die op dat tijdstip wordt ontvangen niet relateert aan dezelfde pixelwaarde (en dus met een andere pixelpositie) van het weer te geven beeld. Doordat de tweede klokfrequentie van de tweede videobron anders is dan de eerste klokfrequentie, zal deze vertraging ook verlopen.However, the generated video signal - optionally referred to as video stream - now has a delay with respect to the time of receiving video data from the second video source signal. The video data includes consecutive images (frames) that include multiples on rows or columns with multiples of pixel values. The delay occurs because the video stream is generated along the image to be displayed by scanning. At the time of switching to the second video source, the image scan will be at a random pixel value (associated with a pixel position), while a pixel value of the video data received at that time does not relate to the same pixel value (and therefore with a different pixel position) of the image to be displayed. Because the second clock frequency of the second video source is different from the first clock frequency, this delay will also expire.

Door het synchroniseren van het eerste kloksignaal met het tweede kloksignaal zal het verloop van de vertraging worden stopgezet. Wanneer de verandering aan frequentie te groot is, zal het beeldscherm de vergrendeling (“lock") op het signaal verliezen en zal wederom opnieuw een vergrendeld moeten worden, waarbij tijdelijk een zwart scherm getoond zal worden door het beeldscherm. De verandering van eerste klokfrequentie wordt kleiner gehouden dan een maximale klokfrequentieverandering, zodat het beeldscherm, in het bijzonder de fasevergrendelde lus (phase-locked loop, PLL) daarin, vergrendeld kan blijven op het kloksignaal van de videostroom.By synchronizing the first clock signal with the second clock signal, the course of the delay will be stopped. If the change in frequency is too large, the display will lose the lock on the signal and again one will have to be locked again, whereby a black screen will temporarily be shown by the display. The change from first clock frequency is kept smaller than a maximum clock frequency change, so that the screen, in particular the phase-locked loop (PLL) therein, can remain locked to the clock signal of the video stream.

Na het synchroniseren wordt de (nu constante) vertraging vastgesteld in stap g). De vertraging wordt verkleind door het uitvoeren van stap h). Hierbij wordt tijdelijk de klokfrequentie aangepast, om een verkleining—ofwel verkorting van de vertraging—teweeg te brengen. Stap h) omvat dus het opnieuw synchroniseren van de aangepaste gesynchroniseerde eerste klokfrequentie aan de tweede klokfrequentie.After synchronization, the (now constant) delay is determined in step g). The delay is reduced by performing step h). Here, the clock frequency is temporarily adjusted in order to bring about a reduction or reduction of the delay. Step h) thus comprises resynchronizing the adjusted synchronized first clock frequency to the second clock frequency.

Stap h) kan worden uitgevoerd door tijdelijk de klokfrequentie te verhogen, waardoor de vertraging verkleind wordt. Daarnaast kan ook juist tijdelijk de klokfrequentie verlaagd worden, waardoor de vertraging tijdelijk verhoogd wordt lot ongeveer één frame, waarna, door het overslaan van die ene frame, de verkleining van de vertraging wordt verkregen. Met “het verkleinen van de vertraging’’ wordt bedoeld het tot stand brengen van een kortere vertraging tussen het ontvangen van de externe videogegevens en het daarop gebaseerd genereren van het videosignaal, in het bijzonder tussen de ontvangst en het genereren van een bepaalde pixel waarde van de videogegevens van het videobronsignaal. Met “het verkleinen van de vertraging” kan, met andere woorden, ook worden bedoeld het tot stand brengen van een kortere vertraging tussen de begin van de scan van de videobron en het begin van de scan van het uitvoerende apparaat.Step h) can be performed by temporarily increasing the clock frequency, thereby reducing the delay. In addition, the clock frequency can also be lowered temporarily, whereby the delay is temporarily increased by approximately one frame, after which, by skipping that one frame, the reduction in the delay is obtained. By "reducing the delay" is meant bringing about a shorter delay between receiving the external video data and generating the video signal based on it, in particular between receiving and generating a certain pixel value of the video data from the video source signal. In other words, "reducing the delay" can also be understood to mean a shorter delay between the start of the scan of the video source and the start of the scan of the executing device.

De vertraging kan worden gezien als een bepaald tijdsverschil. Het kan echter ook gezien worden als een “faseverschil” tussen het moment van ontvangen van een pixelwaarde behorend bij een bepaald frame en het scannen van eenzelfde pixelwaarde bij het genereren van de videostroom. Dit faseverschil is weer te vertalen naar een tijdverschil aangezien zowel het ontvangen via het netwerk als het scannen van de pixelwaarden tijdens het genereren van de videostroom met dezelfde klokfrequentie gebeuren. De klokfrequenie heeft een overeenkomstige klokperiode. Het scannen van het beeld is repeterend met de verversingssnelheid van het scherm. We kunnen dus spreken van een faseverschil tussen de scan van de videobron en de scan van de inrichting waarop de werkwijze wordt uitgevoerd.The delay can be seen as a specific time difference. However, it can also be seen as a "phase difference" between the moment of receiving a pixel value associated with a certain frame and the scanning of the same pixel value when generating the video stream. This phase difference can again be translated into a time difference since both the reception via the network and the scanning of the pixel values occur during the generation of the video stream with the same clock frequency. The clock frequency has a corresponding clock period. The scanning of the image is repetitive with the refresh rate of the screen. We can therefore speak of a phase difference between the scan of the video source and the scan of the device on which the method is performed.

De uiteindelijke verkleinde vertraging is, in geval van ontvangst van video via een netwerk, afhankelijk van de snelheid van het netwerk, en wordt op een minimumwaarde gehouden om jitter, bijv, door netwerkcongestie e.d., op te vangen.The eventual reduced delay, in the case of video reception over a network, depends on the speed of the network, and is kept at a minimum value to accommodate jitter, e.g., through network congestion and the like.

In de werkwijze wordt het tweede videobronsignaal bij voorkeur allereerst ontvangen als een stroom netwerkpakketlen (een bytestream). hi het algemeen, is elk van de videobronsignalen te zien als een bitstream met daarin pixelwaarden die behoren bij videobeelden met een beeldformaat (bijv. 1920x1080 pixels) waarin het beeld door het bronapparaat gegenereerd is.In the method, the second video source signal is preferably first of all received as a stream of network packets (a byte stream). hi generally, each of the video source signals is seen as a bitstream containing pixel values associated with video images with an image format (e.g. 1920x1080 pixels) in which the image is generated by the source device.

De werkwijze van de onderhavige octrooiaanvrage heeft in het bijzonder voordeel bij gebruik in toegewijde (netwerk)video-inrichtingen zoals die volgens het tweede aspect van de onderhavige octrooiaanvrage. Deze inrichtingen zijn uitgevoerd om video zonder compressie te ontvangen van het bronapparaat (bijv, via een 10 Gbit/s Ethernet netwerk) en dit met een korte vertraging (lage latency) te tonen op een op de inrichting aangesloten beeldscherm.The method of the present patent application is particularly advantageous when used in dedicated (network) video devices such as that according to the second aspect of the present patent application. These devices are designed to receive video without compression from the source device (e.g., via a 10 Gbit / s Ethernet network) and display this with a short delay (low latency) on a display connected to the device.

De werkwijze omvat bij voorkeur verder het bepalen van een tweede beeldformaat waarin de tweede videobrongegevens zijn gegenereerd, en het vaststellen of het beeldformaat gelijk is aan, of schaalbaar is naar, een eerste beeldformaat van de videostroom, waarbij de werkwijze verder wordt uitgevoerd wanneer wordt vastgesteld dat het tweede beeldformaat aan ten minste één van deze voorwaarden voldoet.The method preferably further comprises determining a second image format in which the second video source data is generated, and determining whether the image format is equal to, or scalable to, a first image format of the video stream, the method being further performed when it is determined that the second image format meets at least one of these conditions.

De eerste videobron lean zowel een externe videobron als een lokale bron zijn, welke lokale bron is aangesloten anders dan via een netwerk op, of wordt omvat door, de inrichting die de werkwijze uitvoert, zoals de inrichting volgens het hieronder beschreven tweede aspect.The first video source can be both an external video source and a local source, which local source is connected to, or is comprised by, the device performing the method, such as the device according to the second aspect described below.

Bij voorkeur omvat de regellus van het beeldscherm een fase vergrendelde lus—ofwel “phase locked loop", PLL—, waarbij de fasevergrendelde lus is ingericht om zich op het eerste kloksignaal te vergrendelen, waarbij de maximale klokfrequentieverandering waarmee het beeldscherm in staat is om ingesteld te blijven op het kloksignaal afhankelijk is van een volgbereik van de PLL van het beeldscherm. Het volgbereik kan door middel van een kalibratie worden ingesteld voor een aangesloten beeldscherm. Het volgbereik kan bijv, liggen tussen 100 ppm lot en met 4000 ppm van de in het beeldscherm gevoerde klokfrequentie.Preferably, the control loop of the display comprises a phase-locked loop — PLL — wherein the phase-locked loop is arranged to lock onto the first clock signal, wherein the maximum clock frequency change that the display is capable of adjusting to remain on the clock signal depends on a tracking range of the PLL of the display. The tracking range can be set by means of a calibration for a connected display.The tracking range can be, for example, between 100 ppm lot and 4000 ppm of the clock-fed screen.

Bij voorkeur omvat de werkwijze verder het bepalen van een pixelklokfrequentie verschil tussen de eerste pixelklokfrequentie en de gereconstrueerde pixelklokfrequentie van het ontvangen videosignaal; het vergelijken van het bepaalde pixelklokfrequentieverschil met een vangbereik voor pixelklokfrequenties van het beeldscherm; waarbij in stap f) en stap h) de pixelklokfrequentie zodanig wordt aangepast dat deze binnen het bereik blijft. De pixelklokfrequentietolerantie kan ook worden bepaald aan de hand van een, bijvoorbeeld in een geheugen geschreven, waarde, die werkt voor het beeldscherm. Het vangbereik kan bijv, de klokfrequentie plus en/of min 500 ppm zijn van de klokfrequentie, ofwel 0.05% van de klokfrequentie.Preferably, the method further comprises determining a pixel clock frequency difference between the first pixel clock frequency and the reconstructed pixel clock frequency of the received video signal; comparing the determined pixel clock frequency difference with a capture range for pixel clock frequencies of the display; wherein in step f) and step h) the pixel clock frequency is adjusted so that it remains within the range. The pixel clock frequency tolerance can also be determined on the basis of a value, for example written in a memory, which works for the display. The capture range can be, for example, the clock frequency plus and / or minus 500 ppm of the clock frequency, or 0.05% of the clock frequency.

Bij voorkeur omvat het verkleinen van de vertraging door het stapsgewijs aanpassen van de gesynchroniseerde eerste klokfrequentie van stap h) het stapsgewijs verhogen van de gesynchroniseerde eerste klokfrequentie opdat een verhoogde eerste klokfrequentie wordt verkregen, waarbij de verhoogde eerste klokfrequentie kleiner is dan een maximum klokfrequentie, waarbij het stapsgewijs aanpassen verder omvat, na het verhogen, het opnieuw synchroniseren van de verhoogde eerste klokfrequentie door het stapsgewijs verlagen van de verhoogde eerste klokfrequentie naar de tweede klokfrequentie opdat de gesynchroniseerde eerste klokfrequentie wordt verkregen.Preferably, reducing the delay by stepwise adjusting the synchronized first clock frequency of step h) comprises incrementally increasing the synchronized first clock frequency so that an increased first clock frequency is obtained, the increased first clock frequency being less than a maximum clock frequency, wherein the stepwise adjustment further comprises, after increasing, resynchronizing the increased first clock frequency by stepwise decreasing the increased first clock frequency to the second clock frequency so that the synchronized first clock frequency is obtained.

Deze voorkeursuitvoeringsvorm is van toepassing bij elke willekeurige vertraging, aangezien de frequentie hoger wordt, zal een snelheid van het genereren van de videostroom tijdelijk hoger zijn dan een snelheid van de ontvangst van de externe videogegevens. In een andere voorkeursuitvoeringsvorm omvat het verkleinen van de vertraging door het stapsgewijs aanpassen van de gesynchroniseerde eerste klokfrequentie van stap h) het stapsgewijs verlagen van de gesynchroniseerde lokale klokfrequentie opdat een verlaagde eerste klokfrequentie wordt verkregen, waarbij de verlaagde lokale klokfrequentie groter is dan een minimum klokfrequentie, waarbij het stapsgewijs aanpassen verder omvat, na het verlagen, het opnieuw synchroniseren van de verlaagde eerste klokfrequentie door het stapsgewijs verhogen van de verlaagde eerste klokfrequentie naar de tweede klokfrequentie opdat de gesynchroniseerde eerste klokfrequentie wordt verkregen.This preferred embodiment applies to any delay, since the frequency becomes higher, a speed of generating the video stream will temporarily be higher than a speed of receiving the external video data. In another preferred embodiment, reducing the delay by stepwise adjusting the synchronized first clock frequency of step h) decreasing the synchronized local clock frequency stepwise to obtain a lowered first clock frequency, the lowered local clock frequency being greater than a minimum clock frequency wherein the stepwise adjustment further comprises, after decreasing, resynchronizing the reduced first clock frequency by incrementally increasing the reduced first clock frequency to the second clock frequency so that the synchronized first clock frequency is obtained.

Deze voorkeursuitvoeringsvorm is voordelig, wanneer de vertraging tussen een halve frame en een hele frame ligt. In dat geval kan, door de klokfrequentie allereerst tijdelijk te verlagen, de vertraging eerst verlengd worden tot één frame. Hierna zal een frame worden overgeslagen, om tot een verkleinde vertraging te komen. De stap van het verkleinen brengt dan ook een verkleining van de vertraging teweeg, terwijl de vertraging eerst tijdelijk wordt vergroot.This preferred embodiment is advantageous when the delay is between half a frame and a whole frame. In that case, by first temporarily lowering the clock frequency, the delay can first be extended to one frame. After this, a frame will be skipped to arrive at a reduced delay. The reduction step therefore causes a reduction in the delay, while the delay is first temporarily increased.

Bij voorkeur omvat het tweede videobronsignaal videobrongegevens, waarbij de videobrongegevens een veelvoud aan pixelwaarden omvatten, waarbij de videobrongegevens in een framebuffer worden geschreven, waarbij het genereren van het videosignaal wordt gedaan door het door een videogenerator uitlezen van de in de framebuffer gevoerde videobrongegevens, waarbij de vertraging van stap f) een vertraging is tussen de invoer van één van de pixelwaarden in de framebuffer en het genereren van het videosignaal op basis van de betreffende één pixelwaarde.Preferably, the second video source signal comprises video source data, the video source data comprising a plurality of pixel values, the video source data being written into a frame buffer, the generation of the video signal being done by reading through a video generator the video source data fed into the frame buffer, the delay of step f) is a delay between the input of one of the pixel values in the frame buffer and the generation of the video signal based on the relevant one pixel value.

Pixelwaardes van het videosignaal hebben respectievelijke pixelposities binnen het resp. videosignaal en in een frame wanneer getoond op een beeldscherm. Een pixel kan dus een pixelpositie hebben in termen van rijen en kolommen.Pixel values of the video signal have respective pixel positions within the resp. video signal and in a frame when displayed on a screen. A pixel can therefore have a pixel position in terms of rows and columns.

Om de tijd te bepalen van de invoer van de ene pixelwaarde in de framebuffer, kan de framebuffer zijn ingericht om een schrijftriggersignaal uit te sturen wanneer de ene pixelwaarde, behorende bij een bepaalde pixelpositie, in de framebuffer wordt geschreven. Hetzelfde geldt voor het genereren van de videostroom, waarbij de videogenerator bij voorkeur een leestriggersignaal uitstuurt wanneer de ene pixelwaarde wordt uitgestuurd naar het beeldscherm door de videogenerator. De vertraging kan dan worden bepaald door een tijdverschil te bepalen tussen momenten van uitsturen van de schrijftrigger- en leestriggersignalen.To determine the time of the input of the one pixel value into the frame buffer, the frame buffer may be arranged to output a write trigger signal when the one pixel value associated with a particular pixel position is written into the frame buffer. The same applies to the generation of the video stream, the video generator preferably outputting a read trigger when the one pixel value is outputted to the display by the video generator. The delay can then be determined by determining a time difference between moments of outputting the write trigger and read trigger signals.

Bij voorkeur worden de videobrongegevens via een netwerk verzonden in netwerkpakketten, waarbij bij voorkeur het bepalen van de tweede klokfrequentie van stap e) het reconstrueren van de tweede klokfrequentie onder gebruik making van respectievelijke verzendingstijdstempels van ten minste twee van de netwerkpakketten is.Preferably, the video source data is transmitted over a network in network packets, wherein preferably determining the second clock frequency of step e) is to reconstruct the second clock frequency using respective transmission time stamps of at least two of the network packets.

Bij voorkeur wordt het eerste kloksignaal gegenereerd door een klokgenerator, waarbij stap f) van het synchroniseren en stap h) van het verkleinen worden uitgevoerd door de klokgenerator, waarbij de klokgenerator de in stap g) bepaalde vertraging gebruikt als invoer voor het aanpassen van de eerste klokfrequentie.Preferably, the first clock signal is generated by a clock generator, wherein step f) of synchronization and step h) of reduction are performed by the clock generator, the clock generator using the delay determined in step g) as input for adjusting the first clock frequency.

Bij voorkeur wordt in stap g) de vertraging stapsgewijs toegevoerd aan de klokgenerator. Tijdens het synchroniseren van stap f) gebeurt het aanpassen van de eerste klokfrequentie aan de tweede klokfrequentie met relatief kleine verschillen ten opzichte van die worden toegepast in stap h). De klokgenerator is dus bij voorkeur ingericht met een regellus die op deze kleine verschillen is gericht. Als de in stap h) benodigde aangepaste klokfrequentie direct wordt gevoerd aan deze regellus van de klokgenerator, kan hel zo zijn dat de klokfrequentie te snel of in te grote stappen aangepast wordt, waardoor het beeldscherm alsnog zijn vergrendeling met het kloksignaal verliest en een zwart scherm toont. Door het geleidelijk toevoeren van de vertraging aan de klokgenerator, wordt dit zwarte scherm vermeden. De klokgenerator kan derhalve in deze voorkeursuitvoeringsvorm zowel het synchroniseren van stap f) als het verkleinen van stap h) uitvoeren.Preferably, in step g), the delay is applied to the clock generator stepwise. During the synchronization of step f), the adjustment of the first clock frequency to the second clock frequency occurs with relatively small differences with respect to those applied in step h). The clock generator is therefore preferably arranged with a control loop that focuses on these small differences. If the adjusted clock frequency required in step h) is fed directly to this control loop of the clock generator, it may be that the clock frequency is adjusted too quickly or in too large steps, as a result of which the screen still loses its lock with the clock signal and a black screen shows. This black screen is avoided by gradually adding the delay to the clock generator. The clock generator can therefore perform both the synchronization of step f) and the reduction of step h) in this preferred embodiment.

Bij voorkeur omvat de klokgenerator een Pl-regelaar en een fasevergrendelde lus, ofwel Phase-Locked-Loop, PLL, waarbij de Pl-regelaar een klokfrequentiewaarde berekent en de PLL het eerste kloksignaal genereert op basis van de berekende klokfrequentie, waarbij de vertraging stapsgewijs wordt toegevoerd aan de Pl-regelaar door het stapsgewijs toevoeren van het aantal klokperioden, waarbij de Pl-regelaar de lokale klokfrequentie iteratief regelt met een regelfrequentie, waarbij in elke iteratie een gedeelte van het aantal klokperioden wordt toegevoerd, welk gedeelte kleiner is dan een drempelaantal klokperioden.Preferably, the clock generator comprises a P1 controller and a phase-locked loop, or Phase-Locked Loop, PLL, wherein the P1 controller calculates a clock frequency value and the PLL generates the first clock signal based on the calculated clock frequency, the delay being incremented applied to the P1 controller by stepwise applying the number of clock periods, the P1 controller iteratively controlling the local clock frequency with a control frequency, a portion of the number of clock periods being supplied in each iteration, which portion is less than a threshold number of clock periods .

Meer voorkeur is het drempelaantal klokperioden door het regelen van de Pl-regelaar afhankelijk is van een corresponderende maximale verandering van de berekende klokfrequentiewaarde, waarbij de maximale verandering van de berekende klokfrequentiewaarde en de maximale klokfrequentieverandering zodanig zijn gekozen, dat de eerste klokfrequentie van het eerste kloksignaal tijdens het aanpassen binnen een variatiebereik van een PLL van het beeldscherm blijft.More preferably, the threshold number of clock periods by controlling the P1 controller is dependent on a corresponding maximum change of the calculated clock frequency value, the maximum change of the calculated clock frequency value and the maximum clock frequency change being selected such that the first clock frequency of the first clock signal remains within a variation range of a PLL of the display during adjustment.

Bij voorkeur is tijdens het stapsgewijs aanpassen van stappen e) en g) de eerste klokfrequentie maximaal 2000 ppm afwijkt van de in stap f) gesynchroniseerde eerste klokfrequentie. Deze 2000 ppm geeft een indicatie van een aanpassing in klokfrequentie, en is afhankelijk van het beeldscherm. De totale aanpassing is derhalve bij voorkeur instelbaar. Volgens een tweede aspect van de onderhavige octrooiaanvrage wordt een inrichting verschaft voor het genereren van een op een weergevingsinrichting weergeefbaar videosignaal, de inrichting omvattende: - een video-ontvangstinterface die is geconfigureerd om door een externe videobron verstuurd extern videobronsignaal via een netwerk te ontvangen; - een videogenerator die is geconfigureerd om het videosignaal te genereren; - een klokgenerator die is geconfigureerd om een bij het videosignaal behorend eerste kloksignaal met een eerste klokfrequentie te genereren; - een klokfrequentiebepaler die is geconfigureerd om een tweede klokfrequentie van een bij de externe videobronsignaal behorend tweede kloksignaal te bepalen; en - een video-vertragingsbepaler, waarbij de videogenerator verder is geconfigureerd om het videosignaal op basis van het externe videobronsignaal te genereren en waarbij de klokgenerator is geconfigureerd om het eerste kloksignaal met de eerste klokfrequentie te genereren, waarbij de klokgenerator verder is geconfigureerd om het eerste kloksignaal met het tweede kloksignaal te synchroniseren door de eerste klokfrequentie stapsgewijs aan te passen naar de tweede klokfrequentie, waarbij elke stap in frequentie in het stapsgewijs aanpassen van de eerste klokfrequentie kleiner is dan een maximale klokfrequentieverandering, waarbij de video-vertragingsbepaler is geconfigureerd om een vertraging te bepalen tussen een tijdstip van ontvangst van een gedeelte van het externe videobronsignaal en een tijdstip van genereren van het videosignaal op basis van het betreffende gedeelte van het externe videobronsignaal, en waarbij de klokgenerator is geconfigureerd om de vertraging te verkleinen door de gesynchroniseerde eerste klokfrequentie stapsgewijs aan te passen en waarbij elke verandering van de gesynchroniseerde eerste klokfrequentie kleiner is dan de maximale klokfrequentieverandering.During the step-by-step adjustment of steps e) and g), the first clock frequency is preferably deviated by a maximum of 2000 ppm from the first clock frequency synchronized in step f). This 2000 ppm gives an indication of an adjustment in clock frequency, and is dependent on the screen. The total adjustment is therefore preferably adjustable. According to a second aspect of the present patent application, a device is provided for generating a video signal that can be displayed on a display device, the device comprising: - a video receiving interface configured to receive an external video source signal sent from an external video source via a network; - a video generator configured to generate the video signal; - a clock generator configured to generate a first clock signal associated with the video signal with a first clock frequency; - a clock frequency determiner configured to determine a second clock frequency of a second clock signal associated with the external video source signal; and - a video delay determiner, wherein the video generator is further configured to generate the video signal based on the external video source signal and wherein the clock generator is configured to generate the first clock signal with the first clock frequency, the clock generator being further configured to generate the first synchronize clock signal with the second clock signal by stepwise adjusting the first clock frequency to the second clock frequency, wherein each step in frequency in stepwise adjusting the first clock frequency is less than a maximum clock frequency change, the video delay determiner being configured to delay to determine between a time of receipt of a portion of the external video source signal and a time of generating the video signal based on the relevant portion of the external video source signal, and wherein the clock generator is configured to reduce the delay by adjust the synchronized first clock frequency step by step and wherein any change in the synchronized first clock frequency is less than the maximum clock frequency change.

De video-ontvangstinterface omvat bij voorkeur een netwerkinterface die is geconfigureerd om de door de externe videobron verstuurde videogegevens via een netwerk te ontvangen.The video receiving interface preferably comprises a network interface that is configured to receive the video data sent from the external video source via a network.

Het moge duidelijk zijn dat deze inrichting in het bijzonder geschikt is voor het uitvoeren van de in dit document beschreven werkwijzestappen, waardoor voordelen van deze stappen ook van toepassing zijn op deze inrichting. De externe videobron komt overeen met de tweede videobron van de werk wij ze(n) volgens het eerste aspect.It will be clear that this device is particularly suitable for carrying out the method steps described in this document, so that the advantages of these steps also apply to this device. The external video source corresponds to the second video source of the work (s) according to the first aspect.

Het moge duidelijk zijn dat kenmerken en/of voordelen van kenmerken volgens de verscheidene aspecten van de onderhavige octrooiaanvrage op de andere aspecten dan waar het kenmerk en/of voordeel daarvan genoemd wordt van toepassing kunnen zijn. In het bijzonder is de inrichting te configureren om de werkwijzestappen die in de onderhavige octrooiaanvrage zijn beschreven uit te voeren. Bepaalde combinaties van kenmerken zijn niet beperkend. Afzonderlijke kenmerken kunnen worden toegepast naar het inzicht van een deskundige.It will be clear that features and / or advantages of features according to the various aspects of the present patent application may apply to the aspects other than where the feature and / or advantage thereof is mentioned. In particular, the device can be configured to perform the process steps described in the present patent application. Certain combinations of characteristics are not restrictive. Individual characteristics can be applied at the discretion of an expert.

Verdere aspecten, uitvoeringsvormen en voordelen daarvan zullen worden weergegeven aan de hand van de volgende figuren, waarin tonen: FIG. 1 een schematische weergave van een netwerk omvattende een inrichting volgens voorkeursuitvoeringsvormen van de onderhavige octrooiaanvrage; FIG. 2 een schematische weergave van de inrichting volgens voorkeursuitvoeringsvormen van de onderhavige octrooiaanvrage; FIG. 3 een stroomdiagram van een werkwijze volgens een voorkeursuitvoeringsvorm; FIG. 4A een stroomdiagram van het initiëren van de werkwijze van Fig. 3; FIG. 4B een stroomdiagram van een op een videobron vergrendelde toestand van de werkwijze van Fig. 3; FIG. 4C een stroomdiagram van hel vergrendelen op een kloksignaal van de videobron van de werkwijze van Fig. 3; FIG. 4D een stroomdiagram van het meten van een faseverschil van de werkwijze van Fig. 3; FIG. 4E een stroomdiagram van het injecteren van het gemeten faseverschil van de werkwijze van Fig. 3; FIG. 4Feen stroomdiagram van de vergrendeling op een externe videobron met lage latency van de werkwijze van Fig. 3; FIG. 5 een weergave van een tijdas waarin de vertraging van videogegevens en het verkleinen daarvan volgens voorkeurs uitvoeringsvormen is weergegeven; FIG. 6 een grafiek waarin is getoond de invoer van de berekende vertragingswaarde in de klokgenerator als functie van de tijd volgens voorkeursuitvoeringsvormen van de onderhavige octrooiaanvrage; en FIG. 7 een grafiek waarin is getoond de vertraging als functie van de tijd met een tijdas zoals in FIG. 6, welke grafiek het verkleinen van de vertraging door het invoeren van de berekende vertragingswaarde in de klokgenerator van FIG. 6 toont.Further aspects, embodiments and advantages thereof will be represented with reference to the following figures, in which: FIG. 1 is a schematic representation of a network comprising a device according to preferred embodiments of the present patent application; FIG. 2 is a schematic representation of the device according to preferred embodiments of the present patent application; FIG. 3 is a flow chart of a method according to a preferred embodiment; FIG. 4A is a flowchart of initiating the method of FIG. 3; FIG. 4B is a flow chart of a state locked on a video source of the method of FIG. 3; FIG. 4C a flow chart of locking to a clock signal of the video source of the method of FIG. 3; FIG. 4D is a flow chart of measuring a phase difference of the method of FIG. 3; FIG. 4E is a flow chart of injecting the measured phase difference of the method of FIG. 3; FIG. 4 A flowchart of the lock on an external video source with low latency of the method of FIG. 3; FIG. 5 shows a time axis showing the delay of video data and the reduction thereof according to preferred embodiments; FIG. 6 is a graph showing the input of the calculated delay value into the clock generator as a function of time according to preferred embodiments of the present patent application; and FIG. 7 is a graph showing the delay as a function of time with a time axis as in FIG. 6, which graph decreases the delay by inputting the calculated delay value into the clock generator of FIG. 6 shows.

Het netwerksysteem 1 getoond in Fig. 1 omvat een inrichting 10 voor het genereren van een videosignaal, ofwel videostroom. De inrichting 10 wordt verder aangeduid als decoder 10. De videostroom wordt via een verbinding 14 uitgevoerd naar het beeldscherm 16. Verder wordt een kloksignaal over dezelfde verbinding 14 verstuurd. Het versturen van de videostroom en het kloksignaal kan bijv, via een DVI of HDM1 verbinding gebeuren. Beeldscherm, in de zin van deze aanvrage, wil zeggen een inrichting voor hel weergeven van de videostroom ofwel videobeelden. Dit kan bijv, een T.V. zijn of een computerbeeldscherm.The network system 1 shown in FIG. 1 comprises a device 10 for generating a video signal, or video stream. The device 10 is further referred to as decoder 10. The video stream is output via a connection 14 to the screen 16. Furthermore, a clock signal is sent over the same connection 14. Sending the video stream and the clock signal can, for example, take place via a DVI or HDM1 connection. A display, in the sense of this application, means a device for displaying the video stream or video images. This can, for example, be a T.V. or a computer display.

De decoder 10 ontvangt in deze uitvoeringsvorm videogegevens via een netwerkverbinding 12. Deze videogegevens kunnen bijv, direct via het netwerk verzonden worden door een videobron zoals de desktopcomputer 36. Het zou echter ook kunnen, dat video direct door de decoder 10 wordt ontvangen van verschillende videobronnen, bijv, via een DVI of HDMI kabel, waarbij alsnog het probleem van variërende klokfrequenties van de verschillende bronnen optreedt. In het systeem 1 voert desktopcomputer 36 echter een videostroom uit via verbinding 34 naar encoder 30. Deze encoder 30 zet de videostroom om naar videogegevens die via netwerkverbinding 32 verzonden worden naar in dit geval decoder 10. De netwerkverbindingen 12 en 32 zijn in de getoonde uitvoering met elkaar verbonden via switch of router 20.In this embodiment, the decoder 10 receives video data via a network connection 12. This video data can, for example, be sent directly via the network through a video source such as the desktop computer 36. However, it could also be that video is received directly by the decoder 10 from different video sources , for example, via a DVI or HDMI cable, where the problem of varying clock frequencies from the different sources still occurs. In the system 1, however, desktop computer 36 outputs a video stream via connection 34 to encoder 30. This encoder 30 converts the video stream to video data that is sent via network connection 32 to in this case decoder 10. The network connections 12 and 32 are in the embodiment shown connected to each other via switch or router 20.

Het netwerk omvat verder encoder 40 en encoder 50, resp. aangesloten via resp. verbindingen (bijv. DV1 of HDM1) 44 en 54 met desktopcomputer 46 en laptop 56. Het moge duidelijk zijn dat ieder apparaat met een videouitvoer kan worden aangesloten op de encoders 30, 40 en 50. Ook is het denkbaar, dat de encoders via andere verbindingen de videogegevens ontvangen. Decoder 10 kan derhalve in het voorbeeldsysteem van fig. 1 wisselen tussen drie externe videobronnen, namelijk encoder 30, 40 of 50. Daarbij kan decoder 10 ook zelf als lokale videobron fungeren, of kan de decoder 10 verbonden zijn met een (niet getoonde) computer o.i.d. via een geschikte videoverbinding (bijv. DV1, HDM1 of DisplayPort).The network further comprises encoder 40 and encoder 50, respectively. connected via resp. connections (e.g. DV1 or HDM1) 44 and 54 to desktop computer 46 and laptop 56. It should be clear that any device with a video output can be connected to encoders 30, 40 and 50. It is also conceivable that the encoders can be connected via other connections receive the video data. Decoder 10 can therefore switch between three external video sources, namely encoder 30, 40 or 50 in the exemplary system of Fig. 1. Decoder 10 can itself also function as a local video source, or the decoder 10 can be connected to a computer (not shown). or something like that via a suitable video connection (e.g. DV1, HDM1 or DisplayPort).

De encoders 30, 40 en 50 ontvangen videobeelden via de resp. verbindingen 34, 44 en 54, als bitstromen (“bitstreams”), en zullen deze omzetten naar netwerkpakketten omvattende de videobeelden als videogegevens. De videobeelden omvatten een veelvoud aan opeenvolgende beelden of frames. De beelden of frames omvatten een veelheid aan pixels, die in rijen/kolommen zijn ingedeeld overeenkomstig met de pixels van een beeldscherm.The encoders 30, 40 and 50 receive video images via the resp. connections 34, 44 and 54, as bitstreams, and will convert them to network packets comprising the video images as video data. The video images comprise a plurality of consecutive images or frames. The images or frames comprise a plurality of pixels arranged in rows / columns corresponding to the pixels of a display.

Voor niet gecomprimeerde videobeelden van bijv. FullHD resolutie of hoger, is een netwerk met een hoge snelheid gewenst, ten minste 3 Gbit/s, bij voorkeur ten minste 5 of 10 Gbit/s. De netwerkinterfaces van de switch 20 en de encoders 30, 40 en 50 en decoder 10 dan ook bij voorkeur ingericht voor dergelijke netwerksnelheden. Hoewel aangeduid als encoders en decoders, kunnen deze inrichting ook zowel en- als decoder zijn, en daarmee en/decoders. In het systeem 1 worden ze echter zodanig aangeduid, dat de functionaliteit kan worden uitgelegd aan de hand van de hierin beschreven uitvoeringsvoorbeelden.For uncompressed video images of, for example, FullHD resolution or higher, a high-speed network is desired, at least 3 Gbit / s, preferably at least 5 or 10 Gbit / s. The network interfaces of the switch 20 and the encoders 30, 40 and 50 and decoder 10 are therefore preferably arranged for such network speeds. Although referred to as encoders and decoders, this device can also be both en- and decoder, and therefore and / decoders. However, in the system 1 they are indicated such that the functionality can be explained on the basis of the exemplary embodiments described herein.

Fig. 2 toont een voorbeelduitvoering van de inrichting voor het genereren van een videostroom, hier uitgevoerd als de decoder 10. De decoder 10 omvat bij voorkeur een netwerkdecoder 100 wanneer codering van de videogegevens wordt toegepast. De netwerkdecoder 100 ontvangt als invoer 102 ofwel direct de netwerkpakketten ofwel uitgepakte en evt. gecodeerde videogegevens van een (niet getoonde) netwerkinterface. De netwerkdecoder 100 is verder ingericht om eerste tijdstempels 106 (“time stamps”) uit te voeren. De eerste tijdstempels 106 zijn hierbij voorkeur zendertijdstempels die door de externe videobron aan de netwerkpakketten zijn verbonden, en dus een tijd van verzenden weergeven. De tijdstempels van de netwerkpakketten— die elk een hoeveelheid videogegevens bevatten—geven informatie over de klokfrequentie die werd gebruikt bij het genereren van de videogegevens door de externe videobron. De tijdstempels worden gebruikt door de klokgenerator 149 om de externe klokfrequentie te reconstrueren, zoals nader hieronder beschreven.FIG. 2 shows an exemplary embodiment of the device for generating a video stream, here embodied as the decoder 10. The decoder 10 preferably comprises a network decoder 100 when coding of the video data is applied. The network decoder 100 receives as input 102 either the network packets directly or unpacked and possibly. encoded video data from a (not shown) network interface. The network decoder 100 is further arranged to execute first time stamps 106 (time stamps). The first time stamps 106 are herein preferred channel time stamps which are connected to the network packets by the external video source and thus represent a time of transmission. The time stamps of the network packets - each containing an amount of video data - provide information about the clock frequency that was used in generating the video data from the external video source. The time stamps are used by the clock generator 149 to reconstruct the external clock frequency, as further described below.

De framebuffer 110 ontvangt de videogegevens via verbinding 104, optioneel van de netwerkdecoder 100 of van de netwerkinterface. De door de framebuffer ontvangen videogegevens worden daarin opgeslagen totdat deze worden uitgelezen door de lokale videogenerator 120 via verbinding 114.The frame buffer 110 receives the video data via connection 104, optionally from the network decoder 100 or from the network interface. The video data received by the frame buffer is stored therein until it is read by the local video generator 120 via connection 114.

De lokale videogenerator 120 leest videogegevens uit de framebuffer om de videostroom te genereren. Het genereren gebeurt door de beelden (frames) te ‘vullen’ met de pixelwaarden die in de framebuffer staan. De videogenerator 120 voegt onder andere de benodigde “blanking" en horizontale en verticale synchronisatiesignalen (“HSync” en “VSync”) toe. De videogenerator 120 voert de gegenereerde videostroom 124 uit. In een uitvoeringsvorm voert de videogenerator 120 verder tweede tijdstempels 121 uit, welke kunnen worden gebruikt door de klokgenerator om een kloksignaal te genereren. De tweede tijdstempels 121 horen bij een kloksignaal dat hoort bij het videoformaat waarop de videogenerator de videostroom genereert, bij v, een kloksignaal met een frequentie van 148,5 MHz voor een FullHD video stroom. De tijdstempels zijn daarmee gerelateerd aan tijdstippen van genereren van pixelwaarden of frames aan de hand van een (niet getoonde) systeemklok (bijv, met een kwartskristafresonatOr).The local video generator 120 reads video data from the frame buffer to generate the video stream. The generation is done by "filling" the images (frames) with the pixel values that are in the frame buffer. The video generator 120, among other things, adds the required "blanking" and horizontal and vertical synchronization signals ("HSync" and "VSync"). The video generator 120 outputs the generated video stream 124. In one embodiment, the video generator 120 also outputs second time stamps 121, which can be used by the clock generator to generate a clock signal The second time stamps 121 belong to a clock signal corresponding to the video format on which the video generator generates the video stream, and, v, a clock signal with a frequency of 148.5 MHz for a FullHD video The time stamps are thus related to times of generation of pixel values or frames on the basis of a system clock (not shown) (e.g., with a quartz crystal resonator).

In een uitvoeringsvorm is de videogenerator 120 geconfigureerd om een eerste triggersignaal 122 uit te voeren wanneer een bepaalde pixelwaarde wordt gelezen door de videogenerator. Dit kan bijv, het eerste pixel linksboven zijn van een frame. Het eerste triggersignaal 122 wordt naar de fasedetector 130 gevoerd. De fasedetector 130 is een uitvoeringsvorm van de video-vertragingsbepaler. De framebuffer 110 is ingericht om een tweede triggersignaal 112 uil te voeren. De framebuffer 110 is bij voorkeur ingericht om het tweede triggersignaal 112 uit te voeren wanneer een bepaalde hoeveelheid videogegevens in de framebuffer zijn opgeslagen. Deze bepaalde hoeveelheid videogegevens is bijvoorbeeld gelijk aan vijf rijen pixels of een ander aantal om onregelmatigheden van het weergegeven beeld te voorkomen, bijv, vanwege congestie of andere problemen van het netwerk waarover de videogegevens worden verstuurd.In one embodiment, the video generator 120 is configured to output a first trigger signal 122 when a certain pixel value is read by the video generator. This can be, for example, the first pixel at the top left of a frame. The first trigger signal 122 is fed to the phase detector 130. The phase detector 130 is an embodiment of the video delay determiner. The frame buffer 110 is arranged to carry a second trigger signal 112. The frame buffer 110 is preferably adapted to output the second trigger signal 112 when a certain amount of video data is stored in the frame buffer. This determined amount of video data is, for example, equal to five rows of pixels or another number to prevent irregularities of the displayed image, e.g., due to congestion or other problems of the network over which the video data is transmitted.

De fasedetector 130 bepaalt de vertraging tussen het uitvoeren van de eerste en tweede triggersignalen 122 en 112. De vertraging kan een tijdverschil zijn, bijvoorbeeld met de systeemklok als referentie of doordat de eerste en tweede triggersignalen tijdgegevens omvatten. Bij voorkeur is de fasedetector ingericht om de vertraging te bepalen als een aantal klokperioden van het lokale kloksignaal dat door de klokgenerator gegenereerd wordt. Dit aantal klokperioden (ofwel aantal “pixel clocks”) is ook te zien als een faseverschil tussen de invoer in de framebuffer en het genereren van de videostroom door de videogenerator. De uitvoering van de vertraging als faseverschil wordt toegepast in de verdere beschrijving van de voorbeelduitvoeringsvormen.The phase detector 130 determines the delay between outputting the first and second trigger signals 122 and 112. The delay may be a time difference, for example with the system clock as a reference or because the first and second trigger signals include time data. The phase detector is preferably adapted to determine the delay as a number of clock periods of the local clock signal generated by the clock generator. This number of clock periods (or number of "pixel clocks") can also be seen as a phase difference between the input in the frame buffer and the generation of the video stream by the video generator. The execution of the delay as a phase difference is applied in the further description of the exemplary embodiments.

Wanneer een door de fasedetector bepaalde vertraging gelijk is aan nul, kan er in absolute zin nog wel een vertraging zijn tussen het ontvangen (dan wel verzenden) van de videogegevens en het tonen van videobeelden op basis van deze gegevens, vanwege de minimumvullingsgraad van de framebuffer zoals hierboven beschreven. Met een 10 Gbit/s Ethernet netwerk waarover de externe videogegevens worden verzonden, kan in de huidige inrichting een stabiele vertraging in absolute zin tussen het zenden van de externe videogegevens door de externe videobron en het tonen van de videobeelden op het beeldscherm verkregen worden van kleiner dan 1 ms.When a delay determined by the phase detector is zero, there may still be a delay in absolute terms between receiving (or sending) the video data and showing video images based on this data, due to the minimum degree of filling of the frame buffer as described above. With a 10 Gbit / s Ethernet network over which the external video data is transmitted, in the current device a stable delay in absolute sense between the sending of the external video data by the external video source and the display of the video images on the screen can be obtained from smaller then 1 ms.

De als een faseverschil bepaalde vertraging wordt in foutinjecteerder 140 gevoerd via verbinding 132. De foutinjecteerder 140 is ingericht om gedoseerd het bepaalde faseverschil in de klokgenerator 149 te voeren als fasefoutinjectie 142, zoals verder beschreven aan de hand van Fig. 6.The delay determined as a phase difference is fed into error injector 140 via connection 132. The error injector 140 is arranged to meter the determined phase difference into the clock generator 149 as a phase error injection 142, as further described with reference to FIG. 6.

De klokgenerator 149 omvat in een uitvoeringsvorm een proportioneel-integrerend- (Pl-)regelaar 150 en een phase-locked loop (PLL) 160. De klokgenerator 149 ontvangt ofwel de eerste tijdstempels 106 of de tweede tijdstempels 121 afhankelijk van hoe de selector 180 (multiplexer) is ingesteld. Bij voorkeur wordt de selector 180 aangestuurd door het besturingsorgaan 170 door middel van een keuzesignaal 184. Het besturingsorgaan is bij voorkeur een processor die instructies uitvoert op basis van software.The clock generator 149 in one embodiment comprises a proportional-integrating (P1) controller 150 and a phase-locked loop (PLL) 160. The clock generator 149 receives either the first time stamps 106 or the second time stamps 121 depending on how the selector 180 ( multiplexer). Preferably, the selector 180 is controlled by the controller 170 by means of a selection signal 184. The controller is preferably a processor that executes software-based instructions.

De Pl-regelaar 150 is ingericht om een frequentiewaarde (ofwel frequentieinstelling) 156 uit te voeren naar de PLL 160. De Pl-regelaar 150 is ingericht om op basis van de tijdstempels de oorspronkelijke klokfrequentie te bepalen waarmee de tijdstempels zijn geconstrueerd. Hiervoor zijn vele uitvoeringsvormen denkbaar en tevens reeds gedocumenteerd. Zie bijv, “the White Rabbit project—zie http:/7www.ohwr.org/projects/ white-rabbit/wiki—een extensie van de Precision Time Protocol- (PTP-) standaard 1588 van de Institute of Electrical and Electronics Engineers (IEEE 1588).The P1 controller 150 is arranged to output a frequency value (or frequency setting) 156 to the PLL 160. The P1 controller 150 is arranged to determine the original clock frequency with which the time stamps are constructed based on the time stamps. Many embodiments are conceivable for this and have already been documented. See, for example, “the White Rabbit project — see http: /7www.ohwr.org/projects/ white-rabbit / wiki — an extension of the Precision Time Protocol (PTP) standard 1588 from the Institute of Electrical and Electronics Engineers ( IEEE 1588).

Wanneer een overschakeling naar een andere videobron wordt gedetecteerd, zal het besturingsorgaan 170 de Pl-regelaar 150 via pauzesignaal 152 instrueren om het regelen op basis van tijdstempels tijdelijk te stoppen, en de laatst bepaalde frequentiewaarde vast te houden. Hierna zal het besturingsorgaan 170 de selector 180 op de juiste tijdstempels instellen, en zal een “relock"-signaal 154 worden uitgestuurd naar de Pl-regelaar 150, zodat deze de externe klokfrequentie zal bepalen op basis van de nu nieuwe tijdstempels 182. Na het bepalen van de nieuwe externe klokfrequentie, zal de Pl-regelaar 150 de frequentiewaarde regelen opdat het door de PLL gegenereerde lokale kloksignaal gesynchroniseerd wordt met het nieuwe externe kloksignaal, door het gelijkstellen van de lokale klokfrequentie aan de gereconstrueerde externe klokfrequentie. De reactiesnelheid van de Pl-regelaar 150 is bij voorkeur aangepast om met een juiste snelheid klokfrequentieverschillen op te vangen die verschillende videobronnen voor eenzelfde beeldformaat hebben. Deze frequentieverschillen zijn over het algemeen kleiner dan 1000 ppm, bijv. 100 ppm, van de klokfrequentie behorende bij het ingestelde beeldformaat. Bijv, bij FullHD-beeld met klokfrequentie van 148,5 MHz zou een frequentieverschil tussen verschillende videobronnen in het geval van 100 ppm overeenkomen met 15 kHz.When a switch to another video source is detected, the controller 170 will instruct the P1 controller 150 via pause signal 152 to temporarily stop timing-based control, and to hold the last determined frequency value. After this, the controller 170 will set the selector 180 to the correct time stamps, and a "relock" signal 154 will be sent to the P1 controller 150 so that it will determine the external clock frequency based on the now new time stamps 182. After the determining the new external clock frequency, the P1 controller 150 will control the frequency value so that the local clock signal generated by the PLL is synchronized with the new external clock signal, by equating the local clock frequency with the reconstructed external clock frequency. -controller 150 is preferably adapted to accommodate clock frequency differences which have different video sources for the same image format at the correct speed.These frequency differences are generally smaller than 1000 ppm, e.g. 100 ppm, of the clock frequency associated with the set image format. , with FullHD image with clock frequency of 148.5 MHz would be a freque difference between different video sources in the case of 100 ppm corresponds to 15 kHz.

Nadat het lokale kloksignaal is gesynchroniseerd, zal de Pl-regelaar 150 de frequentiewaarde aanpassen door deze te regelen op basis van de door de injecteerder 140 uitgevoerde fasefoutinjectie 142. Het aanpassen van de frequentiewaarde, en daarmee de klokfrequentie van het kloksignaal, wordt gedaan om een verkleining van de vertraging teweeg te brengen. Fig. 5 toont twee manieren waarop de vertraging/het faseverschil verkleind kan worden. In Fig. 5 is op de as de bepaalde vertraging weergeven in aantallen frames.After the local clock signal is synchronized, the P1 controller 150 will adjust the frequency value by controlling it based on the phase error injection 142 performed by the injector 140. The adjustment of the frequency value, and hence the clock frequency of the clock signal, is done to a reduce the delay. FIG. 5 shows two ways in which the delay / phase difference can be reduced. In FIG. 5 shows the determined delay on the axis in numbers of frames.

De vertraging kan bijvoorbeeld omgerekend 0,25 frames zijn, zoals de eerste voorbeeldvertraging 206. Vertraging 206 kan verkleind worden, zoals aangegeven met pijl 208. Hiervoor wordt de frequentiewaarde tijdelijk verhoogd, zodat lijdelijk meer pixels worden uitgevoerd, en de framebuffer sneller wordt uitgelezen dan dal er videogegevens aan worden toegevoerd. Tweede voorbeeldvertraging 202 van ongeveer 0,7 frames kan op eenzelfde manier richting 0 frames worden verkleind, zoals aangegeven met pijl 205.For example, the delay can be converted to 0.25 frames, such as the first example delay 206. Delay 206 can be reduced, as indicated by arrow 208. For this, the frequency value is temporarily increased, so that more pixels are output, and the frame buffer is read out faster than for example. video data is supplied to it. Second example delay 202 of about 0.7 frames can be reduced towards 0 frames in the same way, as indicated by arrow 205.

Alternatief kan allereerst de frequentiewaarde worden verlaagd, zodat tijdelijk minder videogegevens uil de framebuffer worden gelezen de vertraging lijdelijk wordt vergroot tot 1 frame. Hierna zal de videogenerator 121 één frame overslaan en zal de door de fasedetector 130 bepaalde vertraging om en nabij de nul zijn. In het bijzonder is dit alternatief van toepassing op bepaalde vertragingen die groter zijn dan 0,5 frames.Alternatively, the frequency value can first be lowered, so that temporarily less video data is read from the frame buffer, the delay is gradually increased to 1 frame. After this, the video generator 121 will skip one frame and the delay determined by the phase detector 130 will be around zero. In particular, this alternative applies to certain delays that are greater than 0.5 frames.

De fasefoutinjectie 142 wordt gedoseerd omdat de Pl-regelaar is ingesteld op de klokfrequentieverschillen tussen de verschillende bronnen. Het verkleinen van de vertraging ofwel faseverschil dient te gebeuren door grotere aanpassingen aan de gegenereerde klokfrequentie. Door het gedoseerd toevoeren van het faseverschil als de fasefoutinjectie 142, blijft zowel de PLL 160 als een PLL van het beeldscherm waarop de videobeelden worden getoond “in lock”.The phase error injection 142 is dosed because the P1 controller is set to the clock frequency differences between the different sources. The reduction of the delay or phase difference must be done by making larger adjustments to the generated clock frequency. By dosing the phase difference and the phase error injection 142, both the PLL 160 and a PLL of the screen on which the video images are displayed remain "in lock".

In een uitvoeringsvorm geschiedt de fasefoutinjectie 142 zoals getoond in Fig. 6. De fasefoutinjectie begint op tijdstip t0, waarna de aan de Pl-regelaar gevoerde fasefout geleidelijk wordt vergroot, aangeduid met gedeelte a van lijn 600, welke een helling a heeft. De helling α is bij voorkeur 0,1 of 1 klokperiode per regelperiode van de Pl-regelaar, maar is in het algemeen afhankelijk van een maximum aanpassing van de frequentiewaarde die de PLL 160, en de PLL van het beeldscherm, kunnen opvangen zonder een lock op de frequentie te verliezen. In een uitvoeringsvorm heeft de Pl-regelaar een regelfrequentie van 833 Hz. Na een tijd tinj bereikt de geïnjecteerde fout een maximum, welk maximum direct gerelateerd is aan de uitgevoerde frequentiewaarde door de Pl-regelaar. Dit maximum relateert derhalve ook direct aan een maximum aanpassing van de klokfrequentie die binnen een variatiebereik van de PLL 160 en de PLL van het beeldscherm valt. Een PLL heeft een vangbereik waarbinnen de klokfrequentie gevarieerd kan worden zonder dat de PLL uit lock gaat. Het kan uiteraard ook zo zijn dat het maximum niet bereikt wordt, afhankelijk van het bepaalde faseverschil en daarmee de totale te injecteren fasefout. De geïnjecteerde fasefout wordt van tijdstip tm,i tot tia2 op het maximum gehouden, zoals aangeduid met lijnstuk m.In one embodiment, the phase error injection 142 as shown in FIG. 6. The phase error injection starts at time t0, after which the phase error fed to the P1 controller is gradually increased, indicated by part a of line 600, which has a slope a. The slope α is preferably 0.1 or 1 clock period per control period of the P1 controller, but is generally dependent on a maximum adjustment of the frequency value that the PLL 160, and the PLL of the display can receive without a lock to lose on the frequency. In one embodiment, the P1 controller has a control frequency of 833 Hz. After a time tinj, the injected error reaches a maximum, which maximum is directly related to the frequency value output by the P1 controller. This maximum therefore also relates directly to a maximum adjustment of the clock frequency that falls within a variation range of the PLL 160 and the PLL of the display. A PLL has a capture range within which the clock frequency can be varied without the PLL going out of lock. It may of course also be the case that the maximum is not reached, depending on the determined phase difference and thus the total phase error to be injected. The injected phase error is kept at the maximum from time tm, i to tia2, as indicated by line segment m.

Na tijd tm_2 wordt de geïnjecteerde fasefout met een helling β, die in dit geval gelijk is aan -a, afgebouwd, tot er geen fasefout meer wordt geïnjecteerd op tijdstip te. Het oppervlak A onder de lijnen a, m en b is de totaal aan de PI-regelaar gevoerde of daarin geïnjecteerde fasefout en is gelijk aan het door de fasedetector bepaalde faseverschil. Na het invoeren van deze totale hoeveelheid zal de fasedetector, wanneer deze een nieuwe meting doet op basis van de triggersignalen 112 en 122, een faseverschil van om en nabij de 0 vinden. In andere woorden, is de som/integraal van de foutinvoer gelijk aan de totale weg te regelen vertraging, in het bijzonder het faseverschil.After time tm_2, the injected phase error with a slope β, which in this case is equal to -a, is reduced until no more phase error is injected at time. The area A below the lines a, m and b is the total phase error applied to or injected into the PI controller and is equal to the phase difference determined by the phase detector. After entering this total amount, the phase detector, when taking a new measurement based on the trigger signals 112 and 122, will find a phase difference of approximately 0. In other words, the sum / integral of the error input is equal to the total delay to be controlled, in particular the phase difference.

Tezamen beschrijven in deze uitvoeringsvorm de gedeeltes a, m en b, samen met de tijdas, een trapeziumfunctie. Met andere woorden, het gedoseerd toevoeren gebeurt door een trapeziummethode. Door gebruik van deze methode maakt het uitgevoerde kloksignaal geen sprongen in frequentie, maar ondervindt deze een geleidelijke verandering. In een voorkeursuitvoeringsvorm beschrijft de trapeziumfunctie een gelijkbenig trapezium—ofwel α = -β. In andere uitvoeringsvormen zijn α en -β echter niet gelijk, waarbij wel alsnog een gedoseerd toevoeren wordt bereikt met een maximum fasefoutinjectie. In het algemeen geniet het de voorkeur om de fasefoutinjectie te laten beginnen bij 0, dan geleidelijk te laten oplopen tot het maximum en daarna weer geleidelijk te laten dalen tot 0.Together in this embodiment, sections a, m and b, together with the time axis, describe a trapezoid function. In other words, dosed feeding is done by a trapezoidal method. By using this method, the output clock signal does not make any jumps in frequency, but experiences a gradual change. In a preferred embodiment, the trapezoid function describes an isosceles trapezoid — or α = -β. However, in other embodiments, α and -β are not the same, but a metered feed is still achieved with a maximum phase error injection. In general, it is preferable to start the phase error injection at 0, then gradually increase to the maximum and then gradually decrease again to 0.

Fig. 7 toont de resterende vertraging 700 op eenzelfde tijdas als in Fig. 6. Zoals te zien begint de vertraging af te nemen van tijdstip t(>, en zal een constante afname ontsaan tussen tijdstippen tm,j en tm,2. Na tm,2 zal de afname van de vertraging afnemen tot een constante vertraging wordt bereikt bij tijdstip te. Bijvoorbeeld, bij een faseverschil gelijk aan een halve frame en bij een klokfrequentie van 148,5 MHz, zal te ongeveer gelijk zijn aan 15 seconden.FIG. 7 shows the remaining delay 700 on the same time axis as in FIG. 6. As can be seen, the delay starts to decrease from time t (>, and a constant decrease will occur between times tm, j and tm, 2. After tm, 2 the decrease of the delay will decrease until a constant delay is reached For example, at a phase difference equal to half a frame and at a clock frequency of 148.5 MHz, too much will be equal to 15 seconds.

De PLL 160 is ingericht om een kloksignaal 162 te genereren met een klokfrequentie die in hoofdzaak overeenkomt met de ingevoerde frequentiewaarde 156. Wanneer de frequentiewaard 156 verandert, zal de klokfrequentie van de PLL 160 deze frequentiewaarde 156 “volgen”, tenzij de verandering te groot is voor de PLL 160. Het kloksignaal 162 en de videostroom 124 worden samen uitgevoerd als videouitvoer 14 naar een beeldscherm, bijv, via een DVI- of HDMI-verbinding.The PLL 160 is arranged to generate a clock signal 162 with a clock frequency that substantially corresponds to the entered frequency value 156. When the frequency value 156 changes, the clock frequency of the PLL 160 will "follow" this frequency value 156 unless the change is too large for the PLL 160. The clock signal 162 and the video stream 124 are output together as a video output 14 to a display, e.g., via a DVI or HDMI connection.

Het besturingsorgaan 170 stuurt bij voorkeur een schalingssignaal 192 naar de PI-regelaar 150 wanneer het beeldformaat dal in eerste instantie getoond wordt niet gelijk is aan het beeldformaat van de tweede videobron, en wanneer het beeldformaat van de tweede videobron schaalbaar is naar het gegenereerde videoformaat. Een voorbeeld hiervan is het genereren van videobeelden met een eerste beeldformaat en het daarna ontvangen van een tweede videobronsignaal met een beeldformaat met de helft van het aantal pixels van het eerste beeldformaat. In dat geval zal het schalingssignaal 192 overeenkomen met een schaalfactor van 2x voor de frequentie van het uitgevoerde kloksignaal 162 ten opzichte van de gereconstrueerde klokfrequentie van het binnenkomende externe videobronsignaal. Hoewel niet getoond in Fig. 2, is het ook mogelijk om een schalingssignaal naar de foutinjecteerder 140 uit te voeren, afhankelijk van de uitvoering van zowel de foutinjecteerder 140 en Pl-regelaar 150. Het uitgevoerde beeld wordt wanneer nodig geschaald door schalingsorgaan 190.The controller 170 preferably sends a scaling signal 192 to the PI controller 150 when the image format that is initially displayed is not equal to the image format of the second video source, and when the image format of the second video source is scalable to the generated video format. An example of this is the generation of video images with a first image format and thereafter receiving a second video source signal with an image format with half the number of pixels of the first image format. In that case, the scaling signal 192 will correspond to a scaling factor of 2x for the frequency of the output clock signal 162 relative to the reconstructed clock frequency of the incoming external video source signal. Although not shown in FIG. 2, it is also possible to output a scaling signal to the error injector 140, depending on the implementation of both the error injector 140 and P1 controller 150. The output image is scaled by scaler 190 as required.

De voorkeursuitvoeringsvorm van de werkwijze, in hel bijzonder zoals uilgevoerd in de inrichting 10, van fig. 3 toont verschillende toestanden.The preferred embodiment of the method, in particular as implemented in the device 10, of FIG. 3 shows different states.

De toestand start 310, verder getoond in fig. 4A, wordt bijv, vanuit de gebruiker of applicatiesoftware een outputresolutie (beeldformaat van het uitgevoerde videosignaal 125) gekozen. Deze kan handmatig gekozen zijn, uit een confïguralie-mstellmg komen, of direct worden afgeleid van wat het beeldscherm zelf als resolutie rapporteert via zijn Extended Display Identification Data (EDID). Met de gekozen resolutie wordt de videogenerator 120 ingesteld in stap 410, en zal de klokfrequentie die hoort bij deze timing beschikbaar zijn door de uit voer van tijdstempels 121. Het besturingsorgaan 170 heeft de selector 180 gezet op “lokaal”, ofwel tijdstempels 121 (stap 412). Pl-regelaar 150 wordt gereset via relocksignaal 150 in stap 414, zodat deze gaat regelen en de gewenste klokfrequentie aanneemt.The state starts 310, further shown in Fig. 4A, for example, an output resolution (image format of the output video signal 125) is selected from the user or application software. This can be selected manually, come from a configuration, or can be derived directly from what the display itself reports as resolution via its Extended Display Identification Data (EDID). With the selected resolution, the video generator 120 is set in step 410, and the clock frequency associated with this timing will be available through the output of time stamps 121. The controller 170 has set the selector 180 to "local", or time stamps 121 (step 412). P1 controller 150 is reset via relay signal 150 in step 414 so that it starts to control and assumes the desired clock frequency.

In de generatorvergrendelde toestand 320 het kloksignaal stabiel, loopt de videogenerator en zal het beeldscherm in staat zijn beeld weer te geven op basis van het videosignaal 14, ongeacht welke bron is opgeschakeld. Het is in deze toestand ook mogelijk om aan te geven dat er geen bronsignaal beschikbaar is. Ook is het mogelijk in deze toestand een bronsignaal weer te geven dat niet compatibel is voor het uitvoeren van de verdere stappen 330, 340, 350 en 360. Daartoe wordt in stap 422 bepaald of het bronsignaal compatibel is. Wanneer dit niet het geval is zal optioneel gewacht worden in stap 424 en de toestand behouden blijven totdat er een nieuw bronsignaal wordt ontvangen die wel compatibel is met de verdere stappen van de werkwijze. Niet compatibel is bijv, een bron die een andere framerate (verversingssnelheid) of een niet schaalbaar beeldformaat heeft. Zodra er een bron wordt opgeschakeld die wel compatibel is met het ingestelde beeldformaat en/of verversingsfrequentie, zal door worden gegaan met het vergrendelen op de externe klok van de nieuwe videobron in stap 330. Dit wordt bij voorkeur door het besturingsorgaan gedaan.In the generator locked state 320, the clock signal is stable, the video generator is running and the display will be able to display image based on the video signal 14, regardless of which source is switched on. In this state it is also possible to indicate that no source signal is available. It is also possible in this state to display a source signal that is not compatible for performing the further steps 330, 340, 350 and 360. To that end, it is determined in step 422 whether the source signal is compatible. If this is not the case, an optional wait will be made in step 424 and the state will be maintained until a new source signal is received that is compatible with the further steps of the method. For example, incompatible is a source that has a different frame rate (refresh rate) or a non-scalable image format. As soon as a source is switched on that is compatible with the set image format and / or refresh rate, locking to the external clock of the new video source will continue in step 330. This is preferably done by the controller.

In de toestand 330, “externe klok vergrendeld”, wordt de PI regelaar op ‘hold’ gezet zoals te zien in stap 432 van Fig. 4C , waardoor de Pl-regelaar tijdelijk stopt met regelen. Hierna wordt in stap 434 selector 180 omgezet naar de “externe” tijdstempels 106 van hel van de externe videobron ontvangen videosignaal. Vervolgens vertelt het besturingsorgaan 170 tegen de Pl-regelaar 150 dat deze mag opnieuw vergrendelen, ‘re-locken’, in stap 436 op de nieuwe stroom aan time-stamps 106. De nieuwe stroom aan time-stamps ligt, indien geen schaling nodig is, qua frequentie dichtbij die van de time-stamps 121 van de generator 120, maar zal wel een onbekend verschil (offset) in frequentie daarmee hebben. Het ‘re-locken’ wil dus zeggen, dat de Pl-regelaar 150 zich aan de offset aanpast en de frequentie van het externe kloksignaal aanneemt, en vanaf daar verder regelt. Een korte tijd later zal de Pl-regelaar 150 die slap 438 uitvoert melden dat vergrendeling is verkregen op het nieuwe bronsignaal. In deze toestand kan het systeem dus reeds het video-beeld van de nieuwe videobron tonen, hetzij nog met onbekende vertraging (latency). Zodra een vergrendeling is verkregen, zal de werkwijze naar de toestand fasemeting 340, zoals getoond in Fig. 4D, gaan.In the state 330, "external clock locked", the PI controller is set to "hold" as seen in step 432 of FIG. 4C, which temporarily stops the Pl controller. After this, in step 434, selector 180 is converted to the "external" time stamps 106 of the video signal received from the external video source. Then, the controller 170 tells the P1 controller 150 that it may re-lock, "re-lock," in step 436 on the new stream of time-stamps 106. The new stream of time-stamps is, if no scaling is required , in terms of frequency close to that of time-stamps 121 of generator 120, but will have an unknown difference (offset) in frequency with that. Thus, "re-locking" means that the P1 controller 150 adjusts to the offset and assumes the frequency of the external clock signal, and further controls it from there. A short time later, the P1 controller 150 executing slap 438 will report that lock has been obtained on the new source signal. In this state, the system can thus already display the video image of the new video source, either with unknown delay (latency). Once a lock has been obtained, the method will move to the state phase measurement 340, as shown in FIG. 4D.

In deze toestand 340 van de fasemeting loopt de PLL 160 qua frequentie gelijk aan die van de nieuw aangesloten videobron. Echter, tussen het uitvoeren van de beeldscans van de videogenerator 120 en de ontvangst van het videobronsignaal van de externe videobron is nu een tijdsverschil, ofwel faseverschil van scantijd van dezelfde pixels, aanwezig. In deze toestand 340, in stap 442, wordt het faseverschil 132 gemeten tussen het moment waarop de videogenerator 120 begint met een nieuw ‘frame’ (triggersignaal 122), en het moment waarop een minimaal aantal lijnen in het frame buffer geschreven is (triggersignaal 112). Als dit faseverschil, ook wel aangeduid als fasefout, weggeregeld wordt, valt het moment waarop de videogenerator 120 begint met het uitsturen van een nieuw frame dus gelijk met het beschikbaar zijn van een minimaal aantal lijnen in het buffer, en is er verkleind faseverschil, ofwel latency. Zodra de meting is gedaan en valide is (stap 444), zal verder worden gegaan naar toestand 350 van de fasefoutinjectie.In this state of the phase measurement 340 the frequency of the PLL 160 is the same as that of the newly connected video source. However, between performing the image scans of the video generator 120 and receiving the video source signal from the external video source, there is now a time difference, or phase difference, of scan time of the same pixels. In this state 340, in step 442, the phase difference 132 is measured between the moment when the video generator 120 starts with a new "frame" (trigger signal 122), and the moment when a minimum number of lines are written in the frame buffer (trigger signal 112) ). If this phase difference, also referred to as phase error, is eliminated, the moment at which the video generator 120 starts to send out a new frame thus corresponds to the availability of a minimum number of lines in the buffer, and there is a reduced phase difference, or latency. Once the measurement has been made and is valid (step 444), it will proceed to state 350 of the phase error injection.

In toestand 350 wordt het gemeten faseverschil 132 wordt geleidelijk door de foutinjecteerder 140 toegevoerd als toegevoerde fasefout 142 aan de Pl-regelaar 150. Het totale gemeten tijdsverschil wordt door middel van een functie, bijv, de beschreven trapeziumfunctie, in stap 454 onderverdeeld in stappen F die een geleidelijk verloop hebben. Het maximum van deze functie staat gelijk aan een frequentieafwijking van bijvoorbeeld 2000 ppm. De Pl-regelaar voert iteratief de bepaalde stappen toe, bijv, beginnend bij stap i = 0 (stap 455) van fasefoutstap f = F(i) (stap 456). In iedere iteratie i wordt door de Pl-regelaar 150 één stap geïnjecteerd (stap 457). Na het invoeren van de stap i wordt gekeken of het totaal N is bereikt in stap 458 en zo nee i verhoogd naar de volgende stap in stap 459. Zodra het totaal aan fasefout geïnjecteerd is bij i = N (stap 458), is de gewenste verkleining van de vertraging bereikt, en is er wederom een fasevergrendeling tot stand gekomen en wordt overgegaan naar de toestand 360 van externe fasevergrendeling.In state 350, the measured phase difference 132 is gradually applied by the error injector 140 as input phase error 142 to the P1 controller 150. The total measured time difference is subdivided by a function, e.g., the described trapezoid function, in step 454 into steps F that have a gradual course. The maximum of this function is equal to a frequency deviation of for example 2000 ppm. The P1 controller iteratively supplies the determined steps, e.g., starting at step i = 0 (step 455) of phase error step f = F (i) (step 456). In each iteration i, the P1 controller 150 injects one step (step 457). After entering step i, it is checked whether the total N has been reached in step 458 and, if not, i is increased to the next step in step 459. Once the total phase error has been injected at i = N (step 458), the desired reduction of the delay is achieved, and again a phase lock has been established and the state of external phase lock 360 is changed.

In de toestand 360, zoals getoond in Fig. 4F, zal er worden gewacht (stap 464) totdat er wordt bepaald dat de externe bron wordt afgeschakeld of verwisseld in stap 462. Dit kan bijv, gebeuren door een invoer van een gebruiker of wanneer er wordt gedetecteerd dat er geen geldig videosignaal meer binnenkomt. Wanneer stap 462 wijst op een afschakeling of een wissel, wordt wederom de Pl-regelaar 150 op pauze gezet in stap 466 en de selector 180 wordt in stap 468 omgezet naar “lokaal”, ofwel naar de tijdstempels 121 van de videogenerator 120, zodat de Pl-regelaar 150 zich na het instellen van het relocksignaal 154 weer de timing van de videogenerator zal volgen. Dit brengt de werkwijze wederom naar de generalorvergrendelde toestand 320. Daarna kan bijv, na het opschakelen van een andere videobron de werkwijze vanaf toestand 320 opnieuw worden uitgevoerd.In the state 360, as shown in FIG. 4F, it will wait (step 464) until it is determined that the external source is switched off or exchanged in step 462. This can be done, for example, by an input from a user or when it is detected that a valid video signal is no longer coming in. When step 462 indicates a shutdown or switch, the P1 controller 150 is again paused in step 466 and the selector 180 is converted to "local" in step 468, or to the time stamps 121 of the video generator 120, so that the P1 controller 150 will again follow the timing of the video generator after setting the lock signal 154. This again brings the method to the generalor-locked state 320. After that, for example, after switching up another video source, the method can be carried out again from state 320.

De opeenvolging van de stappen van de werkwijze is niet bedoeld als beperkende volgorde, tenzij geen andere volgorde denkbaar is. Het moge verder duidelijk zijn dat kenmerken van de bovenbeschreven elementen kunnen worden toegepast in deze of andere uitvoeringsvormen van de werkwijze.The sequence of the steps of the method is not intended as a limiting sequence, unless no other sequence is conceivable. It will further be understood that features of the above-described elements can be applied in this or other embodiments of the method.

Verdere voordelen, kenmerken en aspecten van de onderhavige uitvinding zullen worden verduidelijkt aan de hand van de navolgende conclusies. De hierboven beschreven voorkeursuitvoeringsvormen zijn niet beperkend voor de beschermingsomvang van de onderhavige octrooiaanvrage; de gevraagde rechten worden bepaald door de navolgende conclusies binnen de strekking waarvan velerlei variaties denkbaar zijn.Further advantages, features and aspects of the present invention will be elucidated with reference to the following claims. The preferred embodiments described above are not limitative of the scope of the present patent application; the rights sought are defined by the following claims within the scope of which many variations are conceivable.

Claims

A method for generating a video signal reproducible on a display device with a corresponding first clock signal with a first clock frequency, the display device comprising a control loop, the control loop being adapted to adjust to the first clock signal, the method comprising: a) receiving a first video source signal from a first video source; b) generating, on the basis of the first video source signal of the first video source, the video signal with the associated first clock signal with the first clock frequency; c) receiving a second video source signal from a second video source; d) switching the first video source signal to the second video source signal to generate the video signal while generating the first clock signal of the video signal with the first clock frequency; e) determining a second clock frequency of a second clock signal associated with the second video source signal; f) synchronizing the first clock signal with the second clock signal by stepwise adjusting the first clock frequency to the second clock frequency so that a synchronized first clock frequency is obtained, wherein each step in frequency in stepwise adjusting the first clock frequency is less than a maximum clock frequency change, wherein the maximum clock frequency change is determined such that the control loop of the display device is able to remain set to the clock signal; g) determining a delay between receiving a portion of the second video source signal and generating the video signal based on the relevant portion of the second video source signal; and h) reducing the delay by stepwise adjusting the synchronized first clock frequency, wherein each step in stepwise adjusting the synchronized first clock frequency is less than the maximum clock frequency change.

The method of claim 1, wherein the control loop of the display device comprises a phase-locked loop - "PLL-locked loop", wherein the phase-locked loop is arranged to lock onto the first clock signal, the maximum clock frequency change with which the display device is able to stay tuned to the clock signal is in a range of 100 ppm to 4000 ppm of the first clock frequency.

The method of claim 1 or 2, wherein reducing the delay by stepwise adjusting the synchronized first clock frequency of step h) comprises stepwise increasing the synchronized first clock frequency so that an increased first clock frequency is obtained, wherein the increased first clock frequency is obtained is less than a maximum clock frequency, the stepwise adjustment further comprising, after increasing, resynchronizing the increased first clock frequency by gradually decreasing the increased first clock frequency to the second clock frequency so that the synchronized first clock frequency is obtained.

The method of claim 1 or 2, wherein reducing the delay by stepwise adjusting the synchronized first clock frequency of step h) comprises stepwise decreasing the synchronized local clock frequency so that a lowered first clock frequency is obtained, the lowered local clock frequency being obtained is greater than a minimum clock frequency, the stepwise adjustment further comprising, after decreasing, resynchronizing the lowered first clock frequency by incrementally increasing the lowered first clock frequency to the second clock frequency so that the synchronized first clock frequency is obtained.

The method of any one of claims 1 to 4, wherein the second video source signal comprises video source data, wherein the video source data comprises a plurality of pixel values, the video source data being written into a frame buffer, the video signal generation being done by a video generator reading the video source data fed into the frame buffer, the delay of step g) being a delay between the input of one of the pixel values into the frame buffer and the generation of the video signal based on the relevant one pixel value.

The method of any one of claims 1 to 5, wherein the video source data is transmitted over a network in network packets, wherein preferably determining the second clock frequency of step e) reconstructing the second clock frequency using respective transmission time stamps of is at least two of the network packages.

The method of any one of claims 1 to 6, wherein the first clock signal is generated by a clock generator, wherein step f) of synchronization and step h) of reduction are performed by the clock generator, wherein the clock generator performs the step in step g ) certain delay used as input for adjusting the first clock frequency.

The method of claim 7, wherein in step g) the delay is applied to the clock generator stepwise.

The method of claim 8, wherein the delay is determined in terms of a number of clock periods of the synchronized first clock signal, the clock generator comprising a PI controller and a phase-locked loop, or Phase-Locked-Loop, PLL, the PI controller calculates a clock frequency value and the PLL generates the first clock signal based on the calculated clock frequency, the delay being applied to the PI controller step-by-step by stepwise adding the number of clock periods, the PI controller iteratively controlling the local clock frequency with a control frequency, in which a portion of the number of clock periods is supplied in each iteration, which portion is smaller than a threshold number of clock periods.

The method of claim 9, wherein the threshold number of clock periods by controlling the P1 controller is dependent on a corresponding maximum change of the calculated clock frequency value, the maximum change of the calculated clock frequency value and the maximum clock frequency change being selected such that the first The clock frequency of the first clock signal remains within a variation range of a PLL of the display device during adjustment.

A method according to any of claims 1 to 10, wherein during stepwise adjustment of steps f) and h) the first clock frequency deviates a maximum of 2000 ppm from the first clock frequency synchronized in step g).

12. Device for generating a video signal displayable on a display device, the device comprising: - a video receiving interface configured to receive an external video source signal sent from an external video source via a network; - a video generator configured to generate the video signal; - a clock generator configured to generate a first clock signal associated with the video signal with a first clock frequency; - a clock frequency determiner configured to determine a second clock frequency of a second clock signal associated with the external video source signal; and - a video delay determiner, wherein the video generator is further configured to generate the video signal based on the external video source signal and wherein the clock generator is configured to generate the first clock signal with the first clock frequency, the clock generator being further configured to generate the first synchronize clock signal with the second clock signal by stepwise adjusting the first clock frequency to the second clock frequency, wherein each step in frequency in stepwise adjusting the first clock frequency is less than a maximum clock frequency change, the video delay determiner being configured to delay to determine between a time of receipt of a portion of the external video source signal and a time of generating the video signal based on the relevant portion of the external video source signal, and wherein the clock generator is configured to reduce the delay by adjust the synchronized first clock frequency step by step and wherein any change in the synchronized first clock frequency is less than the maximum clock frequency change.

The device of claim 12, wherein the external video signal comprises external video data, the device further comprising a frame buffer configured to receive the external video data, and wherein the video generator is configured to read the external video data received by the frame buffer to generate a video signal, the video data comprising a plurality of pixel values, the delay being a delay between a time of receipt of one of the pixel values in the frame buffer and a time of generation of the video signal based on the respective one pixel value.

The apparatus of claim 15, wherein the video generator is arranged to perform an image scan of the pixel values to be read from the frame buffer to generate one of a plurality of consecutive images of the video signal, the delay being a time difference between a time when a predetermined amount of video data is stored in the frame buffer and a scanning time at which the one pixel value is scanned.

The device of any one of claims 12 to 14, wherein the video receiving interface is a network interface that is arranged to receive the external video signal over a network in network packets, wherein preferably the clock frequency determiner is arranged to determine the external clock frequency by using external transmission time stamps of at least two of the network packets to reconstruct the external clock frequency.

An apparatus according to any of claims 12 to 15, wherein the clock generator is configured to use the determined delay as input for adjusting the local clock frequency, the video delay determiner being arranged to apply the delay step-by-step to the clock generator.

The apparatus of claim 16, wherein the clock generator comprises a PI controller and a Phase-Locked Loop, "PLL", wherein the PI controller is configured to calculate a clock frequency value and the PLL is configured to calculate the first clock signal generating based on the clock frequency calculated by the PI controller, the delay being a number of clock periods of the synchronized first clock signal, the video delay determiner being arranged to incrementally apply the delay to the PI controller by incrementing the number to supply clock periods, wherein the PI controller is further configured to iteratively control the first clock frequency with a control frequency and to supply a portion of the number of clock periods in each iteration, which portion of the number of clock periods is less than a threshold number of clock periods .

A network video system comprising: - a device according to at least one of claims 14 to 19 with a display device connected thereto; and - at least one video source device configured to send the external video signal to the device via a network connection.