Claims (2)
STM-4(Synchronous Transport Module-4) 처리부(21)와 연동하는 다수의 STM-1(Synchronous Transport Module-1) 처리부(22)를 구비하는 고속 중계선 정합 장치에 있어서, 상기 STM-4 처리부(21)는, 외부의 광 송수신부(32)로부터 수신한 직렬 데이터에서 클럭을 추출하고 직렬 데이터를 병렬 데이터로 변환하여 상기 STM-1 처리부(22)로부터 입력되는 기준 클럭에 동기시켜 전송하고, 병렬 데이터를 수신하여 직렬 데이터로 변환하여 상기 광 송수신부(32)로 전송하는 비트 동기 및 PLL(Phase Locked Loop) 회로(33); 상기 비트 동기 및 PLL 회로(33)로부터 수신한 데이터에서 STM-4 프레임을 종단하고 STM-1 프레임으로 역다중화하여 상기 STM-1 처리부(22)로 전송하고, 상기 다수의 STM-1 처리부(22)로부터 수신한 STM-1프레임을 다중화하여 STM-4 프레임을 생성하여 상기 비트 동기 및 PLL 회로(33)로 전송하는 STM-4 송수신부(32); 및 외부의 전화기(6)로부터 애널로그 신호를 수신하여 디지탈 신호로 변환하여 상기 STM-4 송수신부(34)로 전송하고, 상기 STM-4 송수신부 (34)로부터 수신한 디지털 신호를 애널로그 신로 변환하여 상기전화기(6)로 송신하는 오버헤드 처신부(34)를 구비하며, 상기 STM-1 처리부(22)는, 상기 STM-4 송수신부(31)로부터 신호를 수신하여 STM-1 프레임을 종단하고 ATM 셀을 입력받아 셀 헤더로 부터 유효한 ATM 셀을 찾아 기준 클럭에 따라 전송하고, ATM 셀을 수신하여 STM-1 유료 부하에 실어 STM-1 신호를 상기 STM-4 처리부(21)로 기준 클럭에 다라 전송하는 STM-1 송수신부(41); 상기 STM-1 송수신부(41)로부터 ATM 셀을 입력받아 호 설정시 약속된 트래픽 특성을 만족하는지를 판별하여, 위반한 셀에 대하여 태킹(tagging)하거나 셀 디스카딩(discarding) 기능을 수행하여 전송하고, 반대로 셀을 입력받아 상기 STM-1 송수신부(41)로 전송하는 망 파라미터 제어부(42); 상기 망 파라미터 제어부(42)로부터 수신된 ATM 셀의 가상 채널 식별자(VCI : Virtual Channel Identifer) 및 가상 경로 식별자(VPI : Virtual Path Identifer)에 따라 지정된 스위치 경로로 스위칭하기 위하여 라우팅 택을 부가하여 전송하고, 신호를 수신하여 상기 망-노드 인터페이스(7)로 전송할 셀인지 혹은 자체에서 처리하여야 할 셀인지를 판별하여 상기 망-노드 인터페이스(7)로 전송해야 할 셀인 경우에는 상기 망 파라미터 제어부(42)로 전송하고 자체에서 처리하여야 할 유지 보수 기능은 자쳉ㅐ서 처리하는 ATM 처리부(43); 상기 ATM 처리부(43)와 셀을 송수신하고, 외부의 링크 정합 장치(3)와 직렬 데이터를 ECL(Emitter Coupled Logic) 레벨로 송수하는 IMI(Inter Module Interface) 정합부(44); 외부의 망동기 장치(4)로부터 클럭을 수신하여 상기 IMI 정합부(44)에 공급하고, 기준 클럭을 생성하여 상기 STM-1 송수신부(41)에 공급하는 클럭 생성부(45); 및 초기화 운용과 유지 보수 기능을 수행하며, 상기 STM-1 송수신부(41), 망 파라미터 제어부(42), 및 ATM 처리부(43)와 통신하며, 상기 STM-4 처리부(21)를 제어하여 오버헤드 통신을 제공하고 외부의 경보 취합 장치(5)로 경보 신호를 전송하는 프로세서(46)를 구비하는 것을 특징으로 하는 고속 중계선 정합장치.In the high-speed trunk line matching device including a plurality of STM-1 (Synchronous Transport Module-1) processing units 22 that interoperate with an STM-4 (Synchronous Transport Module-4) processing unit 21, the STM-4 processing unit 21 ) Extracts a clock from the serial data received from the external optical transceiver 32, converts the serial data into parallel data, and transmits the data in synchronization with the reference clock input from the STM-1 processor 22. A bit synchronization and phase locked loop (PLL) circuit 33 which receives the signal, converts it into serial data, and transmits the serial data to the optical transceiver 32; Terminate STM-4 frames from the data received from the bit synchronization and PLL circuit 33, demultiplex them into STM-1 frames, and transmit them to the STM-1 processing unit 22, and the plurality of STM-1 processing units 22 An STM-4 transceiver 32 which multiplexes the STM-1 frames received from the Rx-1 frame to generate an STM-4 frame and transmits the STM-4 frame to the bit synchronization and PLL circuit 33; And receiving an analog signal from an external telephone 6, converting the analog signal into a digital signal, transmitting the analog signal to the STM-4 transceiver 34, and converting the digital signal received from the STM-4 transceiver 34 into an analog signal. An overhead processor 34 for converting and transmitting the signal to the telephone 6 is provided. The STM-1 processor 22 receives a signal from the STM-4 transceiver 31 to generate an STM-1 frame. Terminates and receives an ATM cell, finds a valid ATM cell from the cell header, transmits it according to a reference clock, receives an ATM cell, loads the STM-1 payload, and references the STM-1 signal to the STM-4 processor 21. An STM-1 transceiver 41 transmitting according to a clock; The ATM cell is received from the STM-1 transceiver 41 to determine whether the traffic characteristic promised when setting up a call is transmitted, and a tagging or cell discarding function is performed on the violated cell. A network parameter controller 42 which receives a cell and transmits the cell to the STM-1 transceiver 41; A routing tag is added and transmitted to switch to a designated switch path according to a virtual channel identifier (VCI) and a virtual path identifier (VPI) of an ATM cell received from the network parameter controller 42. The network parameter controller 42 determines whether the cell is a cell to be transmitted to the network-node interface 7 or a cell to be processed by itself, and is a cell to be transmitted to the network-node interface 7. The maintenance function to be transmitted to and processed by itself is an ATM processor 43 for processing on its own; An IMI (Inter Module Interface) matching unit 44 which transmits and receives a cell with the ATM processor 43 and transmits an external link matching device 3 and serial data to an ECL (Emitter Coupled Logic) level; A clock generator 45 which receives a clock from an external network device 4 and supplies the clock to the IMI matching unit 44, generates a reference clock, and supplies the clock to the STM-1 transceiver 41; And perform an initialization operation and maintenance function, communicate with the STM-1 transceiver 41, the network parameter controller 42, and the ATM processor 43, and control the STM-4 processor 21 to over. And a processor (46) for providing head communication and transmitting an alarm signal to an external alarm collection device (5).
제1항에 있어서, 상기 다수의 STM-1 처리부(22)중 첫번째 STM-1 처리부(22)는 기준 클럭을 생성하여 상기 비트 동기 및 PLL 회로(33)로 공급하는 것을 특징으로 하는 고속 중계선 정합장치.The fast relay line matching as claimed in claim 1, wherein the first STM-1 processor 22 of the plurality of STM-1 processors 22 generates a reference clock and supplies the reference clock to the bit synchronization and PLL circuit 33. Device.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.