KR970009680B1 - Apparatus for recovering clock and method thereof in discrete multitone system - Google Patents

Apparatus for recovering clock and method thereof in discrete multitone system Download PDF

Info

Publication number
KR970009680B1
KR970009680B1 KR1019940025099A KR19940025099A KR970009680B1 KR 970009680 B1 KR970009680 B1 KR 970009680B1 KR 1019940025099 A KR1019940025099 A KR 1019940025099A KR 19940025099 A KR19940025099 A KR 19940025099A KR 970009680 B1 KR970009680 B1 KR 970009680B1
Authority
KR
South Korea
Prior art keywords
signal
phase
frequency
offset
frequency offset
Prior art date
Application number
KR1019940025099A
Other languages
Korean (ko)
Other versions
KR960012809A (en
Inventor
천유식
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019940025099A priority Critical patent/KR970009680B1/en
Publication of KR960012809A publication Critical patent/KR960012809A/en
Application granted granted Critical
Publication of KR970009680B1 publication Critical patent/KR970009680B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements
    • H04L27/2657Carrier synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements
    • H04L27/2689Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2691Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation involving interference determination or cancellation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0063Elements of loops
    • H04L2027/0069Loop filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

An apparatus for restoring a clock signal of a discrete multi-tone system and a method for operating the apparatus are disclosed. The apparatus comprises a signal converter(200) for converting an inputted analog signal to a digital signal; a first filter(202) for reducing the length of a channel so as to reduce the signal distortion; a temporary storing unit(204) for receiving the output signal from the first filter to store it so as to provide it in parallel; a demodulation unit(206) for demodulating the output signal from the temporary storing unit(204); a phase compensating unit(208) for receiving the demodulated digital signal, compensating the phase distortion generated at the channel, and generating sub-channel tones having a low frequency band; a phase offset unit(210); a frequency offset unit(212); a second filter(214) and a frequency controller(216).

Description

불연속 멀티톤(DMT : DISCRETE MULTITONE)시스템에서의 클럭 복원 장치 및 그 장치의 동작 방법Clock recovery device and its operation method in discontinuous multitone (DMT: DISCRETE MULTITONE) system

제1도는 본 발명에 의한 불연속 멀티톤 시스템에서의 클럭복원 장치를 설명하기 위한 블럭도이다.1 is a block diagram illustrating a clock restoration apparatus in a discontinuous multitone system according to the present invention.

제2도는 본 발명에 의한 불연속 멀티톤 시스템에서의 클럭복원 방법을 설명하기 위한 플로우차트이다.2 is a flowchart for explaining a clock recovery method in a discrete multitone system according to the present invention.

제3도는 제2도에 도시된 플로우차트를 세부적으로 설명하기 위한 플로우차트이다.3 is a flowchart for explaining in detail the flowchart shown in FIG.

제4도는 제1도에 도시된 제2필터부의 세부구성도이다.4 is a detailed configuration diagram of the second filter unit illustrated in FIG. 1.

제5도는 제4도에 도시된 제2필터부의 α가 고정되고 β가 커질 경우의 α와 β에 따른 주파수 오프셋의 수렴정도를 나타낸 그래프이다.FIG. 5 is a graph showing the degree of convergence of the frequency offset according to α and β when α of the second filter unit shown in FIG. 4 is fixed and β is increased.

제6도는 제4도에 도시된 제2필터부의 α가 커지고, β가 고정될 경우의 α와 β에 따른 주파수 오프셋의 수렴정도를 나타내는 그래프이다.FIG. 6 is a graph showing the degree of convergence of the frequency offset according to α and β when α of the second filter part shown in FIG. 4 becomes large and β is fixed.

본 발명은 불연속 멀티톤(Discrete MultiTone, 이하 DMT) 시스템에 관한 것으로 특히, DMT 시스템에서 송신부의 클럭을 수신부에서 복원하기 위한 장치 및 그 장치의 동작 방법에 관한 것이다.The present invention relates to a Discrete MultiTone (DMT) system, and more particularly, to an apparatus for recovering a clock of a transmitter from a receiver and a method of operating the apparatus in a DMT system.

일반적으로 DMT 시스템은 다중 반송파를 이용하여 채널 효율을 극대화시키는 전송방법이다. 즉, 다중반송파를 이용한 전송신호는 부채널마다 중심주파수는 fi i=1,…N(N=256)을 가지며, 동일한 밴드폭(4.3125MHz)을 가지는 독립된 반송파 신호들의 합으로 구성된다. 전송로 특성이 좋지 않은 특히, 전화선으로 고속데이타를 전송할 때 DMT 시스템을 이용하면 6Mbps급 이상의 데이터 전송이 가능하므로 질좋은 서비스가 가능해지는 것이다. 그런데 이러한 시스템의 구성시 송신부와 수신부간의 클럭동기가 맞지 않는 문제가 있다.In general, a DMT system is a transmission method for maximizing channel efficiency using multiple carriers. That is, in the transmission signal using the multicarrier, the center frequency of each subchannel is fi i = 1,... N (N = 256) and consists of the sum of independent carrier signals with the same bandwidth (4.3125 MHz). In particular, if the characteristics of the transmission path are not good, the high-speed data transmission over the telephone line enables the DMT system to transmit data of 6Mbps or higher, thereby providing quality service. However, there is a problem in that the clock synchronization between the transmitter and the receiver does not match when configuring such a system.

전송신호가 전송로를 통해 전송되는 동안 송신부측과 수신부측의 클럭이 어긋나게 된다. 따라서, 이들의 동기를 일치시켜야 하는 문제점이 있다.The clocks on the transmitter side and the receiver side are shifted while the transmission signal is transmitted through the transmission path. Therefore, there is a problem in that they must be synchronized.

따라서, 본 발명의 목적은 DMT 시스템에서 송신부의 클럭과 수신부의 클럭간에 동기를 맞추기 위한 DMT에서의 클럭복원 장치를 제공하는데 있다.Accordingly, an object of the present invention is to provide a clock restoring apparatus in a DMT for synchronizing the clock of a transmitter and a clock of a receiver in a DMT system.

또한, 본 발명의 다른 목적은 DMT 시스템에서 송신부의 클럭과 수신부의 클럭간에 동기를 맞추기 위한 DMT에서의 클럭복원 방법을 제공하는데 있다.Another object of the present invention is to provide a clock recovery method in a DMT for synchronizing the clock of a transmitter and a clock of a receiver in a DMT system.

상기 목적을 달성하기 위하여 본 발명의 DMT시스템에서의 클럭복원 장치는 불연속 멀티 톤(DMT:Discrete MultiTone; 이하 DMT라 함)장치의 수신단에서, 상기 수신단에 수신된 임의의 아날로그 신호를 입력받아 디지털 신호로 변환하기 위한 신호변환 수단과, 상기 신호변환 수단의 출력을 입력받아 고속 푸리에 변환을 수행하는 단위들간의 간섭을 없애도록 상기 신호의 왜곡을 작게하기 위해 채널의 길이를 줄여주는 제1필터수단과, 상기 제1필터수단에서 직렬로 출력되는 상기 디지털화된 신호를 입력받아 병렬로 출력하기 위해 상기 신호를 저장하는 임시저장수단과, 상기 임시저장수단의 출력을 입력받아 상기 DMT 장치의 송신단의 변조에 상응하는 복조를 행하는 복조수단과, 상기 복조된 디지털 신호를 입력받아 상기 채널에서 발생하는 위상 왜곡을 보상해 주고, 저 주파수대의 부 채널톤들을 발생하는 위상보상수단과, 상기 송신단의 클럭과 상기 수신단의 동기를 일치시키기 위해, 상기 DMT 장치의 초기화 과정인 제1모드에서 상기 부 채널톤들중의 하나인 제1톤을 이용하여 상기 신호의 주파수 오프셋을 제거하고, 상기 장치의 정상동작과정인 제2모드에서 상기 부 채널톤중의 다른 하나인 제2톤으로 상기 주파수 오프셋을 추적해서 제거하여주는 주파수 오프셋 수단과, 상기 송신단 및 수신단 클럭들의 동기를 일치시키기 위해, 상기 제1 및 제2모드에서, 상기 제2톤을 입력받아 위상 에러를 계산하여 상기 위상보상수단이 상기 각 부 채널의 위상을 보상하도록 상기 계산된 에러값을 상기 위상보상수단에 공급하고, 상기 위상보상수단의 계수를 갱신하면서 상기 신호의 위상 오프셋을 추적 및 제거하는 위상 오프셋수단과, 상기 주파수 오프셋부에 의해 제어되고, 내부의 고유 주파수가 상기 송신부의 신호변환수단의 샘플링 클럭과 맞도록 조절되어야 하고, 상기 주파수 오프셋을 조절하기 위하여 상기 신호변환수단의 샘플링율을 조절하는 주파수제어수단과, 상기 주파수 오프셋을 효과적으로 추적하고, 상기 주파수제어수단이 잡음에 민감하지 않도록 하고, 상기 주파수제어수단에 출력을 공급하는 제2필터수단을 구비하는 것을 특징으로 한다.In order to achieve the above object, the clock restoring apparatus in the DMT system of the present invention is configured to receive a digital signal by receiving an arbitrary analog signal received at the receiving end of a discrete multi-tone (DMT) device. A signal conversion means for converting the signal into a first signal; first filter means for reducing the length of a channel to reduce distortion of the signal so as to eliminate interference between units receiving the output of the signal conversion means and performing fast Fourier transform; Temporary storage means for storing the signal for receiving the digitized signal output in series from the first filter means in parallel and outputting in parallel, and the output of the temporary storage means to the modulation of the transmitting end of the DMT device Demodulation means for performing a corresponding demodulation and the demodulated digital signal to compensate for phase distortion occurring in the channel; One of the sub channel tones in the first mode, which is an initialization process of the DMT device, to synchronize the phase compensation means for generating sub channel tones of the low frequency band and the synchronization of the clock of the transmitter and the receiver. A frequency offset that removes the frequency offset of the signal by using a first tone and tracks and removes the frequency offset from a second mode, which is a normal operation of the apparatus, to a second tone, which is another one of the subchannel tones. Means, and in order to match the synchronization of the transmitting and receiving clocks, in the first and second modes, the second tone is input to calculate a phase error so that the phase compensating means compensates the phase of each subchannel. A phase for supplying the calculated error value to the phase compensating means and tracking and removing the phase offset of the signal while updating the coefficient of the phase compensating means. Controlled by the offset means and the frequency offset portion, and the internal natural frequency should be adjusted to match the sampling clock of the signal conversion means of the transmitter, and the sampling rate of the signal conversion means is adjusted to adjust the frequency offset. And second filter means for effectively tracking the frequency offset, making the frequency control means insensitive to noise, and supplying output to the frequency control means.

상기 다른 목적을 달성하기 위하여 본 발명의 DMT 시스템에서의 클럭복원 방법은 DMT 장치의 수신단에서, 상기 DMT 장치의 송신단과 수신단 클럭들의 동기를 맞추기 위하여, 아날로그 신호를 수신하여 디지털 신호로 변환하는 신호변환단계와, 상기 장치의 초기화 과정인 제1모드의 초기에 상기 신호의 왜곡을 줄이는 제1초기화 준비단계와, 상기 제1초기화 준비단계 후에 상기 제1모드의 초기에 상기 신호를 복조하고, 상기 신호의 위상 오프셋을 보상해주는 제2초기화 준비단계와, 상기 제1모드 및 상기 장치의 정상동작과정인 제2모드에서, 상기 신호의 주파수 오프셋을 제거하기 위해 상기 제2초기화 준비단계 후에 발생되는 부 채널주파수톤들중 하나인 제1톤의 각속도를 계산하는 톤 각속도계산단계와, 상기 각속도의 변화량이 임계값 이상인가, 이하인가를 판단하는 판단단계와, 상기 판단단계를 만족하지 않으면 주파수 오프셋이 조절될 수 있도록 상기 신호변환단계를 제어하는 주파수 조절단계를 구비하는 것을 특징으로 하는 주파수 오프셋 단계와, 및 상기 판단단계를 만족하면 상기 신호의 시작과 끝을 인지할 수 있도록 상기 신호의 데이터를 정렬하는 데이터 정렬단계와, 상기 데이터 정렬단계 후에 상기 신호의 위상 오프셋을 제거하는 위상 오프셋 단계와, 상기 위상 오프셋 단계후에 상기 제2모드에서 상기 신호의 주파수 및 위상 오프셋을 추적하여 상기 주파수 오프셋 추적결과는 상기 판단단계로, 상기 위상 오프셋 추적결과는 상기 위상 오프셋 단계로 진행하여 상기 주파수 및 위상 오프셋을 제거하도록 하는 오프셋 추적단계를 구비하는 것을 특징으로 한다.In order to achieve the above object, the clock recovery method of the DMT system of the present invention is a signal conversion method for receiving an analog signal and converting it to a digital signal in order to synchronize the clocks of the transmitter and the receiver of the DMT device. And a first initialization preparation step of reducing distortion of the signal at an initial stage of a first mode which is an initialization process of the device, and demodulating the signal at an initial stage of the first mode after the first initialization preparation step, and A second initialization preparatory step of compensating for a phase offset of the second channel; and a sub-channel generated after the second initialization preparatory step to remove a frequency offset of the signal in the first mode and the second mode during normal operation of the apparatus. Tone angular velocity calculation step of calculating the angular velocity of one of the frequency tones, and the amount of change in the angular velocity is greater than or equal to a threshold value; And a frequency adjusting step of controlling the signal conversion step so that the frequency offset can be adjusted if the determination step is not satisfied. A data alignment step of aligning the data of the signal to recognize the start and end of the signal, a phase offset step of removing the phase offset of the signal after the data alignment step, and the second mode after the phase offset step And tracking the frequency and phase offset of the signal by the frequency offset tracking result to the determination step, and the phase offset tracking result to the phase offset step to include an offset tracking step to remove the frequency and phase offset. It is characterized by.

제1도는 본 발명에 의한 DMT 시스템에서의 송, 수신단간의 클럭동기를 맞추기 위한 클럭복원 장치를 설명하기 위한 블럭도로서, 신호변환부(200), 제1필터부(202), 임시저장부(204), 복조부(206), 위상 보상부(208), 에러 오프셋부(210), 주파수 오프셋부(212), 제2필터부(214), 주파수 제어부(216)로 구성된다.FIG. 1 is a block diagram illustrating a clock restoration apparatus for synchronizing clock synchronization between a transmitting and receiving end in a DMT system according to the present invention. The signal converting unit 200, the first filter unit 202, and the temporary storage unit (FIG. 204, a demodulator 206, a phase compensator 208, an error offset unit 210, a frequency offset unit 212, a second filter unit 214, and a frequency control unit 216.

제2도는 본 발명에 의한 DMT 시스템에서의 클럭복원 방법을 설명하기 위한 전체 플로우차트이다.2 is an overall flowchart for explaining a clock recovery method in a DMT system according to the present invention.

제3도는 제2도에 도시된 플로우차트를 세부적으로 설명하기 위한 플로우차트이다.3 is a flowchart for explaining in detail the flowchart shown in FIG.

상술한 제1도의 구성 및 제2 및 3도를 참조하여 DMT 시스템에서의 클럭복원 장치의 동작 및 클럭복원 방법을 다음과 같이 상세히 설명한다.The operation and clock recovery method of the clock recovery apparatus in the DMT system will be described in detail with reference to the configuration of FIG. 1 and FIGS. 2 and 3 as described above.

입력단자 IN로 수신된 아날로그 신호는 제1도에 도시된 신호변환부(200)에서 디지털 신호로 변환된다(제400단계 및 제600단계), 이때 신호변환부(200)의 샘플링율은 주파수 제어부(216)에 의해서 결정되며, 또 주파수 조절부(216)의 주파수는 DMT 시스템의 송신단의 신호변환부(통상적으로 D/A 변환기)의 샘플링율과 맞도록 조정되어야 한다. 유한 임펄스 응답(FIR : Finite Impulse Response) 필터이며, 시간 영역 등화기(TEQ : Time domain Equalizer)인 제1필터부(202)에서는 디지털화된 신호를 입력받아 신호의 왜곡이 적어지도록 채널의 메모리 길이를 줄여 고속 푸리에 변환의 수행단위인 DMT 심볼 블록간의 간섭을 없애준다(제602단계). 제1필터부(202)를 통과한 신호는 신호저장부(204)에서 저장된 후 병렬로 출력되어 복조부(206)로 입력되며, DMT 시스템의 송신단측의 역 고속 푸리에 변환을 이용한 변조에 상응하여 복조부(206)는 복조를 실행하며, 주파수 영역 등화기(FEQ : Frequency-domain Equalizer)로서 구현되는 위상 보상부(208)는 복조된 신호를 입력으로 채널에서 발생하는 위상 왜곡을 보상해 주는 적응 필터로서, 위상 오프셋부(210)로부터 받은 위상 에러값으로부터 각 부채널의 위상을 보상하는 역할을 한다(제604단계). 또한 상기 위상 보상부(208)는 다수의 저주파수대의 부채널톤들을 발생한다.The analog signal received through the input terminal IN is converted into a digital signal by the signal converter 200 shown in FIG. 1 (steps 400 and 600), wherein the sampling rate of the signal converter 200 is a frequency controller. 216, and the frequency of the frequency adjusting section 216 should be adjusted to match the sampling rate of the signal converting section (typically a D / A converter) of the transmitting end of the DMT system. The first filter unit 202, which is a finite impulse response (FIR) filter and is a time domain equalizer (TEQ), receives a digitized signal and adjusts the memory length of the channel to reduce distortion of the signal. In this case, the interference between the DMT symbol blocks, which is the execution unit of the fast Fourier transform, is eliminated (step 602). The signal passing through the first filter unit 202 is stored in the signal storage unit 204 and then output in parallel to the demodulation unit 206, corresponding to the modulation using an inverse fast Fourier transform on the transmitting side of the DMT system. The demodulator 206 performs demodulation, and the phase compensator 208, which is implemented as a frequency-domain equalizer (FEQ), is adapted to compensate for the phase distortion generated in the channel by inputting the demodulated signal. As a filter, it compensates for the phase of each subchannel from the phase error value received from the phase offset unit 210 (step 604). In addition, the phase compensator 208 generates subchannel tones in a plurality of low frequency bands.

상기 위상 보상부(208)에서 발생되는 다수의 저주파수대의 부채널톤들중에서 32번째 톤(샘플링 주파수의 1/16배)을 제1톤(218), 64번째 톤을 제2톤(220)이라 할때, 송신 주파수와 수신 주파수간에 주파수 오프셋이 존재한다면 신호의 복조후에 측정되는 제1톤의 콘스텔레이션(Constellation)점은 회전할 것이다.Among the plurality of sub-channel tones generated in the phase compensator 208, the 32nd tone (1/16 times the sampling frequency) is referred to as the first tone 218 and the 64th tone as the second tone 220. At this time, if there is a frequency offset between the transmit frequency and the receive frequency, the constellation point of the first tone measured after the demodulation of the signal will rotate.

실제 시뮬레이션 결과 샘플링율이 2,208MHz일때 2,208MHz(0.1%) 주파수 오프셋에 대해 매 블럭보다 약 11.5°씩 제1톤(218)의 콘스텔레이션 점이 회전함을 알 수 있다[제2톤의 경우 약 25°]. 그러므로 주파수 오프셋부(214)에서는 회전량과 방향을 감안해서 주파수 제어부(216)의 주파수를 조절하여 주파수 오프셋을 제거한다. 제1도에 도시된 주파수 오프셋부(212)는 제1 및 2톤들을 입력받아 제1모드에서 제2톤의 각속도를 계산한다(제606단계). 제606단계 후에 주파수 오프셋부(212)는 각속도의 변화량을 버퍼에 임시로 저장시켰다가 변화량이 임계값(T) 이하인가 이상인가를 판단한다(제608단계). 제608단계를 만족하지 않으면 주파수 오프셋이 조절하기 위해 주파수 오프셋부(212)는 제1도에 도시된 주파수 제어부(216)의 주파수를 제어하여 주파수 오프셋부(212)가 신호변환부(200)의 샘플링율을 조절하도록 한다(제610단계).Actual simulation results show that when the sampling rate is 2,208 MHz, the constellation point of the first tone 218 rotates about 11.5 ° from every block for the 2,208 MHz (0.1%) frequency offset [about 2 second tones]. 25 °]. Therefore, the frequency offset unit 214 removes the frequency offset by adjusting the frequency of the frequency control unit 216 in consideration of the rotation amount and direction. The frequency offset unit 212 shown in FIG. 1 receives the first and second tones and calculates the angular velocity of the second tone in the first mode (step 606). After step 606, the frequency offset unit 212 temporarily stores the change amount of the angular velocity in the buffer and determines whether the change amount is equal to or less than the threshold value T (step 608). If the frequency offset is not satisfied in step 608, the frequency offset unit 212 controls the frequency of the frequency control unit 216 shown in FIG. 1 so that the frequency offset unit 212 may adjust the frequency of the signal converter 200. The sampling rate is adjusted (step 610).

상술한 제602단계부터 제610단계까지는 주파수 오프셋이 제거 및 조절되는 주파수 오프셋 단계를 의미한다(제2도에 도시된 제402단계).Steps 602 to 610 described above refer to a frequency offset step in which the frequency offset is removed and adjusted (step 402 shown in FIG. 2).

상기 제 608단계를 만족한 후에 위상 보상부(208)에서의 상관관계를 이용하여 샘플단위로 지연시키면서 상관관계의 결과값을 측정하면 512번까지 상관관계 결과값의 피크를 검출하여 DMT블럭을 정렬시킬 수 있다(제404단계 및 제612단계). 상기 제612단계 후에 제1도에 도시된 위상 오프셋부(210)는 제2톤으로부터 직접 결정방법(Decision Direct Mithod)에 의해 에러를 계산하여 위상 보상부(208)의 탭계수(Tap Coefficient)를 갱신하면서 위상 오프셋을 제거한다(제406단계 및 제614단계).After satisfying step 608, if the result of the correlation is measured while delaying by the sample unit using the correlation in the phase compensator 208, the peak of the correlation result value is detected up to 512 to align the DMT block. (Steps 404 and 612). After the step 612, the phase offset unit 210 shown in FIG. 1 calculates an error from a second tone by a direct decision method to determine a tap coefficient of the phase compensator 208. The phase offset is removed while updating (steps 406 and 614).

위상 오프셋은 제2톤에서 수신된 값을 약속된 콘스텔레이션 값과 비교하여 직접 결정 방향을 사용하여 에러 오프셋부(210)를 이용하여 위상 오프셋을 제거할 수 있다. 제2톤에서 계산된 위상 에러를 θe라 하면, 주파수가 1/2인 제1톤 부채널에서는 θd/2, 주파수가 두배인 부채널톤중에서 128번째 제3톤에서는 2×θd로 위상 에러가 생겼다고 볼 수 있으므로, 각 부채널마다 생긴 위상 에러값은 θi=θe×i÷64, i=1-N(N은 부채널의 총수)이고, 이 값을 보상하는 θk=-θe×K÷64, K=1-N을 각 부채널에 곱하여 주면 위상 에러를 보상하는 것이 된다. 이때 각 부채널에 -위상 에러를 곱하는 부분이 위상 보상부(208)이며, 이를 이용하여 제2모드에서도 계속 위상 오프셋과 주파수 오프셋을 추적할 수 있다.The phase offset may remove the phase offset using the error offset unit 210 using a direct determination direction by comparing the value received in the second tone with a promised constellation value. If the phase error calculated in the second tone is θe, the phase error is 2 × θd in the 128th third tone among the subchannel tones of θd / 2 in the first tone subchannel with frequency 1/2 and the subchannel tones with twice the frequency. The phase error values generated for each subchannel are θi = θe × i ÷ 64, i = 1-N (N is the total number of subchannels), and θk = -θe × K ÷ 64 which compensates this value. , Multiplying each subchannel by K = 1-N, compensates for the phase error. At this time, the part of multiplying the sub-channel error by each subchannel is the phase compensator 208, and the phase offset and the frequency offset can be continuously tracked in the second mode.

상기 제614단계 후에 제2모드에서 주파수 및 위상 오프셋들을 제거하기 위하여 제1도에 도시된 주파수 오프셋부(212)는 제2톤으로부터 주파수 오프셋을 추적하고, 위상 오프셋부(210)는 위상 오프셋을 추적한다(제408단계).After the step 614, in order to remove the frequency and phase offsets in the second mode, the frequency offset unit 212 shown in FIG. 1 tracks the frequency offset from the second tone, and the phase offset unit 210 adjusts the phase offset. Track (step 408).

제2모드에서 주파수 오프셋부(212)는 제2톤을 추적하여 주파수 제어부(216)를 제어하여 신호변환부(200)의 샘플링율을 조절하여 주파수 오프셋을 제거한다.In the second mode, the frequency offset unit 212 controls the frequency controller 216 by tracking the second tone to adjust the sampling rate of the signal converter 200 to remove the frequency offset.

여기서 주파수 제어부(216)의 주파수는 송신단의 신호변환부의 샘플링 클럭과 맞도록 하여야 하며, 이는 주파수 오프셋이 너무 커서 제1톤의 회전범위가 ±180°를 넘어가면 회전 방향의 판단 기준이 모호해짐으로, 초기수신단의 주파수 조절시에 샘플링 주파수의 ±1% 이내로 맞추어 주어야 한다. 이 과정에서 제1톤 대신 제2톤을 이용하면 주파수 오프셋에 대한 반응이 2배 크므로, 주파수 제어부(216)의 초기 조절을 더욱 정확해 해야하는 어려움이 있으므로 제1톤을 사용하는 것이다.Here, the frequency of the frequency controller 216 should be matched with the sampling clock of the signal converter of the transmitter. This is because the frequency offset is so large that the criterion of the rotation direction becomes ambiguous when the rotation range of the first tone exceeds ± 180 °. In case of adjusting the frequency of initial receiver, it should be adjusted within ± 1% of sampling frequency. In this process, when the second tone is used instead of the first tone, the response to the frequency offset is twice as large. Therefore, the first tone is used because the initial adjustment of the frequency controller 216 needs to be made more accurate.

한편, 제2필터부(212)는 주파수 오프셋을 효과적으로 수행하기 위하여 잡음에 대해 주파수 제어부(216)가 민감하게 반응하지 않도록 하기 위하여 설치되며 이때 제4도와 같이 α와 β를 적절한 값으로 선택해 주어야 한다.On the other hand, the second filter unit 212 is installed so that the frequency control unit 216 does not react sensitively to noise in order to effectively perform the frequency offset, and at this time, it is necessary to select α and β as appropriate values as shown in FIG. .

제5 및 6도는 2.208MHz 샘플링율에 대해 초기 주파수 오프셋을 1%(22.04MHz)로 주었을 때, 제4도에 도시된 제2필터부(214)의 α와 β에 따른 주파수 오프셋의 수렴정도를 나타낸 그래프이다.5 and 6 show the convergence degree of the frequency offset according to α and β of the second filter unit 214 shown in FIG. 4 when the initial frequency offset is 1% (22.04 MHz) for the 2.208 MHz sampling rate. The graph shown.

상기 제5 및 6도의 그래프에서 도시된 바와 같이 α(800)를 고정시켰을때 β(802)가 클수록 스윙(Swing)폭이 커지면서 수렴하고, β(802)를 고정시켰을때에는 α가 커짐에 따라 빨리 수렴하지만 수렴한 후에 파동이 심해진다. 그러므로, 수렴속도와 파동정도에 따라 적당한 α(800)와 β(802)를 선택해 주어야 한다. 상기 제1모드인 DMT 시스템의 클럭복원 초기화에서 제1톤을 사용하여 주파수 오프셋을 제거할 수 있으며, 정상상태인 제2모드에서는 제2톤만 개지의 신호를 전송하도록 표준에서 규정하고 있으므로, 이때는 제2톤을 이용하여 동기화를 유지한다. 즉 초기화에서의 제1톤과 정상 상태에서의 제2톤을 이용하여 DMT시스템에서의 클럭동기화를 안정되게 유지할 수 있는 효과가 있다.As shown in the graphs of FIGS. 5 and 6, the larger the beta 802 when the α 800 is fixed, the larger the swing width converges, and the faster the α becomes when the β 802 is fixed. Convergence, but after converging, the wave becomes severe. Therefore, the appropriate α (800) and β (802) should be selected according to the convergence speed and the degree of wave. In the clock recovery initialization of the first mode DMT system, the frequency offset can be removed using the first tone, and in the second mode in the normal state, only the second tone is transmitted so that the standard transmits an open signal. Use two tones to stay in sync. That is, the clock synchronization in the DMT system can be stably maintained by using the first tone in the initialization and the second tone in the steady state.

Claims (4)

불연속 멀티 톤(DMT:Discrete MultiTone; 이하 DMT라 함)장치의 수신단에서, 상기 수신단에 수신된 임의의 아날로그 신호를 입력받아 디지털 신호로 변환하기 위한 신호변환 수단; 상기 신호변환 수단의 출력을 입력받아 고속 푸리에 변환을 수행하는 단위들간의 간섭을 없애도록 상기 신호의 왜곡을 작게하기 위해 채널의 길이를 줄여주는 제1필터수단; 상기 제1필터수단에서 직렬로 출력되는 상기 디지털화된 신호를 입력받아 병렬로 출력하기 위해 상기 신호를 저장하는 임시저장수단; 상기 임시저장수단의 출력을 입력받아 상기 DMT 장치의 송신단의 변조에 상응하는 복조를 행하는 복조수단; 상기 복조된 디지털 신호를 입력받아 상기 채널에서 발생하는 위상 왜곡을 보상해 주고, 저 주파수대의 부 채널톤들을 발생하는 위상보상수단; 상기 송신단의 클럭과 상기 수신단의 동기를 일치시키기 위해, 상기 DMT 장치의 초기화 과정인 제1모드에서 상기 부 채널톤들중의 하나인 제1톤을 이용하여 상기 신호의 주파수 오프셋을 제거하고, 상기 장치의 정상동작과정인 제2모드에서 상기 부 채널톤중의 다른 하나인 제2톤으로 상기 주파수 오프셋을 추적해서 제거하여주는 주파수 오프셋 수단; 상기 송신단 및 수신단 클럭들의 동기를 일치시키기 위해, 상기 제1 및 제2모드에서, 상기 제2톤을 입력받아 위상 에러를 계산하여 상기 위상보상수단이 상기 각 부 채널의 위상을 보상하도록 상기 계산된 에러값을 상기 위상보상수단에 공급하고, 상기 위상보상수단의 계수를 갱신하면서 상기 신호의 위상 오프셋을 추적 및 제거하는 위상 오프셋수단; 상기 주파수 오프셋부에 의해 제어되고, 내부의 고유 주파수가 상기 송신부의 신호변환수단의 샘플링 클럭과 맞도록 조절되어야 하고, 상기 주파수 오프셋을 조절하기 위하여 상기 신호변환수단의 샘플링율을 조절하는 주파수제어수단; 상기 주파수 오프셋을 효과적으로 추적하고, 상기 주파수제어수단이 잡음에 민감하지 않도록 하고, 상기 주파수제어수단에 출력을 공급하는 제2필터수단을 구비하는 것을 특징으로 하는 DMT장치에서의 클럭복원 장치.At a receiving end of a discrete multitone (DMT) device, signal converting means for receiving an analog signal received at the receiving end and converting the received analog signal into a digital signal; First filter means for reducing the length of the channel to reduce distortion of the signal to receive the output of the signal converting means and to eliminate interference between units performing fast Fourier transform; Temporary storage means for receiving the digitized signals output in series from the first filter means and storing the signals for outputting in parallel; Demodulation means for receiving an output of the temporary storage means and performing demodulation corresponding to modulation of a transmitting end of the DMT device; Phase compensation means for receiving the demodulated digital signal to compensate for phase distortion generated in the channel and generating sub-channel tones in a low frequency band; In order to synchronize the clock of the transmitter and the synchronization of the receiver, the frequency offset of the signal is removed using a first tone, which is one of the subchannel tones, in a first mode which is an initialization process of the DMT device. Frequency offset means for tracking and eliminating the frequency offset to a second tone, the other of said subchannel tones, in a second mode during normal operation of the apparatus; In order to match the synchronization of the transmitter and the receiver clocks, in the first and second modes, the second tone is received and the phase error is calculated so that the phase compensating means compensates the phase of each subchannel. Phase offset means for supplying an error value to the phase compensating means and tracking and removing the phase offset of the signal while updating the coefficient of the phase compensating means; A frequency control means controlled by the frequency offset unit, the internal frequency of which is to be adjusted to match the sampling clock of the signal conversion means of the transmitter, and a sampling rate of the signal conversion means for adjusting the frequency offset; ; And a second filter means for effectively tracking the frequency offset, making the frequency control means insensitive to noise, and supplying an output to the frequency control means. 제1항에 있어서, 상기 복조수단 및 상기 위상보상수단은 상기 DMT 장치에서 전송되는 상기 신호의 시작과 끝을 인지할 수 있도록 상기 신호의 데이터를 정렬시키는 것을 특징으로 하는 DMT 장치에서의 클럭복원 장치.The clock restoring apparatus of claim 1, wherein the demodulation means and the phase compensating means align the data of the signal to recognize the start and end of the signal transmitted from the DMT device. . DMT 장치의 수신단에서, 상기 DMT 장치의 송신단과 수신단 클럭들의 동기를 맞추기 위하여, 아날로그 신호를 수신하여 디지털 신호로 변환하는 신호변환단계; 상기 장치의 초기화 과정인 제1모드의 초기에 상기 신호의 왜곡을 줄이는 제1초기화 준비단계와, 상기 제1초기화 준비단계 후에 상기 제1모드의 초기에 상기 신호를 복조하고, 상기 신호의 위상 오프셋을 보상해주는 제2초기화 준비단계와, 상기 제1모드 및 상기 장치의 정상동작과정인 제2모드에서, 상기 신호의 주파수 오프셋을 제거하기 위해 상기 제2초기화 준비단계 후에 발생되는 부 채널주파수톤들중 하나인 제1톤의 각속도를 계산하는 톤 각속도계산단계와, 상기 각속도의 변화량이 임계값 이상인가, 이하인가를 판단하는 판단단계와, 상기 판단단계를 만족하지 않으면 주파수 오프셋이 조절될 수 있도록 상기 신호변환단계를 제어하는 주파수 조절단계를 구비하는 것을 특징으로 하는 주파수 오프셋 단계; 및 상기 판단단계를 만족하면 상기 신호의 시작과 끝을 인지할 수 있도록 상기 신호의 데이터를 정렬하는 데이터 정렬단계; 상기 데이터 정렬단계 후에 상기 신호의 위상 오프셋을 제거하는 위상 오프셋 단계; 상기 위상 오프셋 단계후에 상기 제2모드에서 상기 신호의 주파수 및 위상 오프셋을 추적하여 상기 주파수 오프셋 추적결과는 상기 판단단계로, 상기 위상 오프셋 추적결과는 상기 위상 오프셋 단계로 진행하여 상기 주파수 및 위상 오프셋을 제거하도록 하는 오프셋 추적단계를 구비하는 것을 특징으로 하는 DMT 장치에서의 클럭복원 방법.A signal conversion step of receiving and converting an analog signal into a digital signal in order to synchronize the transmitting and receiving clocks of the DMT device at a receiving end of the DMT device; A first initialization preparation step of reducing distortion of the signal at an initial stage of the first mode, which is an initialization process of the device, and demodulating the signal at an initial stage of the first mode after the first initialization preparation stage, and phase offset of the signal A second initialization preparatory step of compensating for the sub-channel frequency tones generated after the second initialization preparatory step to remove the frequency offset of the signal in the first mode and the second mode which is a normal operation of the apparatus. A tone angular velocity calculation step of calculating an angular velocity of one of the first tones, a determination step of determining whether the change in the angular velocity is greater than or equal to a threshold value, and a frequency offset if the determination step is not satisfied. A frequency offset step of controlling the signal conversion step; And a data alignment step of aligning data of the signal to recognize the start and end of the signal when the determination step is satisfied. A phase offset step of removing the phase offset of the signal after the data alignment step; After the phase offset step, the frequency and phase offset of the signal are tracked in the second mode so that the frequency offset tracking result proceeds to the determination step, and the phase offset tracking result proceeds to the phase offset step to adjust the frequency and phase offset. And an offset tracking step for removing the clock. 제3항에 있어서, 초기화 단계는 상기 DMT 장치의 클럭복원을 위해 주파수 및 위상 오프셋을 제거하고, 상기 신호의 데이터를 정렬하기 위하여 상기 주파수 오프셋 단계, 상기 데이터 정렬단계 및 상기 오프셋 단계를 구비하는 것을 특징으로 하는 DMT 장치에서의 클럭복원 방법.4. The method of claim 3, wherein the initializing step includes removing the frequency and phase offsets for clock recovery of the DMT device, and including the frequency offset step, the data alignment step, and the offset step to align the data of the signal. Clock recovery method in the DMT device characterized in that.
KR1019940025099A 1994-09-30 1994-09-30 Apparatus for recovering clock and method thereof in discrete multitone system KR970009680B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940025099A KR970009680B1 (en) 1994-09-30 1994-09-30 Apparatus for recovering clock and method thereof in discrete multitone system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940025099A KR970009680B1 (en) 1994-09-30 1994-09-30 Apparatus for recovering clock and method thereof in discrete multitone system

Publications (2)

Publication Number Publication Date
KR960012809A KR960012809A (en) 1996-04-20
KR970009680B1 true KR970009680B1 (en) 1997-06-17

Family

ID=19394192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940025099A KR970009680B1 (en) 1994-09-30 1994-09-30 Apparatus for recovering clock and method thereof in discrete multitone system

Country Status (1)

Country Link
KR (1) KR970009680B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020035956A (en) * 2000-11-07 2002-05-16 이기원 Method for initialization protocol of discrete multi-tone system for time division duplexing/time division multiple access type using power line communication

Also Published As

Publication number Publication date
KR960012809A (en) 1996-04-20

Similar Documents

Publication Publication Date Title
US6912261B2 (en) Frame synchronization in multicarrier transmission systems
US6519291B1 (en) Reduction of interference in discrete multi-tone (DMT) based communications systems
US6735244B1 (en) Data transmission system and receiver unit thereof
US6389062B1 (en) Adaptive frequency domain equalizer circuits, systems, and methods for discrete multitone based digital subscriber line modem
CA2289338C (en) Frame alignment and time domain equalization for communications systems using multicarrier modulation
US5703905A (en) Multi-channel timing recovery system
US7539255B2 (en) Using multiple pilot signals for timing error estimation in digital subscriber line communications
US6965617B2 (en) Resynchronous control apparatus of subscriber communication machine, and resynchronizing method
US6101230A (en) Sampling clock signal recovery device and method in receiving terminal of DMT system
WO1999052219A1 (en) Idle mode for digital subscriber line
US6088386A (en) Transmitter with phase rotor, modulator/demodulator, communication system and method performed thereby
US7526021B2 (en) Telecommunications transmission systems
KR100213100B1 (en) Frequency error corrector for orthogonal frequency division multiplexing and method therefor
EP0820171B1 (en) Multicarrier transmitter or receiver with phase rotators
EP1232600A1 (en) Multi-carrier transmission system
US20010036225A1 (en) Coefficient update method and receive method of time domain equalizer of DMT system, DMT system and DMT modem
KR970009680B1 (en) Apparatus for recovering clock and method thereof in discrete multitone system
US6856648B1 (en) Method and apparatus for equalizer updating and sampling rate control
US7184471B2 (en) Method and apparatus for transmission line equalization
KR0129969B1 (en) Dmt system receiving and phrase error compensation method
Johansson et al. Synchronization in ADSL modems

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010912

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee