KR970002412B1 - Communication coprocessor board capable of using dma - Google Patents

Communication coprocessor board capable of using dma Download PDF

Info

Publication number
KR970002412B1
KR970002412B1 KR1019930029861A KR930029861A KR970002412B1 KR 970002412 B1 KR970002412 B1 KR 970002412B1 KR 1019930029861 A KR1019930029861 A KR 1019930029861A KR 930029861 A KR930029861 A KR 930029861A KR 970002412 B1 KR970002412 B1 KR 970002412B1
Authority
KR
South Korea
Prior art keywords
communication
memory
coprocessor
processor
data
Prior art date
Application number
KR1019930029861A
Other languages
Korean (ko)
Other versions
KR950022425A (en
Inventor
이상남
Original Assignee
엘지전자 주식회사
구자홍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 구자홍 filed Critical 엘지전자 주식회사
Priority to KR1019930029861A priority Critical patent/KR970002412B1/en
Publication of KR950022425A publication Critical patent/KR950022425A/en
Application granted granted Critical
Publication of KR970002412B1 publication Critical patent/KR970002412B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

a communication coprocessor part(3) which performs programs needed in communication, being connected to a communication port; a communication memory part(9) which stores the programs needed in the communication performed in the communication coprocessor part(3), being connected with the communication coprocessor part(3); a memory part(2) which stores communication data, being connected with a CPU(1) and a processor memory(2) through the first bus line; and a DMA controller(4) which writes the program in the communication memory part(9) according to the control signal of the CPU(1) and interrupts the communication coprocessor part(3), being connected with the communication coprocessor part(3) and the communication memory part(9) through the third bus line.

Description

디엠에이(DMA)가 가능한 통신코프러세서 보드Communication Processor Board capable of DMA

제1도는 종래 통신용 코프러세서 보드의 블록구성도.1 is a block diagram of a conventional communication coprocessor board.

제2도는 본 발명 통신용 코프러세서 보드의 블록구성도.2 is a block diagram of a communication coprocessor board for the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : CPU 2 : 프로세서 메모리부1 CPU 2 Processor Memory

3 : 통신코프로세서부 4 : DMA 제어기3: communication coprocessor part 4: DMA controller

5 : 프로세서 버스 6 : 데이타버퍼 메모리부5 processor bus 6 data buffer memory

7 : 메모리 보드 8: 시스템 버스7: memory board 8: system bus

9 : 통신용 메모리부9: memory for communication

본 발명은 통신에 필요한 프로그램을 수행하는 통신코프로세서부를 프로세서 버스에 연결하지 않고 통신에 필요한 프로그램을 저장하는 통신용 메모리(Commun Cation Memory)을 통하여 프로세서(CPU)와 독립적으로 데이타가 전송되도록 DMA(Direct Memory Access)를 수행할 수 있도록 한 디엠에이(DMA)가 가능한 통신코프로세서 보드에 관한 것이다.According to the present invention, a DMA (Direct) is used to transmit data independently of a processor through a communication memory that stores a program required for communication without connecting to a processor bus. The present invention relates to a communication coprocessor board capable of performing a DMA (Memory Access).

종래 통신코프로세서 보드는 제1도에 도시된 바와 같이, 프로세서 메모리부(Processor Memory)(2)에 통신을 위한 명령코드를 라이트(write)한 후 통신코프로세서부(3)와, CPU(1)와 독립적으로 데이타를 전송시키는 DMA를 제어하는 DMA 제어기(Direct Memory Access Controller)(4)가 프로세서 버스(5)에 연결되어 있고, 상기 DMA 제어기(4)와, 통신용 코프로세서부(3)와 연결된 통신데이타를 임시 저장하는 데이타버퍼 메모리부(Data Buffer RAM)(6)와, 상기 DMA 제어기(4)와, 수신된 통신데이타를 저장하는 메모리 보드(7)가 시스템 버스(8)에 연결되어 구성된 것이다.As shown in FIG. 1, the conventional communication coprocessor board writes a command code for communication in the processor memory 2, and then writes the communication coprocessor 3 and the CPU 1 to each other. DMA controller (Direct Memory Access Controller) 4, which controls DMA for transferring data independently of the DMA, is connected to the processor bus 5, and the DMA controller 4, the communication coprocessor unit 3, A data buffer memory 6 for temporarily storing the connected communication data, the DMA controller 4 and a memory board 7 for storing the received communication data are connected to the system bus 8. It is composed.

이와 같이 구성된 종래 통신코프로세서 보드는 제1도에 도시된 바와같이, 먼저 통신데이타를 출력단(Port)을 통해 전송할 경우 CPU(1)는 프로세서 메모리부(2)에 통신을 위한 명령코드를 프로세서 버스(5)를 통해 라이트한 후 통신코프로세서부(3)에 인터럽트를 건다.In the conventional communication coprocessor board configured as described above, as shown in FIG. 1, when communication data is first transmitted through an output port, the CPU 1 transmits a command code for communication to the processor memory unit 2 in the processor bus. After writing through (5), interrupt the communication coprocessor unit (3).

이때 통신코프로세서부(3)는 CPU(1)에서 라이트한 전송에 필요한 통신 프로그램을 프로세서 버스(5)를 통해 프로세서 메모리부(2)에서 리드하고 동시에 DMA 제어기(4)가 시스템 버스(8)를 통해 리드한 메모리보드(7)에 저장된 통신데이타를 데이타버퍼 메모리부(6)에 임시 저장시키면, 상기 통신코프로세서부(3)는 통신 프로그램에 따라 데이타버퍼 메모리부(6)에 저장된 통신데이타를 출력단을 통해 전송한다.At this time, the communication coprocessor unit 3 reads the communication program necessary for the transfer written by the CPU 1 from the processor memory unit 2 via the processor bus 5, and at the same time, the DMA controller 4 causes the system bus 8 to read. When the communication data stored in the memory board 7 read through is temporarily stored in the data buffer memory unit 6, the communication coprocessor unit 3 stores the communication data stored in the data buffer memory unit 6 in accordance with the communication program. Is sent through the output.

한편, 반대로 통신코프로세서 보드의 출력단(Port)에 통신데이타가 수신되었을때 CPU(1)가 명령코드를 프로세서 메모리부(2)에 라이트시키면 통신코프로세서부(3)는 프로세서 버스(5)를 통해 CPU(1)에 인터럽트를 건다.On the other hand, when the communication data is received at the output port Port of the communication coprocessor board, when the CPU 1 writes the command code to the processor memory unit 2, the communication coprocessor unit 3 is connected to the processor bus 5; Interrupt is sent to the CPU (1).

이때 통신코프로세서부(3)는 통신에 필요한 프로그램을 수행하기 위해 프로세서 버스(5)를 통하여 프로세서 메모리부(2)에 저장된 명령코드를 리드한 후, 상기 명령코드에 따라 출력단에 수신된 통신데이타를 데이타버퍼 메모리부(6)에 라이트한다.At this time, the communication coprocessor unit 3 reads the command code stored in the processor memory unit 2 through the processor bus 5 to execute a program necessary for communication, and then receives the communication data received at the output terminal according to the command code. Is written to the data buffer memory section 6.

따라서 DMA 제어기(4)는 데이타버의 메모리부(6)에 라이트된 수신 통신데이타를 시스템 버스(8)를 통하여 메모리 보드(7)에 저장시키는 것이다.Therefore, the DMA controller 4 stores the received communication data written to the memory section 6 of the data server on the memory board 7 via the system bus 8.

그러나 종래 통신코프러세서 보드는 통신프로그램을 수행하기 위해 통신코프리세부(3)가 프로세서 메모리부(2)에 저장된 명령코드를 계속 억세스하므로 프로세서 버스(5)는 비지(Busy)하게 되어 CPU(1)와 독립적으로 통신을 수행하고자 할 경우 통신코프러세서부(3)가 프로세서 버스(5)를 계속 점유하고 프로세서 메모리부(2)에 저장된 명령코드를 억세스하므로 통신코프러세서 보드는 CPU(1)와 독립적으로 데이타를 전송하는 DMA 기능을 정상적으로 수행하지 못하는 문제점이 있었다.However, in the conventional communication processor board, the communication bus processor 3 continuously accesses the command codes stored in the processor memory unit 2 in order to execute a communication program, thereby causing the processor bus 5 to be busy. If communication is to be performed independently from 1), the communication coprocessor board 3 continues to occupy the processor bus 5 and access command codes stored in the processor memory section 2 so that the communication coprocessor board is CPU (1). ), There was a problem in that the DMA function to transfer data independently of the ().

본 발명은 이와 같은 종래 문제점을 해결하기 위하여 통신코프러세서부를 프로세서 버스에 연결하지 않고 통신에 필요한 프로그램을 저장하는 통신용 메모리부에 연결시켜 CPU와 독립적으로 데이타를 전송하는 DMA기능을 용이하게 수행할 수 있도록 한 것으로 첨부된 도면에 의하여 본 발명의 구성 및 작용효과를 설명하면 다음과 같다.The present invention can easily perform the DMA function to transfer data independently of the CPU by connecting to the communication memory unit for storing the program necessary for communication without connecting the communication processor to the processor bus in order to solve such a conventional problem When explaining the configuration and effect of the present invention by the accompanying drawings as follows.

먼저, 본 발명 DMA가 가능한 통신코프러세서 보드는 제2도에 도시된 바와 같이, 통신포트에 연결되어 통신에 필요한 프로그램을 수행하는 통신코프러세서부(3)와, 상기 통신코프러세서부(3)와 연결되고 통신코프러세서부(3)에서 수행하는 통신에 필요한 프로그램을 저장하는 통신용 메모리부(9) 와 통신코프러세서부(3)에 인터럽트를 거는 CPU(1) 및 통신수행을 위한 명령코드가 저장된 프로세서 메모리부(2)가 프로세서 버스(5)인 제1버스라인에 연결되며, 통신데이타를 저장하는 메모리 보드(7)와 시스템 버스(8)인 제2버스라인이 연결되고, 상기 통신코프러세서부(3)와 통신용 메모리부(9)가 통신제어버스(10)인 제3버스라인에 연결되어 상기 CPU(1)의 제어신호에 따라 상기 통신용 메모리부(9)에 통신을 필요한 프로그램을 라이트하고 통신코프러세서부(3)에 인터럽트를 거는 DMA 제어기(4)와, 상기 DMA 제어기(4)에 연결되어 통신데이타를 임시 저장하는 데이타버퍼 메모리부(6)로 구성된 것이다.First, as shown in FIG. 2, the present invention DMA capable communication processor board is connected to a communication port processor 3 for performing a program necessary for communication and the communication processor 3, And a CPU 1 for interrupting the communication memory unit 9, a communication memory unit 9 for storing a program required for communication performed by the communication coprocessor 3, and a command code for performing communication. Is stored in the processor memory unit 2 is connected to the first bus line of the processor bus 5, the memory board 7 storing the communication data and the second bus line of the system bus 8 is connected, the communication The program unit 3 and the communication memory unit 9 are connected to a third bus line, which is a communication control bus 10, and require a communication to the communication memory unit 9 according to a control signal of the CPU 1. To the communication coprocessor section (3). It is composed of a DMA controller 4 for interrupting and a data buffer memory section 6 connected to the DMA controller 4 for temporarily storing communication data.

이와 같이 구성된 본 발명 DMA가 가능한 통신코프러세서 보드는 제2도에 도시된 바와 같이, 통신코프러세서 보드의 출력단(Port)을 통해 통신데이타를 전송할 경우, 먼저 CPU(1)는 프로세서 버스(5)인 제1버스라인을 통해 DMA 제어기(4)를 제어하여통신용 메모리부(9)에 통신수행에 필요한 프로그램을 라이트한 후 통신코프러세서부(3)에 인터럽트를 건다.As illustrated in FIG. 2, when the present invention configured as described above, the DMA-enabled communication processor board transmits communication data through an output port of the communication processor board, the CPU 1 may include a processor bus ( 5) The DMA controller 4 is controlled through the first bus line to write a program necessary for communication in the communication memory unit 9, and then interrupts the communication processor 3.

따라서 통신코프러세서부(3)는 통신제어버스(10)인 제3버스라인을 통해 입력되는 DMA 제어기(4)의 제어신호에 의해 통신용 메모리부(9)에 저장된 통신수행에 필요한 프로그램 코드를 리드하여 통신을 수행하면, 상기 DMA 제어기(4)는 시스템 버스(8)인 제2버스라인을 통해 메모리 보드(7)에 접근하여 메모리 보드(7)에 저장된 통신데이타를 리드한 후 이를 데이타버퍼 메모리부(6)에 라이트한다.Therefore, the communication coprocessor 3 reads the program codes necessary for the communication stored in the communication memory 9 by the control signal of the DMA controller 4 input through the third bus line, which is the communication control bus 10. In this case, the DMA controller 4 accesses the memory board 7 through the second bus line, which is the system bus 8, reads the communication data stored in the memory board 7, and then stores the data in the data buffer memory. The part 6 is written to.

이때 통신코프러세서부(3)는 데이타버퍼 메모리부(6)에 라이트된 통신데이타를 리드하여 출력단을 통해 통신데이타를 전송시킨다.At this time, the communication coprocessor 3 reads the communication data written to the data buffer memory 6 and transmits the communication data through the output terminal.

한편, 반대로 통신코프러세서 출력단을 통해 통신데이타를 수신할 경우 CPU(1 )는 초기에 프로세서 버스(5)를 통하여 DMA 제어기(4)를 제어하므로서 통신용 메모리부(9)에 통신수행에 필요한 프로그램을 라이트한 후, 상기 출력단에 통신데이타가 수신되었을 경우 통신코프러세서부(3)는 CPU(1)에 인터럽트를 건다.On the other hand, when the communication data is received through the communication processor output terminal, the CPU 1 initially controls the DMA controller 4 through the processor bus 5, thereby performing a program necessary for performing communication in the communication memory unit 9. After writing, the communication coprocessor 3 interrupts the CPU 1 when communication data is received at the output terminal.

이때 통신코프러세서부(3)는 통신용 메모리부(9)에 저장된 통신수행에 필요한 프로그램 코드를 리드한 후 통신에 필요한 프로그램을 수행시키면 출력단에 수신된 통신데이타는 DMA 제어기(4)에 의하여 데이타버퍼 메모리부(6)에 라이트된다.At this time, the communication coprocessor unit 3 reads the program code necessary for performing communication stored in the communication memory unit 9 and executes the program necessary for communication. It is written to the memory unit 6.

이와 같이 데이타버퍼 메모리부(6)에 라이트된 통신데이타는 다시 DMA 제어기(4)가 리드하여 시스템 버스(8)를 통해 메모리 보드(7)에 수신된 통신데이타를 라이트함으로써 통신데이타를 수신할 수 있는 것이다.As described above, the communication data written to the data buffer memory unit 6 is read by the DMA controller 4 again to write the communication data received by the memory board 7 through the system bus 8 to receive the communication data. It is.

이상에서 설명한 바와 같이 통신코프러세서 보드의 출력단을 통하여 통신데이타를 전송할 경우 통신에 필요한 프로그램을 수행하는 통신코프러세서부가 프로세서 버스에 연결되지 않고 상기 통신코프러세서부에서 수행하는 통신에 필요한 프로그램을 저장하는 통신용 메모리부에 연결되어 통신데이타를 전송하므로서 CPU와 독립적으로 통신데이타를 전송하는 DMA 기능을 용이하게 수행할 수 있는 효과가 있다.As described above, when the communication data is transmitted through the output terminal of the communication coprocessor board, the communication coprocessor unit that executes the program necessary for the communication is not connected to the processor bus and the program necessary for the communication performed by the communication coprocessor unit is executed. By connecting the communication data to the communication memory to store the communication data has an effect that can easily perform the DMA function for transmitting the communication data independent of the CPU.

Claims (1)

통신포트에 연결되어 통신에 필요한 프로그램을 수행하는 통신코프러세서부(3)와, 통신코프러세서부(3)와 연결되고 통신코프러세서부(3)에서 수행하는 통신에 필요한 프로그램을 저장하는 통신용 메모리부(9)와, CPU(1) 및 프로세서 메모리부(2)와 제1버스라인에 연결되며, 통신데이타를 저장하는 메모리부(2)와, 제2버스라인이 연결되고, 상기 통신 코프러세서부(7)와 상기 통신용 메모리부(9)와 제3버스라인으로 연결되어 상기 CPU(1)의 제어신호에 따라 상기 통신용 메모리부(9)에 통신을 필요한 프로그램을 라이트하고, 통신코프러세서부(3)에 인터럽트를 거는 DMA 제어기(4)를 포함하여 이루어진 것을 특징으로 하는 통신크프러세서 보드.A communication memory for storing a program required for communication performed by the communication coprocessor 3 and a communication coprocessor 3 connected to the communication port to perform a program necessary for communication. The communication unit is connected to the unit 9, the CPU 1, the processor memory unit 2, and the first bus line, and a memory unit 2 storing communication data, and a second bus line. Connected to the western part 7, the communication memory part 9, and the third bus line, the program necessary for communication is written to the communication memory part 9 according to the control signal of the CPU 1, and the communication coprocessor part A communication processor board comprising a DMA controller 4 for interrupting (3).
KR1019930029861A 1993-12-27 1993-12-27 Communication coprocessor board capable of using dma KR970002412B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930029861A KR970002412B1 (en) 1993-12-27 1993-12-27 Communication coprocessor board capable of using dma

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930029861A KR970002412B1 (en) 1993-12-27 1993-12-27 Communication coprocessor board capable of using dma

Publications (2)

Publication Number Publication Date
KR950022425A KR950022425A (en) 1995-07-28
KR970002412B1 true KR970002412B1 (en) 1997-03-05

Family

ID=19372856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930029861A KR970002412B1 (en) 1993-12-27 1993-12-27 Communication coprocessor board capable of using dma

Country Status (1)

Country Link
KR (1) KR970002412B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9043634B2 (en) 2011-04-29 2015-05-26 Qualcomm Incorporated Methods, systems, apparatuses, and computer-readable media for waking a SLIMbus without toggle signal
US9065674B2 (en) * 2011-04-29 2015-06-23 Qualcomm Incorporated Multiple slimbus controllers for slimbus components

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9043634B2 (en) 2011-04-29 2015-05-26 Qualcomm Incorporated Methods, systems, apparatuses, and computer-readable media for waking a SLIMbus without toggle signal
US9065674B2 (en) * 2011-04-29 2015-06-23 Qualcomm Incorporated Multiple slimbus controllers for slimbus components

Also Published As

Publication number Publication date
KR950022425A (en) 1995-07-28

Similar Documents

Publication Publication Date Title
US5428799A (en) Redirection of interrupts to microprocessors
US4271466A (en) Direct memory access control system with byte/word control of data bus
US4942519A (en) Coprocessor having a slave processor capable of checking address mapping
US4488231A (en) Communication multiplexer having dual microprocessors
US5093780A (en) Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data
GB2171230A (en) Using 8-bit and 16-bit modules in a 16-bit microprocessor system
JPS623362A (en) Data reception system
KR900015008A (en) Data processor
KR970002412B1 (en) Communication coprocessor board capable of using dma
US6070210A (en) Timing mode selection apparatus for handling both burst mode data and single mode data in a DMA transmission system
EP0049158B1 (en) I/o data processing system
JPS56110125A (en) Data processing device
KR100308113B1 (en) Data processing system
JP2643931B2 (en) Information processing device
KR100290092B1 (en) Device for interfacing input/output bus for processing defer reply signal
JP2552025B2 (en) Data transfer method
KR100259585B1 (en) Dma controller
GB2248128A (en) A single board computer
KR100251849B1 (en) I/o control board having multiplexing function
KR900015007A (en) Transmission Control Method in Microprocessor System and Microprocessor System
KR930011203B1 (en) Dual processor system
SU746486A1 (en) Selector channel
KR910003497A (en) Data processing unit reduces internal bus lines
KR100242690B1 (en) Control device of subsystem using address line
JP2667285B2 (en) Interrupt control device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020627

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee