KR960014236B1

KR960014236B1 - Multi-screen display apparatus in a v.c.r.

Info

Publication number: KR960014236B1
Application number: KR1019890005530A
Authority: KR
Inventors: 조기영
Original assignee: 엘지전자 주식회사; 구자홍
Priority date: 1989-04-26
Filing date: 1989-04-26
Publication date: 1996-10-14
Also published as: KR900017415A

Abstract

The device includes a zoom-up decoder unit(102) for decoding and generating a zoom-up position appointment signal, a dividing screen signal generating means(103) for abstracting and generating an horizontal and vertical synchronous signal, a zoom-up screen signal generating means(104) for operating zoom-up position appointment signal logically and generating control signal, a video selecting means for selecting and generating a plurality of video signals, a multi-screen digital processing means(100), and a video signal switching means.

Description

VRT's Multi-Screen Display

제1도는 종래 화면 디지탈 처리에 대한 블럭도.1 is a block diagram of conventional screen digital processing.

제2도는 본 발명 브이씨알의 멀티 화면 표시장치의 구성도.2 is a block diagram of a multi-screen display device of the VR of the present invention.

제3도는 제2도의 분활화면신호 발생부를 보다 상세하게 보인 블럭도.3 is a block diagram showing in detail the divided screen signal generator of FIG.

제4도는 제2도의 줌업화면신호 발생부를 보다 상세하게 보인 회로 구성도.4 is a circuit diagram showing in detail the zoom-up screen signal generator of FIG.

제5도는 제3도의 수평동기 분리부를 보다 상세하게 보인도.5 is a view showing in more detail the horizontal synchronous separation of FIG.

제6도는 제3도의 수평동기 검출부를 보다 상세하게 보인도.6 is a view showing in more detail the horizontal synchronization detector of FIG.

제7도의 (a) 내지 (d)는 본 발명 수평화면 분할에 대한 각부의 출력 파형도.7A to 7D are output waveform diagrams of respective parts for the horizontal screen division of the present invention.

제8도의 (a) 내지 (d)는 본 발명 수직화면 분할에 대한 각부의 출력 파형도.(A) to (d) of FIG. 8 are output waveform diagrams of respective parts for vertical screen division of the present invention.

제9도는 본 발명 줌업 화면 선택 제어신호에 대한 테이블도.9 is a table showing a zoom up screen selection control signal of the present invention.

제10도의 (a) 내지 (c)는 본 발명 멀티 비데오신호의 입력에 대한 각부의 출력 파형도.(A) to (c) of FIG. 10 are output waveform diagrams of respective parts to the input of the multi-video signal of the present invention.

제11도의 (a) 내지 (c)는 본 발명 멀티 비데오신호의 출력에 대한 각부의 출력 파형도.(A) to (c) of FIG. 11 are output waveform diagrams of respective parts to the output of the multi-video signal of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 : 멀티화면 디지탈처리부 101 : 스위칭 콘트롤부100: multi-screen digital processing unit 101: switching control unit

102 : 줌업용 디코더부 103 : 분할화면신호 발생부102: zoom up decoder 103: split screen signal generator

104 : 줌업화면신호 발생부104: zoom up screen signal generator

본 발명은 비데오 카세트 레코더(이하, “브이씨알”이라 약칭함)의 화면 처리에 관한 것으로, 좀더 상세하게는 여러개의 화면을 하나의 화면으로 처리하고 줌업을 이옹하여 전화면을 표시하도록 하는 브이씨알의 멀티 화면 표시장치에 관한 것이다.The present invention relates to screen processing of a video cassette recorder (hereinafter, abbreviated as “V-al”), and more particularly, to process a plurality of screens into a single screen and zoom-up to display a full screen. Relates to a multi-screen display device.

종래의 화면 표시장치는 첨부된 도면 제1도에 도시된 바와 같이, 입력 비데오 신호중에서 칼라신호를 제거하고 휘도신호만을 추출하여 출력하는 칼라트랩부(51)와, 상기 입력 비데오신호에서 칼라신호를 디코딩하여 색차신호(B-Y)(R-Y)로 변환 출력하는 칼라디코더부(52)와, 상기 칼라트랩부(51)의 휘도신호에 따라 칼라디코더부(52)에서 얻어진 색차신호(B-Y)(R-Y)를 선택 출력하는 멀티플렉서(53)와, 상기 멀티플렉서(53)에서 선택된 색차신호(B-Y) 또는 색차신호(R-Y)를 디지탈신호로 변환하는 아날로그/디지탈 변환부(이하, “A/D 변환부”로 약칭함)(54)와, 상기 A/D 변환부(54)에서 변환된 디지탈 데이타를 색신호에 대해 처리하여 메모리(56)에 저장하는 게이트 에러이(55)와, 상기 게이트 어레이(55)에서 처리된 색신호에 대한 디지탈 데이타를 휘도신호(Y), 색차신호(R-Y)(B-Y)에 대한 아날로그신호로 변환하는 디지탈/아날로그 변환부(이하, “D/A 변환부”로 약칭함)(57)와, 상기 D/A변환부(57)로부터 입력되는 휘도신호(Y), 색차신호(R-Y)를 엔코딩하여 순수한 칼라신호로 출력하는 칼라 엔코더부(58)와, 상기 칼라엔코더부(58)에서 출력된 칼라신호와 D/A변환부(57)에서 출력된 색차신호(B-Y)를 합성하여 화면 영상신호로 출력하는 휘도/칼라 합성부(59)로 구성되어 있다.As shown in FIG. 1, a conventional screen display apparatus includes a color trap unit 51 which removes a color signal from an input video signal, extracts only a luminance signal, and outputs a color signal from the input video signal. A color decoder 52 which decodes and converts it into a color difference signal BY (RY), and a color difference signal BY (RY) obtained by the color decoder 52 according to the luminance signal of the color trap unit 51. And a multiplexer 53 for selectively outputting the < RTI ID = 0.0 > A < / RTI > 54), a gate error 55 for processing the digital data converted by the A / D converter 54 for color signals and storing them in the memory 56, and the gate array 55 for processing. The digital data for the color signal is converted into a luminance signal (Y) and a color difference signal (R). A digital / analog converter (hereinafter, abbreviated as "D / A converter") 57 for converting into an analog signal for Y-BY and luminance input from the D / A converter 57; A color encoder 58 for encoding a signal Y and a color difference signal RY and outputting the color signal as a pure color signal, and a color signal output from the color encoder 58 and a D / A converter 57 for output. And a luminance / color combining unit 59 for synthesizing the color difference signals BY and outputting them as screen image signals.

이와 같이, 구성된 종래 화면 표시장치는 먼저, 비데오신호가 칼라트랩부(51) 및 칼라디코더부(52)로 입력되면, 상기 칼라트랩부(51)는 입력된 비데오신호중에서 칼라성분을 제거하고 휘도신호(Y)성분만을 멀티플렉서(53)에 입력하게 되고, 상기 칼라디코더부(52)는 입력된 비데오신호를 색차신호(B-Y)(R-Y)로 디코딩하여 상기 멀티플렉서(53)에 입력하게 된다.In the conventional screen display device configured as described above, first, when a video signal is input to the color trap unit 51 and the color decoder unit 52, the color trap unit 51 removes a color component from the input video signal and generates luminance. Only the signal (Y) component is input to the multiplexer 53, and the color decoder 52 decodes the input video signal into the color difference signal BY (RY) and inputs it to the multiplexer 53.

따라서, 상기한 멀티플렉서(53)는 칼라트랩부(51)에서 입력되는 휘도신호(Y)에 따라 칼라디코더부(52)에서 입력되는 색차신호(B-Y)(R-Y)를 선택하여 A/D변환부(54)에 입력하게 되고, 상기 A/S변환부(54)는 입력된 색차신호(B-Y)(R-Y)를 디지탈신호로 변환하고 그 변환된 디지탈신호는 게이트 어레이(55)를 통해 처리되어 메모리(56)에 저장된 후 D/A변환부(57)에 입력된다.Therefore, the multiplexer 53 selects the color difference signal BY (RY) input from the color decoder unit 52 according to the luminance signal Y input from the color trap unit 51, thereby converting the A / D conversion unit. The A / S converter 54 converts the input color difference signal BY and RY into a digital signal, and the converted digital signal is processed through the gate array 55 to store the memory. After being stored at 56, it is input to the D / A conversion unit 57.

상기 D/A변환부(57)는 입력된 색신호에 디지탈 데이타를 휘도신호(Y), 색차신호(R-Y)(B-Y)에 대한 아날로그신호로 변환하여 칼라엔코더부(58) 및 휘도/칼라합성부(59)에 입력하게 된다.The D / A converter 57 converts the digital data into an analog signal with respect to the luminance signal Y and the color difference signal RY (BY) to the color encoder 58 and the luminance / color synthesizer. Will be entered in (59).

상기 칼라엔코더부(58)는 입력된 휘도신호(Y)와 색차신호(R-Y)를 순수한 칼라신호로 엔코딩하여 휘도/칼라합성부(59)에 입력하게 된다.The color encoder 58 encodes the input luminance signal Y and the color difference signal R-Y into a pure color signal and inputs them to the luminance / color combining unit 59.

따라서, 상기한 휘도/칼라합성부(59)는 D/A 변환부(57)에서 입력되는 색차신호(B-Y)와 칼라엔코더부(58)에서 입력되는 칼라신호를 합성하여 화면 영상신호로 출력하게 됨으로써, 화면이 표시된다.Therefore, the luminance / color combining unit 59 synthesizes the color difference signal BY inputted from the D / A converter 57 and the color signal inputted from the color encoder 58 to output the screen image signal. By doing so, a screen is displayed.

그러나, 이와 같은 종래 화면 디지탈 처리장치에 있어서, 1대의 브이씨알에 1개의 화면만이 선택되므로 화면 처리 기능이 단조롭게 되며, 여러개의 화면을 시청하기 위해서는 여러개의 브이씨알이 필요하게 되므로 사용자에게 번거로움이 발생되는 결함이 있었다.However, in such a conventional screen digital processing apparatus, since only one screen is selected for one VC, the screen processing function is monotonous, and it is troublesome for the user because several VCs are required to view several screens. There was a defect that occurred.

따라서, 본 발명의 목적은 이와 같은 종래의 결함을 감안하여 여러개의 화면을 하나의 화면으로 표시할 뿐 아니라 줌업(Zoom up) 화면을 선택하여 하나의 화면을 확대 표시하도록 하는 브이씨알의 멀티 화면 표시장치를 제공함에 있다.Accordingly, an object of the present invention is to allow multiple screens to be displayed on one screen in addition to displaying multiple screens in consideration of such a conventional defect, and to enlarge and display one screen by selecting a zoom up screen. In providing a device.

이와 같은 본 발명의 목적을 달성하기 위한 수단으로써는, 입력되는 줌업 위치정지 신호를 디코딩하여 출력하는 줌업용 디코더수단과, 다수의 입력단자를 통해 각각 입력되는 비데오신호중에서 하나의 비데오신호를 수용하여 수평/수직동기를 추출하고 카운팅하여 화면 분할에 필요한 수평/수직 동기신호를 발생하는 분할화면신호 발생수단과, 상기 분활화면신호 발생수단에서 얻어진 수평/수직동기신호와 줌업용 디코더수단에 디코딩된 적어도 하나 이상의 줌업위치 선정신호와를 논리연산하여 줌업화면 제어신호를 발생하는 줌업화면신호 발생수단과, 상기 줌업화면신호 발생수단에서 얻어진 다수의 줌업화면 제어신호에 따라 입력되는 다수의 비데오신호를 스위칭 선택 출력하는 비데오신호를 다중화면으로 디지탈 처리하여 출력하는 다중화면 디지탈 처리수단과, 상기 다중화면 디지탈 처리수단에서 얻어진 다중화면의 비데오신호를 상기 줌업화면신호 발생수단의 줌업화면 제어신호에 따라 스위칭되어 한 화면의 비데오신호로 추력하는 비데오신호 스위칭수단으로 이루어짐으로써 달성되는 것으로, 이하 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.As a means for achieving the object of the present invention, a zoom-up decoder means for decoding and outputting the input zoom-up stop signal, and receives one video signal from each of the video signals input through a plurality of input terminals Split-screen signal generating means for extracting and counting the horizontal / vertical synchronization to generate horizontal / vertical synchronization signals necessary for screen division, and at least decoded in the horizontal / vertical synchronization signal and the zoom-up decoder means obtained by the divided screen signal generating means; Switching selection of a zoom-up screen signal generating means for generating a zoom-up screen control signal by logical operation of at least one zoom-up position selection signal and a plurality of video signals input according to a plurality of zoom-up screen control signals obtained from the zoom-up screen signal generating means Multi screen to digitally process and output video signal to multi screen Digital processing means and the video signal switching means for switching the video signal of the multi-screen obtained by the multi-screen digital processing means according to the zoom-up screen control signal of the zoom-up screen signal generating means and thrusting it into a video signal of one screen. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명 브이씨알의 멀티 화면 표시장치의 구성도로서, 이에 도시한 바와 같이, 입력되는 줌업위치지정신호를 디코딩하여 출력하는 줌업용 디코더부(102)와, 스위칭콘트롤부(101)에 내장되어 다수의 입력단자를 통해 각각 입력되는 비데오신호(VIDEO1 내지 VIDEO9)중에서 하나의 비데오신호(VIDEO1)를 입력받아 수평/수직동기를 추출하고 카운팅하여 화면 분할에 필요한 수평/수직 동기신호(HSYNC1)(HSYNC3)(VSYNC1)(VSYNC3)를 발생하는 분할화면신호 발생부(103)와, 스위칭콘트롤부(101)에 내장되어 상기 분활화면신호 발생부(103)에서 발생된 수평/수직동기신호(HSYNC1) (HSYNC3)(VSYNC1)(VSYNC3)와 줌업용 디코더부(102)에서 디코딩된 줌업위치 선정신호(P1)(P3)(P4)(P6)(P7)(P9)를 논리연산하여 줌업화면 제어신호(con1 내지 con6)를 발생하는 줌업화면신호 발생부(104)와, 상기 줌업화면신호 발생부(104)에서 발생된 줌업화면 제어신호(con1)(con2)에 따라 제1 내지 제6절환스위치(SW1 내지 SW6)를 절환시켜 입력되는 다수의 비데오신호(VIDEO1 내지 VIDEO9)를 선택하고 상기 줌업용 디코더부(102)에서 입력되는 줌업화면 제어신호(P1 내지 P9)를 제6 내지 제8오아게이트(OR6 내지 OR8)를 통해 제5 내지 제7트랜지스터(Q5 내지 Q7)을 도통 및 차단시켜 상기 제1 내지 제6전환스위치(SW1 내지 SW6)를 통한 비데오신호를 제어하는 비데오 선택부(105)와, 상기 비데오 선택부(105)에서 선택된 각각의 비데오신호를 다중화면으로 디지탈 처리하여 출력하는 다중화면 디지탈 처리부(100)와, 상기 다중화면 디지탈 처리부(100)에서 출력되는 다중화면의 비데오신호를 상기 줌업화면 신호 발생부(104)의 줌업화면 제어신호(con3 내지 con6)에 따라 제7 내지 제10절환스위치(SW7 내지 SW10)을 스위칭시켜 한 화면의 비데오신호로 출력하는 비데오신호 스위칭부(106)로 구성한다.FIG. 2 is a block diagram of a multi-screen display device of the present invention. As shown therein, a zoom-up decoder unit 102 for decoding and outputting an input zoom-up positioning signal and a switching controller 101 are provided. A horizontal / vertical sync signal (HSYNC1) necessary for screen division by extracting and counting the horizontal / vertical synchronizer by receiving one video signal (VIDEO1) from the video signals (VIDEO1 to VIDEO9) inputted through a plurality of input terminals respectively. A horizontal / vertical synchronous signal (HSYNC1) generated by the split screen signal generator 103 which is built in the split screen signal generator 103 for generating (HSYNC3) (VSYNC1) (VSYNC3) and the switching controller 101; ) Control the zoom-up screen by logically operating the (HSYNC3) (VSYNC1) (VSYNC3) and the zoom-up position selection signals P1, P3, P4, P6, P7, and P9 decoded by the zoom-up decoder unit 102. A zoom-up screen signal generator 104 for generating signals con1 to con6 and the zoom-up The plurality of video signals VIDEO1 to VIDEO9 are selected by switching the first to sixth switching switches SW1 to SW6 according to the zoom-up screen control signals con1 and con2 generated by the surface signal generator 104. And the fifth to seventh transistors Q5 to Q7 through the zoom up screen control signals P1 to P9 input from the zoom up decoder 102 to the sixth to eighth gates OR6 to OR8. The video selection unit 105 for controlling the video signals through the first to sixth switching switches SW1 to SW6 and the video signals selected by the video selection unit 105 are digitally processed by multiple screens. The multi-screen digital processor 100 outputs the video signal of the multi-screen output from the multi-screen digital processor 100 according to the zoom-up screen control signals con3 to con6 of the zoom-up screen signal generator 104. 7 to 10th switch (SW7 to SW10) is configured as a video signal switching unit 106 for outputting a video signal of one screen.

상기에서 스위칭콘트롤부(101)에 내장된 분할화면신호 발생부(103)는 제3도에 도시된 바와 같이, 상기 비데오신호(VIDEO1)의 입력시 수직동기를 분리하는 수직동기 분리부(1)와, 상기 비데오신호(VIDEO1)에서 수평동기신호의 유무를 검출하여 그에 따른 제어신호(SD)를 출력하는 수평동기 검출부(2)와, 상기 수평동기 검출부(2)에서 제어신호가 입력되면 입력 비데오신호(VIDEO1)에서 수평동기신호를 분리하는 수평동기 분리부(2)와, 상기 수평동기 분리부(3)에서 분리된 수평동기신호를 2/525로 분주하는 제1분주기(4)와, 상기 제1분주기(4)를 통해 분주된 신호와 수직동기 분리부(1)에서 분리된 수직동기신호를 4fsc로 발진시켜 주는 발진부(5)와, 상기 발진부(5)에서 발진된 주파수를 1/910으로 분주시켜 수평동기로 분리시켜 주는 제2분주기(6)와, 상기 제2 분주기(6)를 통한 수평동기를 클럭발생부(8)에서 발생되는 클럭에 따라 계수하는 제1카운터(9)와, 상기 제1카운터(9)를 통한 수평동기의 폭을 조절하여 수평동기신호(HSYNC1)를 발생하는 제1멀티바이브레이터(MM1)와, 상기 수평동기신호(HSYNC1)를 반전시켜 출력하는 제1인버터(I1)와, 상기 제1인버터(I1)를 통해 반전된 수평동기신호의 폭을 조절하는 제2멀티바이브이터(MM2)와, 상기 제2멀티바이브레이터(MM2)의 출력신호를 반전시키는 제2인버터(I2)와, 상기 제2인버터(I2)의 출력신호의 폭을 조절하여 수평동기신호(HSYNC3)를 발생하는 제3멀티바이브레이터(MM3)와, 상기 제2분주기(6)를 통해 분주된 수평동기를 2/525로 분주하여 수직동기신호를 출력하는 제3분주기(7)와, 상기 제2분주기(6)에서 분주된 수평동기를 기준으로 제3분주기(7)에서 분주된 수직동기신호를 계수하는 제2카운터(10)와, 상기 제2카운터(10)에서 계수된 수직동기의 폭을 조절하여 수직동기신호(VSYNC1)를 발생하는 제4멀티바이브레이터(MM4)와, 상기 수직동기신호(VSYNC1)를 반전시켜 출력하는 제3인버터(I3)와, 상기 제3인버터(I3)를 통해 반전된 수직동기신호의 폭을 조절하여 출력하는 제5멀티바이브레이터(MM5)와, 상기 제5멀티바이브레이터(MM5)의 출력신호를 반전시키는 제4인버터(I4)와, 상기 제4인버터(I4)에서 반전된 신호의 폭을 조절하여 수직동기신호(VSYNC3)를 줌업화면신호 발생부(104)에 입력하는 제6멀티바이브레이터(MM6)으로 구성한다.As shown in FIG. 3, the split screen signal generator 103 embedded in the switching control unit 101 separates the vertical sync when the video signal VIDEO1 is input. And a horizontal synchronous detection unit 2 which detects the presence or absence of a horizontal synchronous signal from the video signal VIDEO1 and outputs a control signal SD according thereto, and when a control signal is input from the horizontal synchronous detection unit 2, an input video is input. A horizontal synchronous separator 2 for separating the horizontal synchronous signal from the signal VIDEO1, a first divider 4 for dividing the horizontal synchronous signal separated in the horizontal synchronous separator 3 to 2/525, and An oscillator 5 for oscillating the signal divided by the first divider 4 and the vertical synchronizing signal separated by the vertical synchronizing separator 1 at 4 fsc, and a frequency oscillated by the oscillating unit 5; And a second divider 6 which divides to / 910 and separates them into horizontal synchronous, and through the second divider 6. A first counter 9 that counts the horizontal synchronization according to the clock generated by the clock generator 8 and a horizontal synchronization signal HSYNC1 generated by adjusting the width of the horizontal synchronization through the first counter 9. A first inverter I1 for inverting and outputting the first multivibrator MM1, the horizontal synchronization signal HSYNC1, and a second for adjusting the width of the horizontal synchronization signal inverted through the first inverter I1. The horizontal synchronous signal HSYNC3 by adjusting the width of the output signal of the multi-vibrator MM2, the second inverter I2 for inverting the output signal of the second multi-vibrator MM2, and the second inverter I2. A third multi-vibrator (MM3) generating a), a third divider (7) for dividing the horizontal synchronous divided by the second divider (6) to 2/525, and outputting a vertical synchronous signal; The second counter 10 that counts the vertical synchronization signal divided by the third divider 7 based on the horizontal synchronization divided by the second divider 6. And a fourth multivibrator MM4 for generating a vertical synchronization signal VSYNC1 by adjusting the width of the vertical synchronization counted by the second counter 10, and a third for inverting and outputting the vertical synchronization signal VSYNC1. Inverting the output signal of the fifth multi-vibrator (MM5) and the fifth multi-vibrator (MM5) for controlling and outputting the width of the vertical synchronization signal inverted through the inverter (I3), the third inverter (I3) The fourth inverter I4 and the sixth multivibrator MM6 for inputting the vertical synchronization signal VSYNC3 to the zoom-up screen signal generator 104 by adjusting the width of the signal inverted by the fourth inverter I4. Configure.

그리고, 상기에서 줌업화면신호 발생부(104)는 첨부된 도면 제4도에 도시된 바와 같이, 줌업 위치를 지정하는 줌업용 디코더부(102)의 줌업위치 선정신호(P1)(P4)(P7)가 제2오아게이트(OR2)를 통과한 후 상기 수평동기신호(HSYNC1)와 함께 제1오아게이트(OR1)를 통해 줌업화면 제어신호(con1)를 출력하고, 줌업위치 선정 신호(P3)(P6)(P9)가 제4오아게이트(OR4)를 통해 상기 수평동기신호(HSYNC3)와 함께 제3오아게이트(OR3)를 통해 줌업화면 제어신호(con2)를 출력하되, 줌업모드신호가 각각의 제1, 제2트랜지스터(Q1)(Q2)를 구동하여 상기 수평동기신호(HSYNC1)(HSYNC3)를 제어함과 아울러 줌업화면 제어신호(con3)(con4)로 출력되고, 상기 수직동기신호(VSYNC1)와 함께 제5오아게이트(OR5)를 통해 줌업화면 제어신호(con5 )를 출력하고, 제5인버터(I5)를 통과한 후 상기 수직동기신호(VSYNC3)와 함께 제1앤드게이트(AND1)를 통해 줌업화면 제어신호(con6)를 출력하게 구성한다.In addition, the zoom-up screen signal generation unit 104 is the zoom-up position selection signal P1 (P4) (P7) of the zoom-up decoder unit 102 that specifies the zoom-up position, as shown in FIG. After passing through the second OA gate OR2, the zoom-up screen control signal con1 is outputted through the first OA gate OR1 together with the horizontal synchronization signal HSYNC1, and the zoom-up position selection signal P3 ( P6 and P9 output the zoom-up screen control signal con2 through the third orifice OR3 together with the horizontal synchronization signal HSYNC3 through the fourth orifice OR4, and the zoom-up mode signal is output to each of the zoom-up mode signals. The first and second transistors Q1 and Q2 are driven to control the horizontal synchronization signals HSYNC1 and HSYNC3, and are output as a zoom-up screen control signal con3 and con4. The vertical synchronization signal VSYNC1 ) And outputs the zoom-up screen control signal con5 through the fifth OOR gate OR5, passes through the fifth inverter I5, and together with the vertical synchronization signal VSYNC3. The zoom up screen control signal con6 is output through the first and gate AND1.

그리고, 제3도의 수평동기 검출부(2)는 제6도에 도시한 바와 같이, 상기 비데오신호(VIDEO1)가 직류차단용 콘덴서(C1), 바이어스 저항(R1)(R2)을 통해 제4트랜지스터(Q4)를 구동하여 저항(R3), 콘덴서(C2)의 시정수를 통해 동기 검출신호(SD)를 출력하게 구성한다.As shown in FIG. 6, the horizontal synchronous detection unit 2 of FIG. 3 has a fourth transistor (4) through which the video signal VIDEO1 passes through a DC blocking capacitor C1 and a bias resistor R1 and R2. Q4) is driven to output the synchronous detection signal SD through the time constants of the resistor R3 and the capacitor C2.

그리고, 상기에서 수평동기 분리부(3)는 제5도에 도시된 바와 같이, 비데오신호(VIDEO1)를 분리하는 동기 분리부(22)의 출력이 인가되는 자동주파수 조정부(21)의 출력이 저항(R4), 콘덴서(C3)의 시정수에 의해 1/3.3*R4*C4 (Hz)로 되는 수평동기 주파수(FQ)를 출력하되, 상기 수평동기 검출부(2)의 제어신호(SD)에 의해 제어되게 구성한다.As shown in FIG. 5, the horizontal synchronous separator 3 is a resistor of which the output of the automatic frequency adjuster 21 to which the output of the synchronous separator 22 separating the video signal VIDEO1 is applied. (R4) outputs a horizontal synchronous frequency (FQ) of 1 / 3.3 * R4 * C4 (Hz) by the time constant of the condenser (C3), and by the control signal (SD) of the horizontal synchronous detection unit (2) Configure to be controlled.

제7도의 (a) 내지 (d)는 수평화면( , , ),( , , ),( , , )분할에 대한 각부 파형도로서, 이에 도시한 바와 같이, (a)는 제1카운터(9)의 입력 수평동기 주파수(fH), (b∼d)는 제1 내지 제3멀티바이브레이터(MM1 내지 MM3)의 출력 파형이다.(A) to (d) of FIG. 7 are waveform diagrams of each part for horizontal screen (,,), (,,), (,,) division, and as shown therein, (a) is the first counter (9). The input horizontal synchronous frequencies fH and bb are output waveforms of the first to third multivibrators MM1 to MM3.

제8도의 (a) 내지 (d)는 본 발명 수직화면(⑦,④,①),(⑧,⑤,②),(⑨,⑥,③)분할에 대한 각부 파형도로서, (a)는 제2카운터(10)의 입력 수직동기 주파수(fV)이고, (b∼d)는 제4 내지 제6멀티바이브레이터(MM4 내지 MM6)의 출력 파형이다.(A) to (d) of FIG. 8 are waveform diagrams of the respective parts for the division of the vertical screens (⑦, ④, ①), (⑧, ⑤, ②), and (⑨, ⑥, ③) of the present invention. It is the input vertical synchronization frequency fV of the 2nd counter 10, and (b-d) is the output waveform of the 4th-6th multivibrators MM4-MM6.

제9도는 본 발명 줌업 화면(1∼9) 선택의 줌업화면 제어신호(con1 내지 con6)에 대한 표이고, 제10도의 (a) 내지 (c)는 본 발명 멀티 비데오신호(VIDEO1∼VIDEO9)의 입력에 대한 파형도로서, 이에 도시한 바와같이, (a)는 수평동기신호(fH), (b)(c)는 줌업화면 제어신호(con1)(con2)의 파형도이다.9 is a table for the zoom-up screen control signals con1 to con6 for selecting the zoom-up screens 1 to 9 of the present invention, and FIGS. 10A to 10C show the multi-video signals VIDEO1 to VIDEO9 of the present invention. As a waveform diagram for an input, as shown therein, (a) is a horizontal synchronization signal fH, and (b) and (c) are waveform diagrams of a zoom-up screen control signal con1 (con2).

제11도의 (a) 내지 (c)는 본 발명 멀티 비데오신호(VIDEO1∼VIDEO9)의 출력에 대한 각부의 파형도로서, (a)는 수직동기신호(fV), (b)(c)는 줌업화면 제어신호(con5)(con6)의 파형도이다.11A to 11C are waveform diagrams of respective parts of the output of the multi-video signals VIDEO1 to VIDEO9 of the present invention, wherein (a) is a vertical synchronization signal fV and (b) is a zoom-up. The waveform diagram of the screen control signal con5 (con6).

이와 같이 구성된 본 발명은 기존의 디지탈 처리기능을 갖는 멀티 디지탈 화면 처리부(100)를 이용하여 9개의 비데오 입력신호(VIDEO1∼VIDEO9)를 하나의 화면으로 시청하며, 또한 9개의 화면중 1개의 화면을 줌업된 전체화면으로 확대하여 시청할 수 있는 것으로, 입력 비데오신호(VIDEO1∼VIDEO3), (VIDEO4∼VIDEO6), (VIDEO7∼VIDEO9)가 절환스위치(SW1∼SW6)를 통해 멀티 디지탈 화면 처리부(100)의 단자(a')(b')(c')에 저장되며, 이의 출력(a)(b)(c)이 제7 내지 제10절환스위치(SW7∼SW10)를 통해 전송되는 것이다.The present invention configured as described above allows the user to watch nine video input signals VIDEO1 to VIDEO9 on one screen using the multi-digital screen processing unit 100 having an existing digital processing function, and also to view one screen out of the nine screens. It is possible to enlarge and view the entire screen zoomed in. The input video signals VIDEO1 to VIDEO3, VIDEO4 to VIDEO6, and VIDEO7 to VIDEO9 are connected to the multi-digital screen processing unit 100 through the switching switches SW1 to SW6. It is stored in the terminals (a ') (b') and (c '), and its output (a) (b) (c) is transmitted through the seventh to tenth switching switches (SW7 to SW10).

여기서 스위칭 콘트롤부(101)의 분할화면신호 발생부(103)를 설명하면 우선 제3도에 도시한 바와 같이, 입력 비데오신호(VIDEO1)로부터 수직동기를 분리한 수직동기분리부(1)의 출력이 발진부(5)를 통해 5fsc로 발진한 후 제2분주기(6)를 통해 1/910로 분주되어 제7도 (a)가 도시한 바와 같은 수평동기신호(fH)를 출력되며, 이의 신호가 제1카운터(9)를 통해 클럭발생부(8)의 출력으로 계수한다. 이와 같이 하여 미리 지정한 수평동기신호를 계수하면 제1카운터(9)의 출력의 고전위로 되어 제1멀티바이브레이터(MM1)를 구동하여 제7도 (b)에 도시한 바와 같은 일정주기(T1)를 갖는 수평동기신호(HSYNC1)를 출력한 후, 제1인버터(I1)를 통해 제2멀티바이브레이터(MM2 )를 구동하여 제7도 (c)에 도시한 바와 같이 일정주기(T1)를 갖는 출력 파형을 얻게 하며, 이의 신호가 제2인버터(I2)를 통해 제3멀티바이브레이터(MM3)를 구동함에 따라 제7도 (d)에 도시한 바와 같은 일정주기(T1)를 갖는 수평동기신호(HSYNC3)를 출력한다.Referring to the split screen signal generation unit 103 of the switching control unit 101, first, as shown in FIG. 3, the output of the vertical synchronous separation unit 1 in which the vertical synchronous is separated from the input video signal VIDEO1. After oscillating at 5 fsc through the oscillator 5, the frequency is divided into 1/910 through the second divider 6 to output a horizontal synchronization signal fH as shown in FIG. Counts to the output of the clock generator 8 through the first counter 9. In this way, when the predetermined horizontal synchronizing signal is counted, the output of the first counter 9 becomes a high potential, thereby driving the first multivibrator MM1 to perform a constant period T1 as shown in FIG. After outputting the horizontal synchronization signal HSYNC1, the second multivibrator MM2 is driven through the first inverter I1 to output the waveform having a constant period T1 as shown in FIG. As a signal thereof drives the third multivibrator MM3 through the second inverter I2, the horizontal synchronizing signal HSYNC3 having a constant period T1 as shown in FIG. Outputs

이와 동시에 제2분주기(6)의 출력인 수평동기신호(fH)가 제3분주기(7)를 통해 2/525로 분주되어 제8도 (a)에 도시한 바와 같은 수직동기신호(fV)로 출력하며, 이의 신호가 제2카운터(10)를 통해 계수된다. 이와 같이하여 상기에서 미리 지정한 수평동기신호를 계수하면 제2카운터(10)의 출력이 고전위로 되어 제4멀티바이브레이터(MM4)를 구동하여 제8도 (b)에 도시한 바와 같은 일정주기(T2)를 갖는 수직동기신호(VSYNC1)를 출력한 후, 제3인버터(I3)를 통해 제5멀티바이브레이터(MM5)를 구동하여 제8도 (c)에 도시한 바와 같은 일정주기(T2)를 갖는 출력 파형을 얻게 하며, 이의 신호가 제4인버터(I4)를 통해 제6멀티바이브레이터(MM6)를 구동함에 따라 제8도 (d)에 도시한 바와 같은 일정주기(T2)를 갖는 수직동기신호(VSYNC3)를 출력한다.At the same time, the horizontal synchronizing signal fH, which is the output of the second divider 6, is divided into 2/525 through the third divider 7 so that the vertical synchronizing signal fV as shown in FIG. ) And its signal is counted through the second counter 10. In this way, when the horizontal synchronization signal specified above is counted, the output of the second counter 10 becomes high potential, and drives the fourth multivibrator MM4 to drive the constant period T2 as shown in FIG. After outputting the vertical synchronizing signal VSYNC1 having the N, the fifth multivibrator MM5 is driven through the third inverter I3 to have a constant period T2 as shown in FIG. A vertical synchronizing signal having a constant period T2 as shown in FIG. 8 (d) is obtained as an output waveform is obtained and its signal drives the sixth multivibrator MM6 through the fourth inverter I4. Output VSYNC3).

이때 제7도 (b∼d)에 도시한 바와 같은 수평동기신호의 주기(T1)와, 제8도(b∼d)에 도시한 바와 같은 수직동기 신호의 일정주기(T2)는 각각 자화면의 수평길이, 수직길이를 설정하므로 자화면(1∼9)의 스위칭 시간이 결정된다.At this time, the period T1 of the horizontal synchronization signal as shown in Figs. 7 (b to d) and the constant period T2 of the vertical synchronization signal as shown in Figs. 8 (b to d) are respectively displayed. Since the horizontal length and the vertical length are set, the switching time of the sub-screens 1 to 9 is determined.

여기서 비데오신호(VIDEO1)가 수평동기 검출부(2)에 인가되면 제5도, 제6도에 도시한 바와 같이, 바이어스 저항(R1)(R2)을 통해 제4트랜지스터(Q4)를 턴온시켜 전원(Vcc)이 저항(R3), 콘덴서(C2)의 시정수를 통해 동기검출신호(SD)가 발생되며, 이의 신호가 제3트랜지스터(Q3)를 턴온시킴에 따라 동기분리부(22) 자동주파수 조정부(21)를 통해 인가되는 수평주파수(FQ)가 트랜지스터(Q3)를 통해 뮤팅됨으로써 상기와 같이 수직동기분리부(1)의 출력이 이용된다.Here, when the video signal VIDEO1 is applied to the horizontal synchronous detection unit 2, as shown in FIGS. 5 and 6, the fourth transistor Q4 is turned on through the bias resistors R1 and R2. Vcc) generates the synchronous detection signal SD through the time constants of the resistor R3 and the condenser C2, and the signal is turned on by the third transistor Q3. As the horizontal frequency FQ applied through 21 is muted through the transistor Q3, the output of the vertical synchronous separator 1 is used as described above.

그리나 비데오 입력신호(VIDEO1)가 수평동기 검출부(2)에 인가되지 않게 되면 제4트랜지스터(Q4)의 베이스측에 고전위가 인가되어 제4트랜지스터(Q4)를 턴오프시키며, 이때 제3트랜지스터(Q3)의 베이스측에 저전위가 인가되어 제3트랜지스터(Q3)를 턴온프시킨다. 이와 같이 하여 자동주파수 조정부(21)에서 저항(R4), 콘덴서(C3)의 시정수에 의해 1/3.3*R4*C3(Hz)로 발생된 수평동기신호(FQ)가 제1분주기(4)를 통해 5/525 분주되어 수직동기 신호로 변화되며, 이의 신호가 상기와 같이 수직동기분리부(1)의 출력과 같은 역할을 함으로써 비데오 입력신호(VIDEO1)가 입력되지 않은 상태에서도 수평동기신호(HSYNC1)(HSYNC3), 수직동기신호(VSYNC1)(VSYNC 3)가 발생된다.However, when the video input signal VIDEO1 is not applied to the horizontal synchronization detector 2, a high potential is applied to the base side of the fourth transistor Q4 to turn off the fourth transistor Q4, and at this time, the third transistor A low potential is applied to the base side of Q3) to turn on the third transistor Q3. In this way, the horizontal synchronization signal FQ generated at 1 / 3.3 * R4 * C3 (Hz) by the time constants of the resistor R4 and the capacitor C3 in the automatic frequency adjusting unit 21 is the first divider 4. 5/525 is divided into a vertical synchronous signal, and its signal plays the same role as the output of the vertical synchronous separation unit 1 as described above, so that the horizontal synchronous signal is not input even when the video input signal VIDEO1 is not input. (HSYNC1) (HSYNC3) and vertical synchronization signal VSYNC1 (VSYNC 3) are generated.

이와 같이 하여 제2도 및 제4도에 의해 비데오신호(VIDEO1∼VIDEO9)의 스위칭 기능을 설명하면 줌업모드가 선택되지 않는 경우에는 수평동기신호(HSYNC1)(HSYNC3)가 각각의 제1, 제3오아게이트(OR1)(OR3)를 통해 제10도 (b)(c)에 도시한 바와 같이, 줌업화면 제어신호(CON1)(CON2)로 출력되어 비데오 선택부(105)의 제1 내지 제6절환스위치(SW1∼SW6)를 제어함에 따라 비데오신호(VIDEO1∼VIDEO3), (VIDEO4∼VIDEO6), (VIDEO7∼VIDEO9)가 멀티화면 디지탈 처리부(100)의 단자(a')(b')(c')에 인가되어 종래와 같이 화면 (①∼③), (④∼⑥), (⑦∼⑨)으로 처리된다.As described above, the switching functions of the video signals VIDEO1 to VIDEO9 are explained in FIGS. 2 and 4, and when the zoom up mode is not selected, the horizontal synchronization signals HSYNC1 and HSYNC3 are respectively set as the first and third ones. As shown in FIG. 10 (b) (c) through the oragate OR1 and OR3, the zoom-up screen control signals CON1 and CON2 are output to the first to sixth parts of the video selection unit 105. By controlling the switching switches SW1 to SW6, the video signals VIDEO1 to VIDEO3, VIDEO4 to VIDEO6, and VIDEO7 to VIDEO9 are connected to the terminals a '(b') (c) of the multi-screen digital processing unit 100. ') Is applied to the screens (① to ③), (④ to ⑥) and (⑦ to ⑨) as in the prior art.

이와 동시에 줌업 모드가 선택되지 않으므로 줌업화면 제어신호(CON3)(CO N4)가 자전위로 되어 비데오신호 스위칭부(106)의 제9, 제10절환스위치(SW9)(SW10)를 단자(L)로 절환시키고, 제5인버터(I5)를 통해 인도 게이트(AND1)의 일측에 고전위를 인가한 상태에서 수직동기신호(VSYNC1)(V SYNC3)가 제5오아게이트(OR5), 제1앤드게이트(AND1)를 통해 제1도 (b) (c)에 도시한 바와 같이, 줌업화면 제어신호(CON5)(CON6)로 출력되어 제7, 제8절환스위치(SW7)(SW8)를 제어함에 따라 멀티화면 디지탈 처리부(100)의 단자(a∼c)를 통한 화면(①∼③), (④∼⑥), (⑦∼⑨)의 출력이 절환되어 출력됨으로써 화면(①∼⑨)이 하나로 재생된다.At the same time, since the zoom-up mode is not selected, the zoom-up screen control signal CON3 (CO N4) becomes the magnetic potential, so that the ninth and tenth switching switches SW9 (SW10) of the video signal switching unit 106 are connected to the terminal L. The vertical synchronizing signal VSYNC1 V SYNC3 is connected to the fifth or gate OR5 and the first end gate in a state where a high potential is applied to one side of the induction gate AND1 through the fifth inverter I5. As shown in FIG. 1 (b) and (c) through AND1), the zoom-up screen control signals CON5 and CON6 are output to control the seventh and eighth switching switches SW7 and SW8. The outputs of the screens (1) to (3), (4) to (6), and (7 to 9) through the terminals a to c of the screen digital processing unit 100 are switched and output so that the screens 1 to 9 are reproduced as one. .

그러나 줌업 모드가 선택되는 경우에는 줌업 모드의 고전위 신호가 트랜지스터(Q1)(Q2)를 턴온시켜 수평 동기신호(HSYNC1)(HSYNC3)를 뮤팅시킨 상태에서 줌업위치를 지정하는 줌업용 디코더(102)의 줌업위치 선정신호(P1,P4,P7)(P3,P6,P9)가 각각의 제2, 제4오아게이트(OR2)(OR4)를 통과한 후 제1, 제3오아게이트(OR1)(OR3)를 통해 제9도에 도시한 바와 같이, 줌업화면 제어신호(CON1)(CON2)를 지정하여 제1 내지 제6절환스위치(SW1∼SW6)를 제어하고, 줌업용 디코더부(102)를 줌업위치 선정신호(P4∼P9), (P1∼P3,P7∼P9), (P1∼P6)가 각각의 제6 내지 제8오아게이트(OR6∼OR8)를 통해 트랜지스터(Q5∼Q7)를 턴온하여 멀티화면 디지탈 처리부(100)의 입력단자(a')(b')(c')의 비데오 입력신호(VIDEO1∼VIDEO3), (VIDEO4∼VIDEO6), (VIDEO7∼VIDEO9)를 제어함에 따라 비데오신호(VIDEO1∼VIDEO9)중 하나가 선택되어 멀티화면 디지탈 처리부(100)의 단자(a')(b')(c')에 입력된다.However, when the zoom-up mode is selected, the zoom-up decoder 102 which designates the zoom-up position while the high-potential signal of the zoom-up mode turns on the transistors Q1 and Q2 and mutes the horizontal synchronizing signal HSYNC1 and HSYNC3. After the zoom-up position selection signals P1, P4, and P7 (P3, P6, and P9) pass through the second and fourth OR gates OR2 and OR4, the first and third OOR gates OR1 ( As shown in FIG. 9 through OR3), the zoom-up screen control signals CON1 and CON2 are designated to control the first to sixth switching switches SW1 to SW6, and the zoom-up decoder unit 102 is controlled. The zoom-up position selection signals P4 to P9, P1 to P3, P7 to P9, and P1 to P6 turn on the transistors Q5 to Q7 through the sixth to eighth gates OR6 to OR8, respectively. To control the video input signals VIDEO1 to VIDEO3, VIDEO4 to VIDEO6, and VIDEO7 to VIDEO9 of the input terminals a ', b', and c 'of the multi-screen digital processing unit 100. One of (VIDEO1 to VIDEO9) is selected Side is input to the terminal (a ') (b') (c ') of the digital processing unit 100.

이와 동시에 줌업모드의 고전위가 줌업화면 제어신호(CON3)(CON4)로된 후 제9, 제10절환스위치(SW9)(SW10)를 단자(H)로 절환함과 아울러 제5인버터(I5), 제1앤드게이트(AND1)를 통해 줌업화면 제어신호(CON6)를 저전위로 하여 제8절환스위치(SW8)를 단자(L)로 절환하고, 제6오아게이트(OR5)를 통해 줌업화면 제어신호(CON5)를 고전위로 하여 제7절환스위치(SW7)를 단자(H)로 절환함에 따라 멀티화면 디지탈 처리부(100)의 선택던 화면(①∼⑨)중 하나의 비데오신호가 비데오 출력으로 전송됨으로써 화면(①∼⑨)중 하나가 전체 화면으로 디스플레이 된다.At the same time, after the high potential of the zoom-up mode becomes the zoom-up screen control signal CON3 (CON4), the ninth and tenth switching switches SW9 and SW10 are switched to the terminal H, and the fifth inverter I5 is connected. The eighth switch SW8 is switched to the terminal L with the zoom-up screen control signal CON6 at low potential through the first and gate AND1, and the zoom-up screen control signal through the sixth oracle OR5. The video signal of one of the selected screens (① to ⑨) of the multi-screen digital processing unit 100 is transmitted to the video output by switching the seventh selector switch SW7 to the terminal H with the high potential (CON5). One of the screens (1∼⑨) is displayed in full screen.

이상에서 상세히 설명한 바와 같이 본 발명은 디지탈 화면 처리 기능을 변형하여 여러개의 화면을 하나로 처리하며, 줌업을 이용하여 전화 화면을 디스플레이 하므로 감시용 카메라등이 복합 사용할 수 있는 효과가 있다.As described in detail above, the present invention transforms a digital screen processing function to process multiple screens into one, and displays a phone screen using zoom up, so that a surveillance camera or the like can be used in combination.

Claims

Zoom-up decoder means for decoding and outputting the input zoom-up position designation signal, and receiving one video signal from video signals input through a plurality of input terminals, and extracting and counting the horizontal / vertical synchronizer to perform horizontal division for screen division. Control operation of the zoom-up screen by performing logical operation on the divided screen signal generating means for generating a vertical / synchronous sync signal, the horizontal / vertical sync signal obtained by the split screen signal generating means, and at least one zoom-up position selection signal decoded by the zoom-up decoder means. A zoom up screen signal generating means for generating a signal, video selection means for switching and outputting a plurality of video signals input according to a plurality of zoom up screen control signals obtained by the zoom up screen signal generating means, and each selected by the video selecting means Video signal output multiplexed by digital processing And a video signal switching means for switching the video signal of the multi-screen obtained by the multi-screen digital processing means and switching the video signal of the multi-screen digital processing means according to the zoom-up screen control signal of the zoom-up screen signal generating means and outputting it as a video signal of one screen. V'al multi-screen display characterized in that.

2. The apparatus of claim 1, wherein the split screen signal generating means comprises: a vertical synchronization separating unit for separating vertical synchronization when the via signal is input, and horizontal synchronization detecting a presence or absence of a horizontal synchronization signal from the video signal and outputting a control signal accordingly; A first division which divides the horizontal synchronization signal separated by the horizontal synchronization separator into a 2/525 unit, and a horizontal synchronization separator that separates the horizontal synchronization signal from the input video signal when a control signal is input from the horizontal synchronization detector. An oscillator for oscillating the signal divided through the first divider and the vertical synchronous signal separated by the vertical synchronous separator at 4 fsc, and separating the oscillated frequency from the oscillator into 1/910 to divide the horizontal synchronous signal into horizontal synchronous signals. A second counter for making a second divider, a first counter for counting horizontal synchronization through the second divider according to a clock generated by a clock generator, and a number through the first counter The first multi-vibrator for generating the horizontal synchronization signal (HSYNC1) by adjusting the width of the synchronization, the first inverter for inverting and outputting the horizontal synchronization signal (HSYNC1), and the horizontal synchronization signal inverted through the first inverter A second multivibrator for adjusting the width, a second inverter for inverting the output signal of the second multivibrator, and a third for adjusting the width of the output signal of the second inverter to generate a horizontal synchronization signal HSY NC3 A third divider which divides the multi-vibrator and the horizontal synchronous divided by the second divider into 2/525 to output a vertical synchronous signal, and a third divider based on the horizontal synchronous divided by the second divider A second counter for counting the vertical sync signal divided by the second counter, a fourth multivibrator for generating the vertical sync signal VSYNC1 by adjusting the width of the vertical sync counted at the second counter, and the vertical sync signal VSYNC1 Half A third inverter for outputting the second inverter, a fifth multivibrator for adjusting the width of the vertical synchronization signal inverted through the third inverter, and a fourth inverter for inverting the output signal of the fifth multivibrator; And a sixth multi-vibrator for inputting the vertical synchronization signal VSYNC3 to the zoom-up screen signal generating means by adjusting the width of the signal inverted by the four inverters.

3. The zoom up screen signal generating means according to claim 1 or 2, wherein the zoom-up screen signal generating means is arranged after the zoom-up position selecting signal (P1) (P4) (P7) of the zoom-up decoder means for designating a zoom-up position passes through the second orifice. A zoom-up screen control signal con1 is outputted through the first oragate together with the synchronization signal HSYNC1, and a zoom up position selection signal P3, P6, or P9 is connected to the horizontal sync signal HSYNC3 through the fourth oregate. Outputs a zoom-up screen control signal con2 through a third orifice, and the zoom-up mode signal drives the first and second transistors to control the horizontal synchronization signals HSYNC1 and HSYNC3. The zoom-up screen control signal con3 (con4) is output, the zoom-up screen control signal con5 is output through the fifth oracle together with the vertical synchronization signal VSYNC1, and passes through the fifth inverter. Output the zoom-up screen control signal con6 through the first and gate together with the signal VSYNC3. Multi-screen display system for a V CR wherein soundness.

3. The horizontal synchronous detection unit of claim 2, wherein the video signal VIDEO1 drives the fourth transistor Q4 through the capacitor C1 and the resistors R1 and R2 to determine the resistance of the resistor R3 and the capacitor C2. A VR multi-screen display device configured to output a synchronization detection signal SD through a time constant.

The output of the automatic frequency adjusting section to which the output of the synchronous separation section for separating the video signal VIDEO1 is applied by 1 / 3.3 * R4 by the time constants of the resistor R4 and the condenser C3. A VGA multi-screen display device configured to output a horizontal synchronization frequency (FQ) of C4 (Hz), but to be controlled by a control signal (SD) of the horizontal synchronization detector.

The video selecting means according to claim 1, wherein the video selecting means comprises: first to sixth switching switches for switching the plurality of video signals inputted according to the plurality of zoom up screen control signals obtained from the zoom up screen signal generating means, and the zoom up decoder means; And a sixth to eighth ora gate and a fifth to seventh transistor for ORing the zoom position selection signal obtained from and switching by the OR sum signal to control the video signal selected by the first to sixth switching switches. Featured multi-screen display of VRC.

The video signal switching means according to claim 1, wherein the video signal switching means is switched by a zoom-up screen control signal obtained by the zoom-up decoder means and outputs a video signal of a multi-screen obtained by the multi-screen digital processing means as a video signal of one screen. V-LCD multi-screen display, characterized in that configured as a tenth switch.