KR960010501B1 - Scrambling apparatus - Google Patents

Scrambling apparatus Download PDF

Info

Publication number
KR960010501B1
KR960010501B1 KR1019930018680A KR930018680A KR960010501B1 KR 960010501 B1 KR960010501 B1 KR 960010501B1 KR 1019930018680 A KR1019930018680 A KR 1019930018680A KR 930018680 A KR930018680 A KR 930018680A KR 960010501 B1 KR960010501 B1 KR 960010501B1
Authority
KR
South Korea
Prior art keywords
output
demux
converter
mux
broadcast signal
Prior art date
Application number
KR1019930018680A
Other languages
Korean (ko)
Other versions
KR950010647A (en
Inventor
서진우
Original Assignee
대우전자 주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 배순훈 filed Critical 대우전자 주식회사
Priority to KR1019930018680A priority Critical patent/KR960010501B1/en
Publication of KR950010647A publication Critical patent/KR950010647A/en
Application granted granted Critical
Publication of KR960010501B1 publication Critical patent/KR960010501B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/913—Television signal processing therefor for scrambling ; for copy protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/9201—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving the multiplexing of an additional signal and the video signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

The device includes a scramble transmitter (29) for scrambling a broadcasting signal and sending it, and a scramble receiver (39) for receiving the scrambled broadcasting signal for outputting the broadcasting signal prior to a scrambling, wherein the scramble transmitter (29) comprises: an A/D converter (20) for converting the broadcasting signal into digital signal; a multiplexer (21) for multiplexing the output of the A/D converter (20) in the unit of horizontal lines; a memory (26) for storing the multiplexed broadcasting signals mixed by each horizontal line; a demultiplexer (27) for demultiplexing the output of the memory (26); and a D/A converter (28) for converting the output of the demultiplexer (27) into analog signal and outputting the scrambled broadcasting signal.

Description

방송 신호의 스크램블링 장치Device for scrambling broadcast signal

제1도는 종래 기술에 따른 방송 신호의 스크램블링 장치의 일실시예를 나타낸 블록도.1 is a block diagram showing an embodiment of an apparatus for scrambling a broadcast signal according to the prior art.

제2도는 본 발명에 따른 방송 신호의 스크램블링 장치의 일실시예를 나타낸 블록도.2 is a block diagram showing an embodiment of an apparatus for scrambling a broadcast signal according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

20,30 : A/D 변환부 21,31 : 먹스20,30: A / D converter 21,31: mux

22,32 : 제1라인 메모리 23,33 : 제2라인 메모리22,32: first line memory 23,33: second line memory

24,34 : 제3라인 메모리 25,35 : 제4라인 메모리24,34: third line memory 25,35: fourth line memory

26,36 : 저장부 27,37 : 디먹스26,36: storage 27,37: demux

28,38 : D/A 변환부 29 : 스크램블 송신부28,38: D / A converter 29: scramble transmitter

39 : 스크램블 수신부39: scrambled receiver

본 발명은 방송 신호(Broadcasting Signal)의 스크램블링(Scrambling) 장치에 관한 것으로서, 특히, 방송 신호의 시청 권리가 없는 자로부터 그 방송 신호를 보호하기에 적합한 방송 신호의 스크램블링 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a scrambling apparatus for broadcasting signals, and more particularly, to a scrambling apparatus for broadcasting signals suitable for protecting the broadcasting signals from those who do not have the right to view the broadcasting signals.

이와 관련하여, 제1도는 종래 기술에 따른 방송 신호의 스크램블링 장치의 일실시예를 나타낸 블록도로서, 송신 제어부(1), 랜덤 주소(Random Address) 발생부(2), 순차 주소 발생부(3), A/D 변환부(Analog/Digital Converter ; ADC)(4), 저장부(예를 들어, 램(Random Access Memory ; RAM)(5) 그리고 D/A 변환부(Digital/Analog Converter ; DAC)(6)로 이루어져 키(Key) 조작에 따라 스크램블링된 방송 신호를 송신하는 스크램블 송신부(7)와, 수신 제어부(8), 역 랜덤 주소 발생부(9), 순차 주소 발생부(10), A/D 변환부(11), 저장부(예를 들어, 램)(12) 그리고 D/A 변환부(13)로 이루어져 스크램블 송신부(7)의 스크램블링된 방송 신호를 인가받아 원래의 방송 신호를 출력하는 스크램블 수신부(14)로 이루어진다.1 is a block diagram illustrating an example of an apparatus for scrambling a broadcast signal according to the prior art, and includes a transmission controller 1, a random address generator 2, and a sequential address generator 3. ), An A / D converter (Analog / Digital Converter; ADC) (4), a storage unit (for example, a random access memory (RAM) (5) and a D / A converter (Digital / Analog Converter; DAC) (6), a scramble transmitter (7) for transmitting a scrambled broadcast signal according to a key operation, a reception controller (8), a reverse random address generator (9), a sequential address generator (10), It consists of an A / D converter 11, a storage (e.g., RAM) 12, and a D / A converter 13 to receive the original scrambled broadcast signal of the scrambled transmitter 7. It consists of a scramble receiver 14 to output.

이와 같이 이루어지는 종래 기술을 상세하게 설명하면 다음과 같다.The prior art thus made will be described in detail as follows.

먼저, 스크램블 송신부(7)의 송신 제어부(1)는 사용자의 키 조작 등에 의해 랜덤 주소 및 순차 주소를 결정한다.First, the transmission control unit 1 of the scramble transmission unit 7 determines a random address and a sequential address by a user's key operation or the like.

다음, 랜덤 주소 발생부(2)는 송신 제어부(1)의 제어에 의해 저장부(5)의 주소를 랜덤하게 지정하며, 순차 주소 발생부(3)는 송신 제어부(1)에 의해 랜덤하게 발생되는 랜덤 주소 발생부(2)의 주소에 따른 저장부(5)의 데이터가 순차적으로 출력되도록 저장부(5)에 주소를 출력한다.Next, the random address generator 2 randomly assigns an address of the storage unit 5 under the control of the transmission control unit 1, and the sequential address generator 3 randomly generates the address in the transmission control unit 1. The address is output to the storage unit 5 so that the data of the storage unit 5 according to the address of the random address generator 2 is sequentially output.

이에, A/D 변환부(4)는 원래의 스크램블링되기 이전의 방송 신호를 입력받아 디지털 신호로 변환하며, 저장부(5)는 A/D 변환부(4)의 디지털 신호를 저장했다가 랜덤 주소 발생부(2)의 랜덤 주소 및 순차 주소발생부(3)의 순차 주소에 의해 데이터를 순차적으로 출력한다.Accordingly, the A / D converter 4 receives the original broadcast signal before being scrambled and converts it into a digital signal, and the storage unit 5 stores the digital signal of the A / D converter 4 and randomly. Data is sequentially output by the random address of the address generator 2 and the sequential address of the address generator 3.

또한, D/A 변환부(6)는 저장부(5)의 데이터를 아날로그 신호로 변환하여 결국, 스크램블링된 방송 신호가 송신되도록 한다.In addition, the D / A converter 6 converts the data of the storage unit 5 into an analog signal so that the scrambled broadcast signal is transmitted.

그리고, 스크램블 수신부(14)의 수신 제어부(8)는 송신 제어부(1)의 신호를 인가받아 스크램블 송신부(7)에서 송신하는 스크램블링된 방송 신호를 원래의 데이터로 정렬하기에 필요한 역 랜덤 주소 및 순차 주소를 결정하기 위한 신호를 각각 출력한다.In addition, the reception control unit 8 of the scramble receiver 14 receives the signal from the transmission control unit 1 and reverse a random address and a sequence necessary for aligning the scrambled broadcast signal transmitted from the scramble transmitter 7 to the original data. Outputs a signal to determine the address, respectively.

이어, 역 랜덤 주소 발생부(9)는 수신 제어부(8)의 제어 신호를 인가받아 랜덤화된 방송 신호가 역 랜덤화되도록 하기 위한 주소를 발생하며, 순차 주소 발생부(10)는 수신 제어부(8)의 제어 신호를 인가받아 저장부(12)의 주소를 결정하여 원래의 방송 신호에 따른 데이터를 순차적으로 출력하도록 한다.Subsequently, the inverse random address generator 9 receives the control signal of the reception controller 8 to generate an address for inverse randomization of the randomized broadcast signal, and the sequential address generator 10 is a reception controller ( The control signal of 8) is applied to determine the address of the storage unit 12 so as to sequentially output data according to the original broadcast signal.

이에, A/D변환부(11)는 D/A 변환부(6)의 아날로그 신호를 디지털 신호로 변환시켜 저장부(12)에 인가하며, D/A 변환부(13)는 저장부(12)의 출력을 인가받아 아날로그 신호로 변환하여 정상적인 방송 신호를 출력한다.Accordingly, the A / D converter 11 converts the analog signal of the D / A converter 6 into a digital signal and applies it to the storage 12, and the D / A converter 13 stores the storage 12. ) Outputs normal broadcast signal by converting to analog signal.

그러나, 이와 같은 종래의 기술에 있어서는 랜덤 주소 발생부(2)의 랜덤 주소가 외부로 누설될 경우, 방송 신호의 스크램블링 정보가 노출되어 수신 권리가 없는 시청자도 그 방송을 시청할 수 있게 되는 결점이 있다.However, in such a conventional technology, when the random address of the random address generator 2 leaks to the outside, the scrambling information of the broadcast signal is exposed, so that a viewer without a right to receive the broadcast can watch the broadcast. .

본 발명은 이와 같은 종래 기술의 결점을 해결하기 위하여 안출한 것으로서, 방송 신호를 수평 라인(Line)별로 섞어 방송 신호를 더욱 확실하게 스크램블링할 수 있는 방송 신호의 스크램블링 장치를 제공하는데 그 목적이 있다.The present invention has been made to solve the above-mentioned drawbacks of the prior art, and an object of the present invention is to provide a scrambling apparatus of a broadcast signal capable of more scrambled broadcast signals by mixing broadcast signals by horizontal lines.

이하, 이와 같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention for achieving the above object is as follows.

제2도를 참조하면, 제2도는 본 발명에 따른 방송 신호의 스크램블링 장치의 일실시예를 나타낸 블록도로서, A/D 변환부(20), 먹스(Multiplexer, 멀티플렉서)(21), 저장부(예를 들어, 램)(26), 디먹스(Demultiplexer, 디멀티플렉서)(27) 그리고 D/A 변환부(28)로 이루어져 방송 신호를 스크램블링해서 그 스크램블링된 방송신호를 송신하는 스크램블 송신부(29)와, A/D 변환부(30), 먹스(31), 저장부(예를 들어, 램)(36), 디먹스(37) 그리고 D/A 변환부(38)로 이루어져 스크램블 송신부(20)의 스크램블링된 방송신호를 인가받아 스크램블링되기 이전의 원래 방송 신호를 출력하는 스크램블 수신부(39)를 포함하여 이루어진다.2 is a block diagram showing an embodiment of an apparatus for scrambling a broadcast signal according to the present invention. The A / D converter 20, a multiplexer 21, and a storage unit are shown in FIG. (Eg, RAM) 26, a demultiplexer 27, and a D / A converter 28 to scramble a broadcast signal and to transmit the scrambled broadcast signal. And the A / D conversion unit 30, the mux 31, the storage unit (for example, RAM) 36, the demux 37, and the D / A conversion unit 38. And a scrambled receiver 39 for receiving the scrambled broadcast signal of and outputting the original broadcast signal before being scrambled.

단, 저장부(26)는 제1, 제2, 제3, 제4라인 메모리(22,23,24,25)로 이루어지고 저장부(36)는 제1, 제2, 제3, 제4라인 메모리(32,33,34,35)로 이루어진다.However, the storage unit 26 includes first, second, third and fourth line memories 22, 23, 24, and 25, and the storage unit 36 includes first, second, third, and fourth memories. Line memories 32,33,34,35.

이와 같이 이루어지는 본 발명을 상세하게 설명하면 다음과 같다.The present invention made in this way is described in detail as follows.

먼저, 스크램블 송신부(29)의 A/D 변환부(20)는 방송 신호를 인가받아 디지털 신호로 변환하여 이후의 방송 신호가 디지털적으로 처리되도록 한다.First, the A / D converter 20 of the scramble transmitter 29 receives a broadcast signal and converts it into a digital signal so that subsequent broadcast signals are digitally processed.

다음, 먹스(21)는 A/D 변환부(20)로부터의 디지털 방송 신호를 1수평 라인 단위로 멀티플렉싱하여 제1, 제2, 제3, 제4라인 메모리(22,23,24,25)로 출력하는데, 이때 제1수평 라인과 제2수평 라인을 랜덤하게 제1, 제2라인 메모리(22,23)로 출력한 후, 이어지는 제3수평 라인과 제4수평 라인을 위의 방식과 같이 제3, 제4라인 메모리(24,25)에 랜덤하게 출력한다.Next, the mux 21 multiplexes the digital broadcast signal from the A / D converter 20 by one horizontal line unit so that the first, second, third, and fourth line memories 22, 23, 24, and 25 are used. In this case, the first horizontal line and the second horizontal line are randomly output to the first and second line memories 22 and 23, and then the third horizontal line and the fourth horizontal line are continued as in the above method. Random output to the third and fourth line memories 24 and 25.

여기서, 랜덤하다는 의미는 제1수평 라인을 제1라인 메모리(22)에 인가하고 제2수평 라인을 제2라인 메모리(23)에 인가하거나, 제1수평 라인을 제2라인 메모리(23)에 인가하고 제2수평 라인을 제1라인 메모리(22)에 인가함을 뜻한다.Here, random means that the first horizontal line is applied to the first line memory 22 and the second horizontal line is applied to the second line memory 23, or the first horizontal line is applied to the second line memory 23. The second horizontal line is applied to the first line memory 22.

그리고 디먹스(27)는 제3, 제4라인 메모리(24,25)에 제3수평 라인과 제4수평 라인이 랜덤하게 인가되는 동안 제1라인 메모리(22)의 출력 후, 제2라인 메모리(23)의 출력 순서로 선택해서 출력하고 그후, 제1, 제2라인 메모리(22,23)에 제5수평 라인과 제6수평 라인이 랜덤하게 인가되는 동안 제3라인 메모리(24)의 출력 후, 제4라인 메모리(25)의 출력 순서로 선택해서 출력한다.The demux 27 outputs the first line memory 22 while the third horizontal line and the fourth horizontal line are randomly applied to the third and fourth line memories 24 and 25 and then the second line memory. Select and output in the output order of (23), and then output the third line memory 24 while the fifth horizontal line and the sixth horizontal line are randomly applied to the first and second line memories 22 and 23 Then, the output is selected and output in the order of output of the fourth line memory 25.

다음, D/A 변환부(28)는 디먹스(27)의 디지털 출력을 아날로그 신호로 변환시켜 출력한다.Next, the D / A converter 28 converts the digital output of the demux 27 into an analog signal and outputs the analog signal.

이어, A/D 변환부(30)는 D/A 변환부(28)의 아날로그 출력을 디지털 신호로 변환시키며, 먹스(31)는 A/D 변환부(30)로부터 스크램블링된 디지털 방송 출력을 인가받아 1수평 라인 단위로 멀티플렉싱하여 제1, 제2, 제3, 제4라인 메모리(32,33,34,35)로 출력한다.Subsequently, the A / D converter 30 converts the analog output of the D / A converter 28 into a digital signal, and the MUX 31 applies the scrambled digital broadcast output from the A / D converter 30. Multiplexes the data by one horizontal line unit and outputs the first, second, third, and fourth line memories 32, 33, 34, and 35.

즉, 먹스(31)는 제1수평 라인과 제2수평 라인을 제1, 제2라인 메모리(32,33)로 랜덤하게 출력하고 그후, 이어지는 제3수평 라인과 제4수평 라인을 제3, 제4라인 메모리(34,35)로 랜덤하게 출력한다.That is, the mux 31 randomly outputs the first horizontal line and the second horizontal line to the first and second line memories 32 and 33, and then outputs the third and fourth horizontal lines. Random output to the fourth line memories 34 and 35.

이때, 먹스(21)의 랜덤 동작에 의해 제1수평 라인이 제1라인 메모리(22)에 인가되고 제2수평 라인이 제2라인 메모리(23)에 인가된 경우 먹스(31)에는 제1수평 라인, 제2수평 라인의 순서로 입력되므로 이와같은 경우, 먹스(31)는 제1수평 라인과 제2수평 라인이 각각 제1라인 메모리(32)와 제2라인 메모리(33)에 각각 인가되도록 선택 출력한다.At this time, when the first horizontal line is applied to the first line memory 22 and the second horizontal line is applied to the second line memory 23 by the random operation of the mux 21, the mux 31 has the first horizontal line. In this case, the mux 31 is applied such that the first horizontal line and the second horizontal line are applied to the first line memory 32 and the second line memory 33, respectively. Selective output.

이와 반면, 먹스(21)의 랜덤 동작에 의해 제1수평 라인이 제2라인 메모리(23)에 인가되고 제2수평 라인이 제1라인 메모리(22)에 인가된 경우 먹스(31)에는 제2수평 라인, 제1수평 라인의 순서로 입력되므로 이와 같은 경우, 먹스(31)는 제2수평 라인과 제1수평 라인이 각각 제2라인 메모리(33)와 제1라인 메모리(32)에 각각 인가되도록 선택 출력한다.On the other hand, when the first horizontal line is applied to the second line memory 23 and the second horizontal line is applied to the first line memory 22 by the random operation of the mux 21, the mux 31 has a second value. In this case, the MUX 31 applies the second horizontal line and the first horizontal line to the second line memory 33 and the first line memory 32, respectively. Selective output if possible.

다음, 디먹스(37)는 위의 디먹스(27)와 마찬가지로 제1, 제2, 제3, 제4라인 메모리(32,33,34,35)를 순차적으로 선택해서 출력하며, D/A 변환부(38)는 디먹스(37)의 출력을 아날로그 신호로 변화시킴으로 원래의 방송 신호를 최종 출력한다.Next, the demux 37 sequentially selects and outputs the first, second, third, and fourth line memories 32, 33, 34, and 35 similarly to the demux 27 above, and the D / A The converter 38 finally outputs the original broadcast signal by changing the output of the demux 37 to an analog signal.

한편, 본 발명은 먹스(21) 및 디먹스(37)가 랜덤하고 먹스(31) 및 디먹스(27)가 순차적이어도 되며, 먹스(31) 및 디먹스(27)가 랜덤하고 먹스(21) 및 디먹스(37)가 순차적이어도 되고 또한, 먹스(21,31)가 순차적으로 선택 출력하고 디먹스(27,37)가 랜덤하게 선택 출력하도록 이루어져도 된다.Meanwhile, in the present invention, the mux 21 and the demux 37 may be random and the mux 31 and the demux 27 may be sequentially, and the mux 31 and the demux 27 are random and the mux 21 is used. And the demux 37 may be sequentially, or the muxes 21 and 31 may be sequentially selected and output, and the demux 27 and 37 may be randomly selected and output.

이상에서 설명한 바와 같이 본 발명은 방송 신호를 디지털 신호로 바꾸어 먹스(21), 저장부(26) 그리고 디먹스(27)를 차례로 거치게 하여 방송 신호를 수평 라인 별로 섞으므로 스크램블링이 더욱 안전하게 이루어지는 효과가 있다.As described above, the present invention converts the broadcast signal into a digital signal, passes through the mux 21, the storage unit 26, and the demux 27, and mixes the broadcast signal by horizontal lines, thereby making scrambling more secure. have.

Claims (7)

방송 신호를 스크램블링하여 스크램블링된 방송 신호를 송신하는 스크램블 송신부(29)와, 상기 스크램블 송신부(29)의 스크램블링된 방송 신호를 인가받아 스크램블링되기 이전의 방송 신호를 출력하는 스크램블 수신부(39)를 포함하여 이루어지는 스크램블링 장치에 있어서, 상기 스크램블 송신부(29)는, 방송 신호를 디지털 신호로 변환시키는 A/D변환부(20)와 ; 상기 A/D변환부(20)의 출력을 수평 라인 단위로 멀티플렉싱하는 먹스(21)와 ; 상기 먹스(21)로부터 멀티플렉싱된 방송 신호를 수평 라인 별로 섞어 저장하는 저장부(26)와 ; 상기 저장부(26)의 출력을 디멀티플렉싱하는 디먹스(27)와 ; 상기 디먹스(27)의 출력을 아날로그 신호로 변환시켜 스크램블링된 방송 신호를 출력하는 D/A 변환부(28)를 포함하고, 상기 스크램블 수신부(39)는, 상기 스크램블 송신부(29)로부터의 스크램블링된 방송 출력을 방송을 통해 인가받아 디지털 신호로 변환시키는 A/D 변환부(30)와 ; 상기 A/D 변환부(30)의 출력을 수평 라인 단위로 멀티플렉싱하는 먹스(31)와 ; 상기 먹스(31)로부터 멀티플렉싱된 방송 신호를 수평 라인 별도 섞어 저장하는 저장부(36)와 ; 상기 저장부(36)의 출력을 디멀티플렉싱하는 디먹스(37)와 ; 상기 디먹스(37)의 출력을 아날로그 신호로 변환시켜서 스크램블링되기 이전의 방송 신호를 출력하는 D/A 변환부(38)를 포함하여 이루어지는 방송신호의 스크램블링 장치.And a scramble transmitter 29 that scrambles a broadcast signal to transmit a scrambled broadcast signal, and a scramble receiver 39 that receives a scrambled broadcast signal of the scramble transmitter 29 and outputs a broadcast signal before being scrambled. In the scrambling apparatus, the scramble transmitter 29 includes: an A / D converter 20 for converting a broadcast signal into a digital signal; A mux 21 for multiplexing the output of the A / D converter 20 by horizontal lines; A storage unit 26 for mixing and storing the multiplexed broadcast signals from the mux 21 for each horizontal line; A demux 27 for demultiplexing the output of the storage unit 26; And a D / A converter 28 for outputting the scrambled broadcast signal by converting the output of the demux 27 into an analog signal, and the scramble receiver 39 includes the scrambling from the scramble transmitter 29 An A / D converter 30 for receiving the received broadcast output through a broadcast and converting the converted broadcast signal into a digital signal; A mux 31 for multiplexing the output of the A / D converter 30 by horizontal lines; A storage unit 36 for storing the multiplexed multiplexed broadcast signals from the mux 31 separately; A demux 37 for demultiplexing the output of the storage unit 36; And a D / A converter (38) for converting the output of the demux (37) to an analog signal and outputting a broadcast signal before being scrambled. 제1항에 있어서, 상기 저장부(26)는 제1, 제2, 제3, 제4라인 메모리(22,23,24,25)를 포함하여 이루어져 이를 2그룹으로 나누어서 방송 신호를 각 그룹에 대해 수평 라인 별로 섞어 저장함을 특징으로 하는 방송신호의 스크램블링 장치.The storage unit of claim 1, wherein the storage unit 26 includes first, second, third, and fourth line memories 22, 23, 24, and 25, and divides the broadcast signal into two groups. And a scrambling apparatus for broadcasting signal, characterized in that for storing horizontally mixed. 제1항에 있어서, 상기 저장부(36)는 제1, 제2, 제3, 제4라인 메모리(32,33,34,35)를 포함하여 이루어져 이를 2그룹으로 나누어서 방송 신호를 각 그룹에 대해 수평 라인 별로 섞어 저장함을 특징으로 하는 방송신호의 스크램블링 장치.The memory of claim 1, wherein the storage unit 36 includes first, second, third, and fourth line memories 32, 33, 34, and 35, and divides the broadcast signal into two groups. And a scrambling apparatus for broadcasting signal, characterized in that for storing horizontally mixed. 제1항에 있어서, 상기 먹스(21,31)는 랜덤하게 출력하고 상기 디먹스(27,37)는 순차적으로 출력하도록 함을 특징으로 하는 방송 신호의 스크램블링 장치.2. The apparatus of claim 1, wherein the mux (21,31) is randomly output and the demux (27,37) is output sequentially. 제1항에 있어서, 상기 먹스(21) 및 디먹스(37)는 랜덤하게 출력하고 상기 먹스(31) 및 디먹스(27)는 순차적으로 출력하도록 함을 특징으로 하는 방송 신호의 스크램블링 장치.The apparatus of claim 1, wherein the mux (21) and the demux (37) are randomly output and the mux (31) and the demux (27) are sequentially output. 제1항에 있어서, 상기 먹스(31) 및 디먹스(27)는 랜덤하게 출력하고 상기 먹스(21) 및 디먹스(37)는 순차적으로 출력하도록 함을 특징으로 하는 방송 신호의 스크램블링 장치.The apparatus of claim 1, wherein the mux (31) and the demux (27) are randomly output and the mux (21) and the demux (37) are sequentially output. 제1항에 있어서, 상기 먹스(21,31)는 순차적으로 출력하고 상기 디먹스(27,37)는 랜덤하게 출력하도록 함을 특징으로 하는 방송 신호의 스크램블링 장치.2. The apparatus of claim 1, wherein the muxes (21,31) are sequentially output and the demux (27,37) are output randomly.
KR1019930018680A 1993-09-16 1993-09-16 Scrambling apparatus KR960010501B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930018680A KR960010501B1 (en) 1993-09-16 1993-09-16 Scrambling apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930018680A KR960010501B1 (en) 1993-09-16 1993-09-16 Scrambling apparatus

Publications (2)

Publication Number Publication Date
KR950010647A KR950010647A (en) 1995-04-28
KR960010501B1 true KR960010501B1 (en) 1996-08-01

Family

ID=19363696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018680A KR960010501B1 (en) 1993-09-16 1993-09-16 Scrambling apparatus

Country Status (1)

Country Link
KR (1) KR960010501B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4174191B2 (en) * 2001-04-19 2008-10-29 日本電気株式会社 Copyright protection system and method

Also Published As

Publication number Publication date
KR950010647A (en) 1995-04-28

Similar Documents

Publication Publication Date Title
US4266243A (en) Scrambling system for television sound signals
US4205343A (en) Television system transmitting enciphered data signals during field blanking interval
US4864614A (en) Authorising coded signals
US5208857A (en) Method and device for scrambling-unscrambling digital image data
CA1231435A (en) Signal coding for secure transmission
KR950004795A (en) Communication signal scrambling / descrambling communication device and communication method
GB2140656A (en) Television transmission system
GB2079109A (en) A system for enciphering and deciphering digital signals
KR950022169A (en) Apparatus and method for efficiently using the allocated transmission medium bandwidth
JPH01245630A (en) One-way address transmission system for pcm music broadcasting
JPH01279650A (en) System and device for signal scramble transmission
FI76660B (en) OEVERFOERINGSSYSTEM.
KR960010501B1 (en) Scrambling apparatus
EP0455405A2 (en) A method and apparatus for scrambling/descrambling a video signal
EP0123422A2 (en) Apparatus for scrambling and unscrambling signals
US4716587A (en) Broadband-signal broadcasting system
KR960010499B1 (en) Scrambling/descrambling circuit
US5848157A (en) System for the shifting of a television signal scrambler
US4651205A (en) Television transmission system
KR970009231A (en) Multi-channel digital satellite broadcasting receiver and control method
KR950010646A (en) Device for scrambling broadcast signal
KR980700751A (en) SCRAMBLED INFORMATION TRANSMITTING AND RECEIVING METHOD
KR960014687B1 (en) System of scrambling and descrambling in catv
JPH04329729A (en) Voice scramble circuit
WO1983003731A1 (en) Audio scrambler utilizing an auxiliary channel for synchronizing the descrambler

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080801

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee