KR950035218A - 고속 패킷 네트워크용 라인 인터페이스 장치 - Google Patents

고속 패킷 네트워크용 라인 인터페이스 장치 Download PDF

Info

Publication number
KR950035218A
KR950035218A KR1019950010321A KR19950010321A KR950035218A KR 950035218 A KR950035218 A KR 950035218A KR 1019950010321 A KR1019950010321 A KR 1019950010321A KR 19950010321 A KR19950010321 A KR 19950010321A KR 950035218 A KR950035218 A KR 950035218A
Authority
KR
South Korea
Prior art keywords
data
packet
signal
network
terminal
Prior art date
Application number
KR1019950010321A
Other languages
English (en)
Inventor
쏘오 알렌
Original Assignee
원본미기재
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 원본미기재
Publication of KR950035218A publication Critical patent/KR950035218A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

교환가능한 LID 모듈이 제공되어 클럭 신호 CLK 및 HDLC 프레임 데이타에 대해 입력 라인상의 정보를 물리적 번역을 수신측에서 실행함으로써 프레임 릴레이 스위칭 시스템이 특정 데이타 단말기, 예를 들면, 동기, 비동기 단말기 혹은 T1 라인과 인터페이스하도록 한다. 수신측에서는, HDLC 프레임 데이타 및 클럭 신호 CLK가 데이타 단말기에 대해 적절한 데이타로 번역되어진다. 번역의 형태는 인터페이스되어질 라인에 대해 특정하다. 동기 데이타 단말기를 지원하기 위해서, 동기 수신기는 동기 데이타 스트림으로부터 유효 데이타 패턴을 추출하도록 제공된다. 데이타 패턴는 데이타가 송신될 때 적절한 레벨의 데이타 스트림으로 대체되어진다. 데이타가 T1 라인으로부터 수신될 때, LID는 수신된 데이타 스트림을 사용자 데이타 및 신호전달 데이타로 분할시킨다. 신호전달 데이타는 사용자 데이타 프레임을 수신하는 사용자 데이타 FRYPAM으로부터 분리된 신호전달 프레임 릴레이 패킷 관리 장치(FRYPAM)으로 보내진 신호전달 프레임을 형성하도록 버퍼되어진다.

Description

고속 패킷 네트워크용 라인 인터페이스 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 스위칭 네트워크의 일반 구조를 예시한 도면.

Claims (19)

  1. 다수의 송신 및 수신 데이타 단말기로 패킷 스위칭 네트워크를 인터페이스하는 장치로서, 상기 장치는, 상기 송신 데이타 단말기에 응답하여, 송신된 데이타를 상기 스위칭 네트워크와 호환되는 논리 레벨을 갖는 논리 데이타 신호로 변환시키는 수신 라인 회로와, 상기 네트워크의 제어 프로세서에 응답하여 어드레스 필드를 공급하는 인터페이스 제어 회로와, 상기 수신 라인 회로 및 인터페이스 제어 회로에 응답하여, 상기 논리 레벨에서 상기 데이타 신호 및 상기 어드레스 필드를 포함하는 클럭 신호 및 데이타 패킷과 함께 상기스위칭 네트워크를 공급하는 신호 형성 회로와, 상기 스위칭 네트워크로부터의 상기 데이타 패킷에 응답하여, 상기 어드레스 필드를 제거시키고 상기 데이타 신호를 상기 수신 데이타 단말기로 공급된 수신된 데이타로 변환시키는 송신 라인 회로로 구성되는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 데이타 패킷은 가변 길이의 데이타 프레임을 포함하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 데이타 패킷은 고정 길이의 데이타 셀을 포함하는 것을 특징으로 하는 장치.
  4. 제1항에 있어서, 상기 수신 라인 회로는 수신된 데이타를 상기 논리 데이타 신호로 변환시키는 데이타 버퍼를 포함하는 것을 특징으로 하는 장치.
  5. 제1항에 있어서, 상기 수신 라인 회로는 상기 송신 단말기에 의해 송신된 동기 패턴으로부터 유효 데이타를 선택하는 동기 수신기를 포함하는 것을 특징으로 하는 장치.
  6. 제5항에 있어서, 상기 신호 형성 회로는 어드레스 필드가 상기 유효 데이타의 각각의 바이트로 보내지도록 하기 위해서 선택된 주파수에서 클럭 신호를 제공하는 것을 특징으로 하는 장치.
  7. 제6항에 있어서, 상기 신호 형성 회로는 다수의 유효 데이타 바이트를 프로그램가능한 레벨에서 버퍼링하는 패킷 버퍼를 포함하는 것을 특징으로 하는 장치.
  8. 제5항에 있어서, 상기 송신 라인 회로는 상기 동기 패턴을 스위칭 네트워크로부터 수신된 유효 데이타로 대체시키는 동기 송신기를 포함하는 것을 특징으로 하는 장치.
  9. 제1항에 있어서, 상기 신호 형성 회로는 상기 송신된 데이타로 부터 클럭 정보를 추출하는 동기 위상 루프를 포함하는 것을 특징으로 하는 장치.
  10. 제1항에 있어서, 상기 신호 형성 회로는 상기 송신된 데이타로부터 신호전달 데이타를 선택하는 신호전달 데이타 선택기를 포함하는 것을 특징으로 하는 장치.
  11. 제10항에 있어서, 상기 신호 형성 회로는 신호전달 데이타 패킷을 형성하도록 다수의 패킷을 누적시키는 신호전달 데이타 버퍼를 포함하는 것을 특징으로 하는 장치.
  12. 제11항에 있어서, 상기 인터페이스 제어 회로는 신호전달 데이타 패킷을 신호전달 어드레스 필드로 제공하는 것을 특징으로 하는 장치.
  13. 제12항에 있어서, 상기 신호 형성 회로는 독립 신호전달 라인을 통해 신호전달 데이타 패킷을 보내는 상기 스위칭 네트워크를 공급하는 것을 특징으로 하는 장치.
  14. 제12항에 있어서, 상기 송신 라인 회로는 수신 데이타를 갖는 스위칭 네트워크로부터 수신된 신호전달 데이타 패킷을 믹싱하는 신호전달 데이타 믹서를 포함하는 것을 특징으로 하는 장치.
  15. 제1항에 있어서, 상기 신호 형성 회로는 송신 데이타 단말기로부터 송신된 비동기 데이타에 응답하는 패킷 어셈블링 수단을 포함하고, 상기 송신 라인 회로는ㆍ스위칭 네트워크로부터 데이타 패킷에 응답하여 비동기 데이타를 갖는 수신 데이타 단말기를 공급하도록 하는 패킷 디어셈블링 수단을 포함하는 것을 특징으로 하는 장치.
  16. 제15항에 있어서, 상기 패킷 어셈블링/디어셈블링 수단은 패킷 어셈블리-디어셈블리 프로세서 및 데이타 패킷을 누적시키는 메모리를 포함하는 것을 특징으로 하는 장치.
  17. 제16항에 있어서, 상기 신호 형성 회로는 비동기 데이타와 함께 상기 패킷 어셈블링 수단을 공급하는 비동기 수신기를 포함하고, 상기 송신 라인 회로는 상기 패킷 디어셈블링 수단으로부터 상기 수신 데이타 단말기로 비동기 데이타를 송신하는 비동기 송신기를 포함하는 것을 특징으로 하는 장치.
  18. 프레임 릴레이 네트워크에서, 프레임 릴레이 패킷 스위칭을 위한 시스템에 대한 다수의 수신 및 송신 말단 점을 인터페이스시키는 모듈로서, 상기 모듈은, 상기 송신 말단점으로부터 정보 신호를 갖는 상기 모듈을 공급하고 상기 모듈로부터 상기 정보 신호를 갖는 상기 말단점을 공급하는 라인 채택 회로와, 네트워크 프로세서로부터 프레임 릴레이 어드레스 데이타를 갖는 모듈을 공급하는 제어 회로와, 상기 라인 채택 및 제어 회로에 응답하여, 상기 스위칭 시스템에 공급되는 상기 프레임 릴레이 패킷을 형성하도록 상기 플레임 릴레이 데이타를 상기 정보 신호로 부가시키고 상기 수신 말단점으로 공급된 상기 정보 신호를 형성하도록 상기 프레임 릴레이 패킷으로부터 상기 프레임 릴레이 데이타를 제거시키는 패킷 프로세싱 수단으로 구성된 것을 특징으로 하는 모듈.
  19. 고속 패킷 네트워크에서 송신 및 수신 단말기를 데이타 패킷 스위치용 시스템과 인터페이스시키는 방법으로, 상기 방법은, 네트워크 신호를 형성하도록 상기 송신 단말기로부터 상기 네트워크로 정보 신호를 채택하는 단계와, 상기 스위칭 시스템에 공급된 패킷을 형성하도록 네트워크 어드레스 소오스로부터 공급된 네트워크 어드레스 필드를 네트워크 신호로 부가시키는 단계와, 네트워크 신호를 형성하도록 상기 스위칭 시스템으로부터 공급된 데이타 패킷으로부터 상기 네트워크 어드레스 필드를 제거시키는 단계와, 상기 수신 단말기로 보내도록 네트워크 신호를 체택하는 단계로 이루어진 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950010321A 1994-05-02 1995-04-28 고속 패킷 네트워크용 라인 인터페이스 장치 KR950035218A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/236,853 US5533017A (en) 1994-05-02 1994-05-02 Line interface device for fast-packet switching network
US8/236,853 1994-05-02

Publications (1)

Publication Number Publication Date
KR950035218A true KR950035218A (ko) 1995-12-30

Family

ID=22891256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950010321A KR950035218A (ko) 1994-05-02 1995-04-28 고속 패킷 네트워크용 라인 인터페이스 장치

Country Status (7)

Country Link
US (1) US5533017A (ko)
EP (1) EP0685951B1 (ko)
JP (1) JPH07321842A (ko)
KR (1) KR950035218A (ko)
AT (1) ATE202880T1 (ko)
DE (1) DE69521565T2 (ko)
TW (1) TW245861B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2109534A1 (en) * 1993-11-19 1995-05-20 Mauricio Peres Interface device
GB9411357D0 (en) * 1994-06-07 1994-07-27 Newbridge Networks Corp Data transmission system
US5943319A (en) * 1996-04-04 1999-08-24 Lucent Technologies Inc. Packet format interface for telecommunication instruments
US5805595A (en) 1996-10-23 1998-09-08 Cisco Systems, Inc. System and method for communicating packetized data over a channel bank
JPH10135964A (ja) * 1996-10-28 1998-05-22 Fujitsu Ltd ネットワークシステム及びフレームリレー交換機
US5764900A (en) * 1996-11-05 1998-06-09 Multitude, Inc. System and method for communicating digitally-encoded acoustic information across a network between computers
US6229821B1 (en) * 1997-04-22 2001-05-08 At&T Corp. Serial data transmission of variable length mini packets using statistical multiplexing
US6301259B1 (en) * 1997-05-26 2001-10-09 Mitsubishi Denki Kabushiki Kaisha Switch and switching method
US6055240A (en) * 1997-06-12 2000-04-25 Nortel Networks Corporation Method and apparatus for message management
KR100251712B1 (ko) 1997-07-11 2000-04-15 윤종용 전전자교환기에서 엑스.25 프로토콜 통신을 위한 엑스.25망정합장치
US6208650B1 (en) * 1997-12-30 2001-03-27 Paradyne Corporation Circuit for performing high-speed, low latency frame relay switching with support for fragmentation and reassembly and channel multiplexing
US6330251B1 (en) * 1998-05-30 2001-12-11 Alcatel Canada Inc. Method and apparatus for data extraction from a bit stream
US6782007B1 (en) * 1999-01-26 2004-08-24 Samsung Electronics Co., Ltd. TDM bus synchronization circuit and protocol and method of operation
US7062574B1 (en) 1999-07-01 2006-06-13 Agere Systems Inc. System and method for selectively detaching point-to-point protocol header information
US6781956B1 (en) 1999-09-17 2004-08-24 Cisco Technology, Inc. System and method for prioritizing packetized data from a distributed control environment for transmission through a high bandwidth link
EP1301008B1 (en) 2001-10-04 2005-11-16 Alcatel Process for transmission of data via a communication network to a terminal and network node
DE10235544B4 (de) * 2002-03-25 2013-04-04 Agere Systems Guardian Corp. Verfahren für eine verbesserte Datenkommunikation aufgrund einer verbesserten Datenverarbeitung innerhalb eines Senders/Empfängers
KR20040046351A (ko) * 2002-11-27 2004-06-05 (주)텔리언 복합 트래픽 처리기능을 갖는 패킷 포워딩 장치
KR100575989B1 (ko) * 2004-04-08 2006-05-02 삼성전자주식회사 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법 및그 방법에 사용되는 데이터 구조
US7450106B2 (en) 2005-02-15 2008-11-11 Research In Motion Limited Handheld electronic device including a variable speed input apparatus and associated method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488289A (en) * 1982-06-25 1984-12-11 At&T Bell Laboratories Interface facility for a packet switching system
US4783778A (en) * 1986-09-16 1988-11-08 Gte Communication Systems Corporation Synchronous packet manager
US5101404A (en) * 1988-08-26 1992-03-31 Hitachi, Ltd. Signalling apparatus for use in an ATM switching system
IT1231650B (it) * 1989-07-21 1991-12-18 Selenia Ind Elettroniche Circuito per la ricostruzione del clock da un messaggio da utilizzare in sistemi di trasmissione dati
IL95314A0 (en) * 1989-09-29 1991-06-30 Motorola Inc Packet/fast packet switch for voice and data
JP2825961B2 (ja) * 1990-10-18 1998-11-18 富士通株式会社 Ｈｄｌｃ系データのａｔｍセル処理装置
US5251207A (en) * 1992-03-10 1993-10-05 International Business Machines Corporation Combined terminal adapter for SMDS and frame relay high speed data services
JP3124647B2 (ja) * 1993-03-19 2001-01-15 富士通株式会社 フレームリレーモジュール制御方式
US5448564A (en) 1994-01-31 1995-09-05 Advanced Micro Devices, Inc. Modular architecture for fast-packet network
US5459723A (en) 1994-03-08 1995-10-17 Advanced Micro Devices Packet management device for fast-packet network

Also Published As

Publication number Publication date
EP0685951A3 (en) 1998-07-08
ATE202880T1 (de) 2001-07-15
TW245861B (en) 1995-04-21
EP0685951A2 (en) 1995-12-06
EP0685951B1 (en) 2001-07-04
US5533017A (en) 1996-07-02
DE69521565D1 (de) 2001-08-09
JPH07321842A (ja) 1995-12-08
DE69521565T2 (de) 2002-05-29

Similar Documents

Publication Publication Date Title
KR950035218A (ko) 고속 패킷 네트워크용 라인 인터페이스 장치
KR970078200A (ko) 비동기 전송모우드 무선전송장치
KR940008582A (ko) 회로
DE69012020T2 (de) Synchroner digitaler Sender.
EP1589697A4 (en) METHOD AND SYSTEM FOR RECEIVING AND SENDING DIFFERENT DATA FRAMES ON A DIGITAL TRANSMISSION NETWORK
CA2266027A1 (en) Multiprotocol system and device for information exchange
KR0164835B1 (ko) 비동기 전송시스템의 에이치 디 엘 씨/에스 디 엘 씨 전환장치 및 제어방법
FR2760921B1 (fr) Procede et dispositif pour la transmission de donnees
KR950002509A (ko) 종합 정보 통신망용 중용량 사설 교환기의 1차군 속도 인터페이스 장치
KR0135202B1 (ko) 전전자 교환기의 다기능 신호 처리장치
KR950023150A (ko) 종합정보통신망의 멀티 단말기 인터페이스장치
KR0146432B1 (ko) 데이타 손실없이 상대국 dsu를 제어할 수 있는 회로
KR100208285B1 (ko) 비동기식 하이레벨 데이타 링크제어 데이타 송수신 장치
KR940003246A (ko) 전전자 교환기의 패킷 조립 및 분해 제어기
KR100275074B1 (ko) 전전자 교환기에서 외부 호스트를 이용한 브이5.2 링크 수용장치
KR0129610B1 (ko) 고정속도 셀 데이터 송수신장치
KR100246773B1 (ko) 다수의 tdm 채널의 송신 동시정합장치 및 방법
JP2544511B2 (ja) 高能率ディジタル多重装置の伝送方式
KR19990062280A (ko) 전전자 교환기에서 내부 버스를 이용한 브이5.2 링크 수용장치
KR930015579A (ko) 전전자 교환기의 No.7 공통선 신호방식 처리장치
JPH04354437A (ja) デジタルデ−タ伝送インタフェイス
TW256005B (en) Communication protocol fractional terminal equipment
KR19990058097A (ko) 교환시스템에서의 가입자 신호 직접변환방법
KR20010066321A (ko) 전전자교환기에서의 종합정보통신망(ｉｓｄｎ)상시접속/동적ｉｓｄｎ(ａｏ／ｄｉ) 가입자 제어보드와패킷보드간의 속도정합장치 및 그 제어방법
KR890009124A (ko) 단말기와 종합정보 통신망 정합회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid