Claims (8)
원시 다항식(P(X))을 이용하여 발생시킨 2M개의 M비트 데이타로 이루어진 갈로이스 필드에 속하는 피승수 데이타(A) 및 승수 데이타(B)를 승산하기 위한 갈로이스 필드상의 승산기에 있어서, 상기 승수 데이타(B)의 비트(M)을 일정 비율로 나눈 비트(M/N)와 상기 피승수 데이타(A)의 비트(M)를 M×(M/N)의 승산 규칙에 따라 비트별로 논리곱을 수행하기 위한 복수개의 승산수단; 상기 복수개의 승산수단의 각 출력값을 가산하여 승산 결과값을 출력하기 위한 가산수단을 구비한 것을 특징으로 하는 갈로이스 필드상의 승산기.In the multiplier on the galois field for multiplying the multiplicative data (A) and multiplier data (B) belonging to the gallois field consisting of 2M M-bit data generated using the raw polynomial (P (X)), the multiplier A bitwise multiplication of bits M / N obtained by dividing bits M of data B by a predetermined ratio and bits M of the multiplicative data A is performed by bit by bit according to a multiplication rule of M × (M / N). A plurality of multiplication means for performing; And multiplication means for adding each output value of said plurality of multiplication means to output a multiplication result value.
제1항에 있어서, 상기 가산수단은 상기 복수개의 승산수단에서 출력되는 값의 계수의 차수를 조절하여 상기 가산을 수행함을 특징으로 하는 갈로이스 필드상의 승산기.2. A multiplier on a galois field according to claim 1, wherein said adding means performs said addition by adjusting the order of coefficients of values output from said plurality of multiplication means.
원시 다항식(P(X))을 이용하여 발생시킨 2M개의 M비트 데이타로 이루어진 갈로이드 필드에 속하는 피승수 데이타(A) 및 승수 데이타(B)를 승산하기 위한 갈로이스 필드상의 승산기에 있어서, 상기 승수 데이타(B)의 비트(M)를 4등분함에 따른 최하위 1등분에 해당되는 소정수의 비트(B0,B1)와 상기 피승수 데이타(A)의 전비트(M)를 입력신호로 하여 상기 피승수 데이타에 A×(B0+B1X)의 승산 규칙에 의하여 곱셈하는 제1곱셈수단; 상기 승수 데이타(B)의 비트(M)중 상기 제1곱셈수단으로 인가된 다음 순위의 1등분에 해당하는 소정수의 비트(B2,B3)와 상기 피승수 데이타(A)의 전비트(M)를 입력신호로 하여 A×(B2+B3X)의 승산규칙에 의하여 곱셈하는 제2곱셈수단; 상기 승수 데이타(B)의 비트(M)중 상기 제2곱셈수단으로 인가된 비트의 다음 순위의 1등분에 해당되는 소정수의 비트(B4,B5)와, 상기 피승수 데이타(A)의 전비트(M)을 입력신호로 하여 A×(B4+B5X)의 승산규칙에 의하여 곱셈하는 제3곱셈수단; 상기 승수 데이타(B)의 비트(M)중 상기 제3곱셈수단으로 인가된 비트의 다음 순위의 1등분에 해당하는 소정수의 비트(B6,B7)와, 상기 피승수 데이타(A)의 전비트(M)를 입력신호로 하여 A×(B6+B7X)의 승산규칙에 의하여 곱셈하는 제4곱셈수단; 상기 제1곱셈수단에서 출력되는 M튜플 데이타와 제2곱셈수단에서 출력되는 N튜플 데이타를 M+NX2의 가산규칙에 의하여 가산하는 제1가산수단; 상기 제3곱셈수단에서 출력되는 M튜플 데이타와 제4곱셈수단에서 출력되는 N튜플 데이타를 M+NX2의 가산규칙에 의하여 가산하는 제2가산수단; 및 상기 제1가산수단에서 출력되는 M튜플 데이타와 제2가산수단에서 출력되는 N튜플 데이타를 M+NX2의 가산 규칙에 의하여 가산하는 제3가산수단을 구비한 것을 특징으로 하는 갈로이스 필드상의 승산기.In the multiplier on the galois field for multiplying the multiplicative data (A) and the multiplier data (B) belonging to the colloidal field consisting of 2M M-bit data generated using the raw polynomial (P (X)), the multiplier The predetermined number of bits (B 0 , B 1 ) corresponding to the least significant one by dividing the bit (M) of the data (B) into four equal parts and all the bits (M) of the multiplicative data (A) are input signals. First multiplication means for multiplying the multiplicative data by the multiplication rule of A × (B 0 + B 1 X); Of the bits M of the multiplier data B, a predetermined number of bits B 2 and B 3 corresponding to one-third of the next rank applied to the first multiplication means and all bits of the multiplier data A ( Second multiplication means for multiplying M by the multiplication rule of A × (B 2 + B 3 X); A predetermined number of bits B 4 and B 5 corresponding to one-quarters of the next rank of the bit applied to the second multiplication means among the bits M of the multiplier data B, and the multiplier data A Third multiplication means for multiplying all bits M as an input signal according to a multiplication rule of A × (B 4 + B 5 X); A predetermined number of bits B 6 and B 7 corresponding to one-quarters of the next rank of the bit applied to the third multiplication means among the bits M of the multiplier data B, and the multiplier data A Fourth multiplication means for multiplying all bits M as an input signal according to a multiplication rule of A × (B 6 + B 7 X); First adding means for adding M tuple data output from the first multiplication means and N tuple data output from the second multiplication means according to an addition rule of M + NX 2 ; Second adding means for adding M tuple data output from the third multiplication means and N tuple data output from the fourth multiplication means by an addition rule of M + NX 2 ; And third adding means for adding M tuple data output from said first adding means and N tuple data output from said second adding means by means of an addition rule of M + NX 2 . Multiplier.
원시 다항식(P(X))을 이용하여 발생시킨 2M개의 M비트 데이타로 이루어진 갈로이스 필드상에 속하는 피승수 데이타(A) 및 승수 데이타(B)를 승산하는 승산기에 있어서, 상기 승수 데이타(B)의 비트(M)를 2등분하고 하위 1등분에 해당되는 비트(B0,B1,B2,B3)와 상기 피승수 데이타(A)의 전비터(M)를 입력신호로 하여 A×(B0+B1X+B2X2+B3X3)의 승산규칙에 의하여 곱셈하는 제1곱셈수단; 상기 승수 데이타(B)의 비트(M)중 나머지 상위 1등분에 해당되는 비트(B4,B5,B6,B7)와 상기 피승수 데이타(A)의 전비트(M)을 입력신호로 하여 A×(B4+B5X+B6X2+B7X3)의 승산규칙에 의하여 곱셈하는 제2곱셈수단; 상기 제1곱셈수단에서 출력되는 M튜플 데이타와 제2곱셈수단에서 출력되는 N튜플 데이타를 M+NX2의 가산규칙에 의하여 가산하는 가산수단을 구비하는 것을 특징으로 하는 갈로이스 필스상의 승산기.A multiplier for multiplying multiplier data (A) and multiplier data (B) belonging to a gallois field consisting of 2M M-bit data generated using a raw polynomial (P (X)), wherein the multiplier data (B) The bit M is divided into two and the bits B 0 , B 1 , B 2 , and B 3 corresponding to the lower first portion and all bitters M of the multiplicand data A are input signals A × (B First multiplication means for multiplying according to a multiplication rule of 0 + B 1 X + B 2 X 2 + B 3 X 3 ; The bits B 4 , B 5 , B 6 , and B 7 , which correspond to the remaining upper ones of the bits M of the multiplier data B, and all bits M of the multiplier data A as input signals. Second multiplication means for multiplying according to a multiplication rule of A × (B 4 + B 5 X + B 6 X 2 + B 7 X 3 ); And multiplication means for adding M tuple data output from said first multiplication means and N tuple data output from said second multiplication means by an addition rule of M + NX 2 .
원시 다항식(P(X))을 이용하여 발생시킨 2M개의 M비트 데이타로 이루어진 갈로이스 필드상에 속하는 피승수 데이타(A) 및 승수 데이타(B)를 승산하는 승산기에 있어서, 상기 승수 데이타(B)의 비트(M)를 4등분하여 등분별 각 소정수의 비트에 대하여 상기 피승수 데이타(A)의 전비트(M)를 승산규칙에 따라 승산하기 위한 곱셈수단; 상기 곱셈수단에서 4등분된 상기 승수 데이타(B)에 대응하는 4개의 승산 결과값(M,N,W,Y)를 M+NX2+WX4+YX6의 가산규칙에 따라 가산하기 위한 가산수단을 구비하는 것을 특징으로 하는 갈로이스 필스상의 승산기.A multiplier for multiplying multiplier data (A) and multiplier data (B) belonging to a gallois field consisting of 2M M-bit data generated using a raw polynomial (P (X)), wherein the multiplier data (B) Multiplication means for multiplying the bits M by four and multiplying all the bits M of the multiplicand data A according to a multiplication rule by a predetermined number of bits for each equal division; An addition for adding four multiplication result values (M, N, W, Y) corresponding to the multiplier data B divided by the multiplication means according to the addition rule of M + NX 2 + WX 4 + YX 6 A multiplier on a gallois-pils, comprising means.
제5항에 있어서, 상기 곱셈수단은 상기 승수 데이타(B)의 비트(M)를 4등분함에 따른 최하위의 1등분에 해당되는 소정수의 비트(B0,B1)와 상기 피승수 데이타(A)의 전비트(M)를 입력신호로 하여 A×(B0+B1X)의 승산 규칙에 의하여 곱셈하는 제1곱셈기; 상기 승수 데이타(B)의 비트(M)중 상기 제1곱셈기로 인가된 다음 순위의 1등분에 해당하는 소정수의 비트(B2,B3)와 상기 피승수 데이타의 전비트(M)을 입력신호로 하여 A×(B2+B3X)의 승산규칙에 의하여 곱셈하는 제2곱셈기; 상기 승수 데이타(B)의 비트(M)중 상기 제2곱셈기로 인가된 비트의 다음 순위의 1등분에 해당되는 소정수의 비트(B4,B5)와 상기 피승수 데이타(A)의 전비트(M)를 입력신호로 하여 A×(B4+B5X)의 승산규칙에 의하여 곱셈하는 제3곱셈기; 상기 승수 데이타(B)의 비트(M)중 상기 제3곱셈기로 인가된 비트의 다음 순위의 1등분에 해당되는 소정수의 비트(B6,B7)와 상기 피승수 데이타(A)의 전비트(M)를 입력신호로 하여 A×(B6+B7X)의 승산규칙에 의하여 곱셈하는 제4곱셈기로 이루어지는 것을 특징으로 하는 갈로이스 필드상의 승산기.6. The multiplication means according to claim 5, wherein the multiplication means comprises a predetermined number of bits (B 0 , B 1 ) and the multiplicative data (A) corresponding to the lowest one equal parts of the bits (M) of the multiplier data (B). A first multiplier for multiplying by a multiplication rule of A × (B 0 + B 1 X) using all bits M of?) As input signals; Among the bits M of the multiplier data B, a predetermined number of bits B 2 and B 3 corresponding to one second of the next rank applied to the first multiplier and all bits M of the multiplier data are input. A second multiplier for multiplying by a multiplication rule of A × (B 2 + B 3 X) as a signal; Of the bits M of the multiplier data B, a predetermined number of bits B 4 and B 5 corresponding to the first rank of the next rank of the bit applied to the second multiplier and all bits of the multiplier data A A third multiplier for multiplying (M) by the multiplication rule of A × (B 4 + B 5 X); Of the bits M of the multiplier data B, a predetermined number of bits B 6 and B 7 corresponding to the first rank of the next rank of the bit applied to the third multiplier and all bits of the multiplier data A A multiplier on a galois field, characterized by comprising a fourth multiplier multiplying according to a multiplication rule of A × (B 6 + B 7 X) with (M) as the input signal.
원시 다항식(P(X))을 이용하여 발생시킨 2M개의 M비트 데이타로 이루어진 갈로이스 필드상에 속하는 피승수 데이타(A) 및 승수 데이타(B)를 승산하는 승산기에 있어서, 상기 승수 데이타(B)의 비트(M)를 2등분하여 등분별 각 소정수의 비트에 대하여 상기 피승수 데이타(A)의 전비트(M)를 승산규칙에 따라 승산하기 위한 곱셈수단; 2비트 클럭신호의 첫번째 클럭에 응답하여 상기 곱셈수단의 출력 데이타의 전비트(M)를 저장하기 위한 저장수단; 2비트 클럭신호의 두번째 클럭에 응답하여 상기 곱셈수단의 출력 데이타의 전비트(M)와 상기 저장수단으로 부터 출력되는 출력데이타의 전비트(M)를 입력하여 M+NX2의 가산규칙에 따라 가산하기 위한 가산수단을 구비하는 것을 특징으로 하는 갈로이스 필스상의 승산기.A multiplier for multiplying multiplier data (A) and multiplier data (B) belonging to a gallois field consisting of 2M M-bit data generated using a raw polynomial (P (X)), wherein the multiplier data (B) Multiplication means for dividing the bits M into two and multiplying all the bits M of the multiplicand data A according to a multiplication rule by a predetermined number of bits for each equal division; Storage means for storing all bits M of the output data of the multiplication means in response to a first clock of a 2-bit clock signal; In response to the second clock of the 2-bit clock signal, all bits M of the output data of the multiplication means and all bits M of the output data output from the storage means are input according to the addition rule of M + NX 2 . A multiplier on a galois-fils comprising a adding means for adding.
제7항에 있어서, 상기 2비트 클럭신호는 1비트 클럭신호의 주파수의 2배의 주파수를 가지는 클럭신호로, 그 첫번째 클럭은 2비트 클럭신호의 첫번째 주기에 발생되는 클럭신호이고, 그 두번째의 클럭은 2비트 클럭신호의 두번째 주기에 발생되는 클럭신호인 것을 특징으로 하는 갈로이스 필스상의 승산기.8. The clock signal according to claim 7, wherein the 2-bit clock signal is a clock signal having a frequency twice the frequency of the 1-bit clock signal, and the first clock is a clock signal generated in the first period of the 2-bit clock signal. And a clock is a clock signal generated in a second period of the 2-bit clock signal.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.