KR950010072B1 - The wrapping method of semiconductor chip - Google Patents
The wrapping method of semiconductor chip Download PDFInfo
- Publication number
- KR950010072B1 KR950010072B1 KR1019920013215A KR920013215A KR950010072B1 KR 950010072 B1 KR950010072 B1 KR 950010072B1 KR 1019920013215 A KR1019920013215 A KR 1019920013215A KR 920013215 A KR920013215 A KR 920013215A KR 950010072 B1 KR950010072 B1 KR 950010072B1
- Authority
- KR
- South Korea
- Prior art keywords
- tape
- lead
- chip
- device hole
- bonding
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
- B65B25/00—Packaging other articles presenting special problems
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
제1도는 종래 TAB테이프의 구성도.1 is a block diagram of a conventional TAB tape.
제2도는 종래 TAB테이프에 있어서 내부리이드 구성을 보여주는 부분확대도.2 is a partially enlarged view showing the inner lead configuration of a conventional TAB tape.
제3도는 본 발명에 의하여 형성되는 내부리이드의 부분확대도.3 is a partially enlarged view of an inner lead formed by the present invention.
제4도는 본 발명에 의하여 형성된 내부리이드에 복수개의 범프가 형성됨을 보여주는 일예시도.Figure 4 is an example showing that a plurality of bumps are formed in the inner lead formed by the present invention.
본 발명은 반도체소자의 포장(packaging) 방법에 관한 것으로, 특히 칩과 테이프(tape)에 형성된 리이드를 본딩시킬 때 내부리이드의 길이를 연장하여 테이프상에 본딩시킴으로써 테이프의 휨을 방지할 수 있는 TAB(Tape Automated Bonding)에 의한 반도체소자의 포장방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a packaging method of a semiconductor device. In particular, when bonding a lead formed on a chip and a tape, the length of the inner lead may be extended and bonded on the tape to prevent bending of the tape. It relates to a method for packaging a semiconductor device by Tape Automated Bonding.
최근 전자기기는 고기능화, 대용량화, 소형화 및 박형화의 추세에 있으며 또한 반도체소자는 다기능화, 다핀화, 고속화 및 고신뢰성확보로 인하여 표면실장형(Surface Mounting Package)을 선호하는 실정에 있다. 이에 따라, 반도체소자의 입력/출력 증가 및 박형화, 기판면적감소 및 실장밀도 향상등 종합적인 실장 기술 변화에 우수한 기능을 발휘하는 TAB(Tape Automated Bonding) 기술이 주목되고 있다.Recently, electronic devices are on the trend of high functionality, large capacity, miniaturization, and thinning, and semiconductor devices are in a situation of preferring surface mounting packages due to multifunctionality, multi-pinning, high speed, and high reliability. Accordingly, tape automated bonding (TAB) technology, which has an excellent function in comprehensive packaging technology changes such as input / output increase and thinning of a semiconductor device, substrate area reduction, and mounting density, has been attracting attention.
TAB은 초기에 시계, 계산기, 전탁등의 저핀(low pin), 소형 칩 분야에 적용되었으나 최근에는 LCD드라이버, 특정용도 집적회로(Asic), 마이콤(Micom), 메모리 소자등의 다핀, 대형 칩 분야에 이르기까지 응용범위가 확대되고 있다.TAB was initially applied to low pin and small chip fields such as clocks, calculators, and entrustments, but recently, it is used in multi-chip and large chip fields such as LCD drivers, special-purpose integrated circuits (Asic), Micom, and memory devices. The application range is expanding to.
TAB 어셈블리 공정은 ILB(Inner Lead Bonding), 반도체소자 봉지(Encapsulation)와 경화(Cure), 테스트와 패킹(Packing) 공정으로 구분할 수 있는데 여기서 가장 중요한 공정은 ILB공정이다.The TAB assembly process can be divided into inner lead bonding (ILB), encapsulation and curing, and test and packing processes. The most important process is the ILB process.
ILB공정은 테이프의 리이드와 칩의 전극 패드사이에 Au 범프(Bump ; 칩범프 또는 리이드범프)를 개입시켜 칩과 패턴간에 전기적 연결이 이루어지도록 하는 것으로 플라스틱 패키지 공정의 다이 어탯치(Die Attach) 및 와이어 본딩(Wire Bonding)공정을 합한 것과 같다.In the ILB process, the electrical connection between the chip and the pattern is made through the Au bump (chip bump or lead bump) between the lead of the tape and the electrode pad of the chip. It is the same as combining the wire bonding process.
ILB시 중요한 요소는 본더시스템(Bonder System)의 구성, 칩의 균일한 가열 및 가압, 범프두께의 균일성 및 경도(hardness), 내부리이드 도금상태 및 가압시간의 연속동작성들으로 이와같은 조건이 부적절한 경우 다이 크랙(Die Crack) 및 패드 크래이터링(Pad Cratering)등 접촉 불량이 발생하게 된다.Important factors in ILB include the configuration of Bonder system, uniform heating and pressurization of the chip, uniformity and hardness of bump thickness, internal lead plating and continuous operation of pressurization time. Inappropriate contact failures such as die cracking and pad cratering may occur.
제1도의 상부도면은 종래 TAB테이프 구조를 나타낸 것으로, 반도체 칩을 안착시키기 위한 디바이스 홀(1)을 가지며, 소정의 리이드 패턴(2)이 접착되어 형성된 유기절연물로 이루어진 테이프(3)에다 패턴의 내부리이드(4)를 ILB(Inner Lead Bonding) 공정에서 통상의 열 압착(Thermo Compression) 방식으로 접착시키면 테이프(3)와 리이드 패턴(2)의 열팽창 계수의 차이로 인하여 리이드 패턴(2)이 형성된 쪽으로 테이프(3)가 휘게된다.The top view of FIG. 1 shows a conventional TAB tape structure, which has a device hole 1 for seating a semiconductor chip and a tape 3 made of an organic insulator formed by bonding a predetermined lead pattern 2 to When the inner lead 4 is bonded by a conventional thermal compression method in an inner lead bonding (ILB) process, the lead pattern 2 is formed due to a difference in the coefficient of thermal expansion between the tape 3 and the lead pattern 2. The tape 3 is bent to the side.
이와 같은 현상은 일직선상에 배열되어 있는 내부리이드(4)를 본딩기구를 이용하여 칩패드와 범프에 본딩할때, 제2도의 내부리이드 부분 확대도에 도시한 바와 같이 칩 엣지 부위 즉, 양끝부분에 배치되어 있는 내부리이드(4)는 테이프가 전체적으로 위로 들떠오르기 때문에 측면에서 보면 하부에 도시한 바와 같이 양끝 부분이 휘게된다. 이러한 현상이 심하면 칩 엣지 부위의 리이드가 본딩이 되지 않는 경우가 발생하게 된다.This phenomenon occurs when the inner leads 4 arranged in a straight line are bonded to the chip pad and the bump by using a bonding mechanism, as shown in the enlarged view of the inner lead portion of FIG. The inner lead 4 disposed in the tape is lifted up as a whole, so that both ends thereof are bent as shown in the lower side when viewed from the side. If this phenomenon is severe, the lead at the chip edge portion may not be bonded.
이와 같이 종래의 TAB방법은 리이드 패턴과 테이프 사이에서 발생되는 열팽창 계수 차이에 의한 테이프의 휨이나 테이프 취급시에 리이드의 위치변형등에 대한 배려가 되어있지 않으므로 칩과 리이드와의 본딩시 내부리이드 양끝부위가 들떠 리이드의 본딩이 이루어지지 않아 소자의 불량을 초래하게 된다.As such, the conventional TAB method does not consider the bending of the tape due to the difference in thermal expansion coefficient generated between the lead pattern and the tape or the positional deformation of the lead when handling the tape, so that both ends of the inner lead when bonding between the chip and the lead are If the lead is not bonded, the device may be defective.
따라서 본 발명은 상기와 같은 종래 TAB방법에 의한 제반문제점을 감안하여 발명한 것으로, 내부리이드의 위치변형 및 테이프의 휨을 방지하여 리이드와 칩간의 본딩 신뢰성을 향상시킬 수 있는 반도체소자의 포장방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made in view of the above-mentioned problems by the conventional TAB method, and provides a semiconductor device packaging method that can improve the bonding reliability between the lead and the chip by preventing the deformation of the inner lead and the bending of the tape. Has its purpose.
상기한 목적을 달성하기 위한 본 발명 반도체소자의 포장방법은 반도체칩을 안착시키기 위한 디바이스홀(1)과 소정의 리이드패턴(2)이 접착되어 형성된 유기물질로 이루어진 테이프(3)상에 칩과 리이드패턴(2)의 전기적 성질을 연결하는 내부리이드(4)중 상기 디바이스홀(1)의 양끝부분에 위치하는 내부리이드(4)들을 각각 디바이스홀(1) 내부에 있는 내부리이드(4)의 선단에서 수직방향으로 디바이스홀(1)의 양끝부분으로 나오도록 연장하여 리이드패턴(2)이 형성된 동일 테이프상에 접착시킴으로써 테이프의 변형을 방지하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of packaging a semiconductor device, comprising a chip on a tape (3) made of an organic material formed by bonding a device hole (1) and a predetermined lead pattern (2) for mounting a semiconductor chip. Among the inner leads 4 connecting the electrical properties of the lead pattern 2, the inner leads 4 positioned at both ends of the device hole 1 are respectively formed of the inner leads 4 inside the device holes 1. It is characterized in that the tape is prevented from being deformed by adhering to both ends of the device hole 1 in the vertical direction from the tip to adhere to the same tape on which the lead pattern 2 is formed.
이하 첨부한 도면을 참조하여 본 발명 테이프의 포장방법에 대하여 상세하게 설명한다.Hereinafter, a packing method of the tape of the present invention will be described in detail with reference to the accompanying drawings.
제1도에 도시한 바와 같이 종래 TAB테이프에서 내부리이드(4)는 점차 슬림(Slim)화 되어 테이프 폭의 반이상을 차지할 만큼 한쪽으로 길게 배치되어 있다.As shown in FIG. 1, in the conventional TAB tape, the inner lead 4 is gradually slimmed and disposed long to one side to occupy more than half of the tape width.
따라서 가장자리에 있는 내부리이드(4)를 제3도에서와 같이 연장시켜 연장된 부분을 절곡시켜 리이드 패턴이 형성된 동일 테이프(3)상이 연결함으로써 내부리이드(4)가 더욱 안정적으로 고정되며 연장된 리이드부분이 접촉된 테이프(3)부위에 강도가 부여된다.Therefore, the inner lead 4 at the edge is extended as shown in FIG. 3, and the extended portion is bent to connect on the same tape 3 on which the lead pattern is formed so that the inner lead 4 is more stably fixed and the extended lead Strength is given to the portion of the tape 3 where the portion is in contact.
또한 이와 같이 리이드의 선단이 길게 연장되어 있어 제4도에 도시한 것처럼 전원공급용과 같이 하나의 리이드에 여러개의 패드가 연결되어야 될 경우에도 여러개의 범프(5)를 하나의 리이드에 형성할 수 있어 본딩이 용이하므로 칩의 가장자리 부분 뿐만 아니라 내부에도 전극패드를 배치할 수 있다. 상기 본 발명은 내부리이드의 길이를 연장시켜 동일 테이프상에 접촉시키는 것으로 이의 기본개념을 벗어나지 않는한 내부리이드의 형태 및 길이를 다양하게 변화시킬 수 있음은 물론이다.In addition, since the tip of the lead is extended in this way, as shown in FIG. 4, even when several pads are connected to one lead, such as for power supply, several bumps 5 can be formed on one lead. Since bonding is easy, electrode pads can be disposed not only at the edges of the chip but also inside. In the present invention, it is possible to vary the shape and length of the inner lead in various ways without departing from the basic concept thereof by extending the length of the inner lead to contact the same tape.
상기와 같은 본 발명에 의한 TAB방법은 칩 양 끝쪽의 리이드가 들뜨게 되는 것을 막아주게 되며 또한 ILB시에 리이드의 비틀림(Twist)이나 움직임(Shift)을 방지하여 리이드가 제위치에서 안정적으로 본딩되게 한다.The TAB method according to the present invention prevents the leads of both ends of the chip from being lifted and also prevents the twist or shift of the leads during ILB so that the leads are stably bonded in place. .
아울러 ILB뿐만 아니라 다른 여러 공정중에서 테이프 양끝부분에 설치되어 있는 리이드가 취급과정에서 위치변형되는 것을 막아주므로 리이드변형에 의한 불량을 줄일 수 있어 원가절감 및 신뢰성이 높은 TAB테이프를 제작할 수 있다.In addition, it prevents the position deformation of the leads installed at both ends of the tape during handling as well as ILB, which can reduce defects caused by the lead deformation, thus making it possible to manufacture cost-effective and reliable TAB tapes.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920013215A KR950010072B1 (en) | 1992-07-23 | 1992-07-23 | The wrapping method of semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920013215A KR950010072B1 (en) | 1992-07-23 | 1992-07-23 | The wrapping method of semiconductor chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940002135A KR940002135A (en) | 1994-02-16 |
| KR950010072B1 true KR950010072B1 (en) | 1995-09-06 |
Family
ID=19336885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920013215A KR950010072B1 (en) | 1992-07-23 | 1992-07-23 | The wrapping method of semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950010072B1 (en) |
-
1992
- 1992-07-23 KR KR1019920013215A patent/KR950010072B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940002135A (en) | 1994-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262482B1 (en) | Semiconductor device | |
| KR100572946B1 (en) | Semiconductor device and process for producing the same | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US7247944B2 (en) | Connector assembly | |
| US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
| EP0710982B1 (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
| US6787922B2 (en) | Semiconductor chip—mounting board | |
| US8368191B2 (en) | Semiconductor device and manufacturing method of the same | |
| KR100278479B1 (en) | X-ray detector and manufacturing method thereof | |
| US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JPH07161876A (en) | Semiconductor integrated circuit device and its manufacture, and mold used for its manufacture | |
| KR20020001521A (en) | Planarized plastic package modules for integrated circuits | |
| US5196992A (en) | Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin | |
| US5708295A (en) | Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same | |
| KR950010072B1 (en) | The wrapping method of semiconductor chip | |
| JPH01191455A (en) | Semiconductor device | |
| US6737733B2 (en) | Sealed semiconductor device and lead frame used for the same | |
| US5731962A (en) | Semiconductor device free from short-circuit due to resin pressure in mold | |
| JPH03163858A (en) | Resin-sealed semiconductor device | |
| KR100321149B1 (en) | chip size package | |
| US6172318B1 (en) | Base for wire bond checking | |
| US6323541B1 (en) | Structure for manufacturing a semiconductor die with copper plated tapes | |
| KR20040024164A (en) | Semiconductor package having clip type heat spreader | |
| JPH04263447A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |