KR950005948B1

KR950005948B1 - Enlarge tone driving circuit

Info

Publication number: KR950005948B1
Application number: KR1019920002395A
Authority: KR
Inventors: 김대규; 김희환
Original assignee: 삼성전관주식회사; 김정배
Priority date: 1992-02-18
Filing date: 1992-02-18
Publication date: 1995-06-07
Also published as: KR930019043A

Abstract

The circuit for extending the grey level of N stage to Nn stage includes an number of driving ICs displaying N grey levels, and N number of anode electrodes applying output of the driving IC. The input data of M bits at a time from upper bit are applied to input tap of each driving IC and the clock of 1/N period is also applied to clock tap of the IC. The enable signal of 1/N period is applied to enable tap of the IC in sequence. The output tap of each IC is connected to each driving electrode in common. The driving IC receives the brightness signal data and transforms it to the PWM signal of N stage.

Description

Enlarged gradation representation driving circuit

제1도는 종래의 계조 표현 구동 회로도.1 is a conventional gradation representation driving circuit diagram.

제2도는 제1도의 애노드 구동 IC가 16단계의 계조표현을 위한 것일 때 입력값에 대한 출력값의 진리표와 파형도.2 is a truth table and waveform diagram of an output value with respect to an input value when the anode driving IC of FIG.

제3도는 본 발명의 일실시예의 의한 계조 표현 구동 회로도.3 is a gradation representation driving circuit diagram according to an embodiment of the present invention.

제4도는 상기 제3도의 각부파형도.4 is an angular waveform diagram of FIG.

제5도는 상기 제3도의 각 애노드구동IC의 인가되는 클럭을 대비하여 나타낸 파형도.FIG. 5 is a waveform diagram illustrating a clock applied to each of the anode driver ICs of FIG.

본 발명은 계조표현에 관한 것으로 특히 N단계의 계조표현 구동 IC를 구비하고 Nn단계로 확대하여 계조표현을 하는 것에 관한 것이다.The present invention relates to gray scale expression, and more particularly, to a gray scale expression driver having an N stage gray scale expression driving IC and expanding to the Nn stage.

종래의 계조표현 구동 회로는 전위가 인가되는 전극과 전극에 인가되는 전위를 출력하는 계조표현 구동IC로 구성된 것으로서 계조표현 구동 IC는 N단계의 계조표현을 위하여 M비트의 데이타를 입력하여 펄스폭 변조하여 출력하는 것으로서 계조표현을 위한 데이타가 M비트이상 즉 계조가 좀 더 세분된 경우에도 상위 M비트만을 이용하게 되므로 화질이 떨어지게 되는 점이 있었다.The conventional gray scale expression driving circuit is composed of an electrode to which a potential is applied and a gray expression driving IC to output a potential applied to the electrode. The gray scale driving IC inputs M bits of data for N-level gray scale expression and modulates a pulse width. When the data for gradation expression is more than M bits, that is, the gray level is subdivided, only the upper M bits are used, so the image quality is deteriorated.

따라서 본 발명은 N단계의 계조표현을 위한 구동IC로서 NT단계의 계조표현을 할 수 있는 확대 계조 표현 구동 회로를 제공하는 것에 있다. 상기 목적을 달성하기 위하여 확대 계조 표현 구동 회로는 M비트의 입력신호를 펄스폭 변조하여 2^M(=N)단계의 계조표현을 출력하는 계조표현 구동 IC를 다수개 구비하여 계조표현을 확대하는 확대 계조 표현 구동 회로에 있어서, 상기 N단계의 계조표현을 출력하는 n개의 계조표현구동 IC와, 상기 계조표현 구동 IC의 출력이 인가되는 애노드 전극을 N개 구비하고 입력데이타를 상위비트로 부터 M비트씩 순차적으로 각 계조표현구동 IC의 입력단자로 인가하고 각 계조표현 구동 IC의 클럭단자에는 주기가 순차적으로 1/N이 되는 클럭들을 인가하고 각 계조표현 구동 IC의 인에이블단자로는 순차적으로 인에이블되며 그 기간이 순차적으로 1/N로 되는 신호들을 인가하며 각 계조표현 구동 IC의 출력단자는 각 구동 전극에 공통접속되어 있는 것을 특징으로 한다.Accordingly, an object of the present invention is to provide an enlarged gray scale expression driving circuit capable of expressing NT gray scales as a driving IC for N gray scales. In order to achieve the above object, the enlarged gradation representation driving circuit is provided with a plurality of gradation representation driving ICs for outputting the gradation representation in 2 ^M (= N) steps by pulse-modulating the M-bit input signal to enlarge the gradation representation. A gradation representation driving circuit comprising: n gradation representation driving ICs for outputting the gradation representations of the N stages, and N anode electrodes to which the outputs of the gradation representation driving ICs are applied; It is sequentially applied to the input terminals of each gray scale expression driving IC, and clocks having a cycle of 1 / N are sequentially applied to the clock terminals of each gray scale expression driving IC, and the enable terminals of each gray scale expression driving IC are sequentially enabled. In this case, signals having a duration of 1 / N are sequentially applied, and an output terminal of each gray scale driving IC is commonly connected to each driving electrode.

이어서 첨부한 도면을 이용하여 본 발명에 관하여 상세히 설명하기로 한다.Next, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 종래의 계조표현을 위한 구동회로로서 계조표현구동 IC(통상 계조표현을 위한 데이타가 애노드전극에 인가되므로 애노드 구동 IC라고 한다. 이하 계조표현 구동 IC라고 한다.)의 출력단자가 각 구동 전극(통상 애노드 전극이라고 한다.)으로 인가되도록 구성된 것으로 그 기능에 대하여 상세히 알아보기로 한다. 제1도에서와 같이 계조표현 구동 IC는 입력비트로 M비트를 입력하게 되는데 계조를 N단계로 표현하는 경우에 M-LOG₂N으로 결정된다. 즉 입력이 4비트일 경우에 계조는 16단계로 표현되며 입력이 8비트일경우에는 256단계로 표현되는 것으로 출력단자로는 펄스폭 변조된 신호가 출련되어 나온다. 또한 계조표현구동 IC의 출력단자수 K는 IC메이커측에서 임의로 정하여 만든것으로 대개의 경우 64, 32등과 같이 2의 지수인 숫자로 되는 경우가 많으며 이때 화면의 화소의 수가(MA×MB)라면 MB개의 계조표현을 위한 구동신호가 필요하게 되며 MB/K개의 계조표현 구동 IC를 병렬로 연결하여 화면의 계조표현을 하게 된다. 또한 한 개의 계조표현 구동 IC를 살표보면 출력단자의 수가 K이므로 계조표현 구동 IC는(M×K)비트의 데이타를 입력한 후에 이를 펄스폭 변조하여 동시에 K개의 출력단자로 출력하게 된다.FIG. 1 is a conventional driving circuit for gray scale expression. The output terminal of the gray scale driving IC (normally, the gray scale data is applied to the anode electrode is called an anode driving IC, hereinafter referred to as a gray scale driving IC). (Commonly referred to as an anode electrode), and the function thereof will be described in detail. As shown in FIG. 1, the gray scale expression driving IC inputs M bits as input bits, and is determined as M-LOG ₂ N when gray scales are expressed in N levels. That is, if the input is 4 bits, the gradation is expressed in 16 steps. If the input is 8 bits, the gray level is expressed in 256 steps. A pulse width modulated signal is output from the output terminal. In addition, the number of output terminals K of the gradation expression driving IC is arbitrarily determined by the IC maker, and in many cases, it is a number that is an exponent of 2, such as 64, 32, and so on. A driving signal for gradation expression is required, and gradation representation of the screen is performed by connecting MB / K gradation expression driving ICs in parallel. In addition, when one gray-expression driving IC is shown, the number of output terminals is K. Therefore, the gray-expression driving IC inputs (M × K) bits of data and then modulates the pulse width to output the K output terminals simultaneously.

제2도는 상기 제1도의 계조표현 구동 IC가 4비트를 입력하여 16단계의 계조표현을 위한 구동신호를 출력하는 경우에 각 입력데이타에 대한 출력데이타를 계조표현 구동 IC의 클럭단자에 인가되는 클럭의 엣지수에 대하여 나타낸 것과 그 파형도로서 계조표현 구동 IC의 클럭단자에는 화면표시 기간을 TA라고 할 때TA/16의 주기를 가지는 클럭이 인가되며 출력단자에는 입력데이타에 해당하는 수를 B라고 할때 (BlTA/16)의 기간 동안 "하이"레벨이 되는 신호 즉 펄스폭 변조된 신호가 출력되게 된다.FIG. 2 is a clock to which output data for each input data is applied to the clock terminal of the gray scale expression driving IC when the gray scale driving IC of FIG. 1 inputs 4 bits to output a driving signal for gray scale expression in 16 steps. The clock number of the gradation expression driving IC is applied to the clock terminal of the gradation expression driving IC when the screen display period is TA, and a clock having a period of TA / 16 is applied to the output terminal. At this time, a signal of the "high" level, that is, a pulse width modulated signal, is output during the period of (BlTA / 16).

제3도는 본 발명의 일실시예의 블럭도로 N단계의 계조표현 구동 IC를 2개로서 N단계의 계조표현을 하도록 구성되어 있다. 즉 입력데이타가 2M비트가 되는 경우로서 상위 M비트의 데이타는 제1-계조표현 구동 IC로 입력되고 하위 M비트의 데이타는 제2계조표현 구동IC로 입력되어 각각 펄스폭 변조된다. 이 때각 계조표현 구동 IC 펄스폭변조의 기준이 되는 클럭을 조절해야 한다. 즉 제2-계조표현 구동 IC에 인가되는 클럭의 주기는 제1-계조표현 구동 IC에 인가되는 클럭의 주기의 1/N으로 되어 하위 비트에 의한 펄스폭변조의 영향정도가 상위비트에 의한 펄스폭변조의 영향정도에 1/N으로 각 구동전극에 인가되도록 한다. 즉 계조는 제1-계조표현 구동 IC에 의하여 N단계로 나누어지고 다시 그 한단계는 제2-계조표현 구동IC에 의하여 N단계로 나누어짐으로써 전체적인 계조가 N단계로 됨을 알 수 있다. 또한 각 계조표현 구동IC에 인가되는 인에이블신호는 화면표시기간을 TA라고 할 때 각각(N·TA)/(N+1)과 TA/(N+1)기간동안 순차적으로 인에이블되도록 인가된다.3 is a block diagram of one embodiment of the present invention, and is configured to perform N-level gradation expression with two N-step gradation expression driving ICs. That is, when the input data becomes 2M bits, the data of the upper M bits is input to the first gray scale expression driving IC, and the data of the lower M bits is input to the second gray scale expression driving IC, and each pulse width is modulated. At this time, it is necessary to adjust the clock that is the reference for the gray scale driving IC pulse width modulation. That is, the period of the clock applied to the second gray-level expression driving IC is 1 / N of the period of the clock applied to the first gray-level expression driving IC, so that the degree of influence of the pulse width modulation due to the lower bit is higher than the pulse of the upper bit. The influence of the width modulation is applied to each driving electrode at 1 / N. That is, the gray level is divided into N levels by the first-gradation expression driving IC, and the second level is divided into N levels by the second-gradation expression driving IC. In addition, an enable signal applied to each gray scale expression driving IC is applied to be sequentially enabled during (N · TA) / (N + 1) and TA / (N + 1) periods when the screen display period is TA. .

좀 더 구체적으로 설명하기 위하여 4비트를 입력하여 16단계로 펄스폭 변조하여 출력하는 계조표현 구동IC 2개를 구비하여 16단계 즉 256단계의 계조를 표현하는 회로를 살펴보면, 계조를 위한 데이타 8비트는각각 4비트씩 나뉘어 입력되며 제1-계조표현 구동 IC에는 주기가 TA/17인 클럭이 인가되고 제2-계조표현 구동 IC에는 TA/(17·16)인 클럭이 인가되며 각각의 인에이블 단자에는 순차적으로 구동되며 인에이블되는 기간이(TA·16)/17과 TA/17인 신호가 각각 인가된다.To describe in more detail, a circuit expressing gray scales of 16 steps, or 256 steps, with two gray scale expression driving ICs inputting 4 bits and modulating and outputting pulse widths in 16 steps will be described. Are divided into four bits, and a clock having a period TA / 17 is applied to the first-gradation representation driving IC, and a clock having a TA / (17 · 16) is applied to the second-gradation representation driving IC, respectively. The terminals are sequentially driven and applied with signals having a period (TA · 16) / 17 and a TA / 17 enabled.

입력데이타가 nM비트로서 Nⁿ단계의 계조표현을 하는 경우에는 계조표현 구동IC를 n개 구비하고 각각의 출력단자를 공통연결하여 각 구동전극으로 연결하며 입력데이타는 상위비트로 부터 순차적으로 M비트씩 각각의 입력단자로 인가하고 각각의 클럭단자로는 순차적으로 그 주기가 1/N로 되는 클럭을 인가하고 각각의 인에이블 단자로는 인에이블 되는 기간이 순차적으로 1/N으로 되며 근차적으로 "하이"레벨 즉 인에이블이되는 신호들을 인가한다. 이때 각 계조표현 구동 IC에 인가되는 인에이블 신호들의 인에이블기간의 합은 화면표시기간이 되도록 하며 각 클럭단자에 인가되는 클럭수기의 N배가 각 인에이블신호가 "하이"레벨로 되는 기간과 동일하도록 조절한다.When input data is nM bits and expresses gray scales in N ⁿ steps, it is provided with n gray scale expression driving ICs, and each output terminal is connected to each driving electrode in common, and the input data are sequentially M bits from the upper bits. It is applied to each input terminal and clock is applied sequentially to each clock terminal with its period of 1 / N, and the enable period is sequentially 1 / N to each enable terminal and the " Apply signals that are high " level, or enabled. In this case, the sum of the enable periods of the enable signals applied to the respective gray scale expression driving ICs is the screen display period, and N times the number of clocks applied to each clock terminal is the same as the period during which the enable signal becomes the "high" level. Adjust to

제4도는 사기 제3도에 있어서 입력데이타가 8비트로 각각 4비트씩 나누어 각각의 계조표현 구동 IC의 입력단자로 인가하여 256단계의 계조를 얻으려고 할 때 각 계조표현 구동 IC에 인가되는 인에이블신호와 입력데이타가 (0010 1000)인 경우에 구동전극에 인가되는 파형을 나타낸 것이다.In FIG. 4, in FIG. 3, the input data is divided into 8 bits, and each bit is divided into 4 bits and applied as an input terminal of each gray scale expression driving IC to obtain 256 gray levels. In the case where the signal and the input data are (0010 1000), the waveform is applied to the driving electrode.

제5도는 상기 제3도에 있어서 각 계조표현 구동 IC에 인가되는 클럭의 파형을 나타낸 것으로 제1클럭의 주기가 제2클럭의 주기의 N배가 되는 것으로서 16단계의 계조를 나타내는 계조표현 구동 IC에서는 16배가 됨을 알 수 있다.5 is a waveform of a clock applied to each gray scale expression driving IC in FIG. 3, wherein a cycle of the first clock is N times the cycle of the second clock. It can be seen that 16 times.

상술한 바와 같이 확대 계조 표현 구동 회로는 계조표현 구동 C의 계조단계를 극복하여 그 이상의 계조표현을 가능하게 하는 것으로 단순한 흑백 영상 뿐만 아니라 칼라 영상에 있어서도 응용이 가능한 점이 있다.As described above, the enlarged gradation representation driving circuit overcomes the gradation stages of the gradation expression driving C to enable more gradation expression, and thus, the gradation expression driving circuit can be applied to not only a simple black and white image but also a color image.

Claims

An enlarged gradation representation driving circuit comprising a plurality of gradation representation driving ICs for outputting gradation representation in 2 ^M (= N) steps by pulse width modulation of an M bit input signal, wherein the gradation representation in the N stage is provided. N gray representation drive ICs for outputting an expression and N anode electrodes to which the output of the gradation representation drive ICs are applied, and input data of the gradation representation drive ICs sequentially input M by M bits from the upper bits. The clock terminal of each gradation expression driving IC is applied with clocks of 1 / N in sequential order, and the enable terminal of each gradation expression driving IC is sequentially enabled, and the period is sequentially 1 / N. And an output terminal of each of the gradation expression driving ICs is commonly connected to the driving electrodes.

The enlarged gradation representation driving circuit according to claim 1, wherein each of the gradation representation driving ICs inputs data on the luminance signal, and modulates and outputs the pulse width in N steps.

The gradation expression driving IC according to claim 1, wherein the gradation expression driving IC inputs 4 bits of data and modulates the pulse width in 16 steps, thereby performing 256 gradation expressions. Is applied to the first gray scale driving IC, the lower 4 bits are applied to the second gray scale driving IC, and each clock terminal has a clock with a period of (1/17) TA when the display period is TA. A clock of (1 / (15 × 17)) TA is applied to each enable terminal, and each of the enable terminals is sequentially enabled, and a signal of TA (16/17) and a signal of (1/17), respectively, are applied. An enlarged gradation representation circuit.