KR950004106B1 - Picture image control circuit - Google Patents
Picture image control circuit Download PDFInfo
- Publication number
- KR950004106B1 KR950004106B1 KR1019920009395A KR920009395A KR950004106B1 KR 950004106 B1 KR950004106 B1 KR 950004106B1 KR 1019920009395 A KR1019920009395 A KR 1019920009395A KR 920009395 A KR920009395 A KR 920009395A KR 950004106 B1 KR950004106 B1 KR 950004106B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- counter
- vertical synchronization
- synchronization
- horizontal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
Abstract
Description
제 1 도는 고화질 텔레비젼(HDTV, High Definltion Tele-Vision)화면에 현행 엔티에스시(NTSC,National Television System Commlttee)방식의 화면을 표시한 정면도.FIG. 1 is a front view showing a screen of a current NTSC (National Television System Commlttee) system on a high definition television (HDTV) screen.
제 2 도는 본 발명의 화상조정회로도.2 is an image adjustment circuit diagram of the present invention.
제 3 도는 제 2 도에 의한 수직동기처리부의 상세블럭도.3 is a detailed block diagram of the vertical synchronization processing unit according to FIG.
제 4 도는 제 3 도에 따른 신호파형도.4 is a signal waveform diagram according to FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 동기분리부 2 : 신호처리부1: Sync separation unit 2: Signal processing unit
3 : 수직동기처리부 4 : HDTV신호처리부3: vertical synchronization processing unit 4: HDTV signal processing unit
5 : 방송방식절환스위치 6 : 편향부5: broadcast mode switching switch 6: deflection unit
7 : 씨피티(CPT) 31 : 주파수체배기7: CPT 31: Frequency multiplier
32-34 : 제1 내지 제 3 카운터 35 : 비교부32-34: first to third counter 35: comparison unit
36 : 레지스터 37 : 씨피유(CPU)36: Register 37: CPU
38 : 제 4 카운터 39 : 디코더38: fourth counter 39: decoder
본 발명의 텔레비젼 화상을 조절하기 위한 것으로, 특히 고화질텔레비젼(HDTV)영상신호와 엔티에스시(NTSC)영상신호를 선택적으로 표시가능한 HDTV 디스플레이에서 서로다른 화면비로 인해 세로방향의 상하에서 상실되는 신호를 시청자가 원하는 위치에서 잘려지도록 한 화상조절회로에 관한 것이다.In order to control the television image of the present invention, in particular, a high-definition television (HDTV) video signal and an NTSC video signal can be selectively displayed on the HDTV display capable of selectively displaying a signal lost in the vertical direction due to different aspect ratios. The present invention relates to an image control circuit that allows a viewer to be cut at a desired position.
해상도가 높은 화상이 표시되어지는 고화질텔레비젼(HDTV)과 엔티에스시(NTSC)텔레비젼은 서로 호환성은 없으나 거시적으로 볼때 HDTV는 현행 NTSC 표준 텔레비젼을 대신하는 것이 아니고 양 텔레비젼방식이 어느기간까지 존속하여 가리라고 보기 때문에 HDTV 디스플레이에서도 현행 NTSC표준 텔레비젼화상을 수신 디스플레이할 필요성이 있게된다.High-definition television (HDTV) and NTSC (NTSC) televisions displaying high resolution images are not compatible with each other. Therefore, there is a need to receive and display the current NTSC standard television image on the HDTV display.
그런데 HDTV 시스템의 화면비(Aspect Ratlo)는 16 : 9이고, NTSC 시스템의 화면비는 4 : 3이므로 HDTV 시스템의 화면에 NTSC방식영상신호를 디스플레이시키면 제1 도에 도시한 바와같이 화면비가 다른부분만큼 화상의 일부가 상실되게 되는 문제점이 있었다.However, since the aspect ratio of the HDTV system is 16: 9 and the aspect ratio of the NTSC system is 4: 3, when the NTSC system video signal is displayed on the screen of the HDTV system, the aspect ratio of the aspect ratio is different as shown in FIG. There was a problem that some of the was lost.
따라서, 종래의 문제점을 해결하기 위하여 본 발명은 현행 NTSC 표준 텔레비젼 신호를 디스플레이할수 있는 HDTV 디스플레이에 현행 NTSC 표순 텔레비젼 신호를 디스플레이했을 때 화면 세로방향의 상하에서 상실되던 것을 시청자가 보고싶은 것이 표시되어지는 위치에 대응하여 상실되는 위치를 적당히 선택할수 있도록 한 화상조절회로를 창안한 것으로, 이하 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Accordingly, in order to solve the conventional problems, the present invention is to display that the viewer wants to see that the current NTSC standard television signal is lost in the vertical direction of the screen when the current NTSC standard television signal is displayed on the HDTV display capable of displaying the current NTSC standard television signal. An image control circuit has been invented so as to appropriately select a lost position corresponding to a position, which will be described below in detail with reference to the accompanying drawings.
제 2 도는 본 발명의 화상조절회로도로서 이에 도시한 바와같이, 입력되는 NTSC 방식의 복합영상신호에서 수평동기신호(HD)와 수직동기신호(VD)를 분리하는 동기분리부(1)와, 이 동기분리부(1)로부터 출력되는 영상신호의 1프레임 수평주사선 수를 2배의 배속주사를 행하는 영상신호로 변환하는 신호처리부(2)와, 상기 동기분리부(1)의 수직동기신호(VD)의 위상을 소정의 범위내에서 변화시키고 그 수직동기신호(VD')를 출력하는 수직동기처리부(3)와, 입력되는 HDTV 방식의 복합영상신호에 대해 동기분리 및 신호처리를 행한 후 출력하는 HDTV 신호처리부(4)와, 제어신호에 따라 선택된 영상신호는 씨피티(7)에 출력하고 수평및 수직동기신호를 편향부(6)에 출력하는 방송방식절환스위치(5)로 구성하고, 상기 수직동기처리부(3)는 제 3 도에 도시한 바와같이 배속주사용 수평동기신호(2HD)를 입력받아 8배의 주파수신호를 변환하는 주파수체배기(31)와, 수직동기신호(VD)를 리세트입력단자(RST)로 입력받고 주파수체배기(31)의 주파수신호를 클럭단자로 입력받아 카운트되는 출력을 제 2,3,4 카운터(33),(34),(35)의 클럭단자로 입력시키는 제 1 카운터(32)와, 이 제 1 카운터(32)의 수평동기신호(2HD')를 클럭단자로 입력받아 제 3 카운터(34)의 스타트단자로입력시키는 제 2 카운터(33)와, 레지스터(36)를 통하여 씨피유(37)에서 미리 설정된 조정데이타를 입력으로하여 상기 제 3 카운터(34)의 출력값과 비교하는 비교부(35)와, 이 비교부(35)의 일치펄스가 입력되면 수평동기신호(2HD')를 카운트하는 제 4 카운터(38)와, 이 제 4 카운터(38)의 출력범위에 따라 수직동기(VD)의 위상을 변화시켜 출력하는 디코더(39)로 구성하였다.2 is an image control circuit diagram of the present invention, as shown therein, a sync separator 1 for separating a horizontal sync signal HD and a vertical sync signal VD from an NTSC-type composite video signal, A signal processing unit 2 for converting the number of horizontal scanning lines of one frame of the video signal output from the synchronizing separator 1 into a video signal for double-speed scanning, and the vertical synchronizing signal VD of the synchronizing separator 1; ), The phase is changed within a predetermined range, and the vertical synchronization signal processing unit 3 outputs the vertical synchronization signal VD 'and outputs after performing synchronization separation and signal processing on the input HDTV system composite video signal. The HDTV signal processing section 4 and the broadcast signal switching switch 5 for outputting the video signal selected according to the control signal to the Citi 7 and to output the horizontal and vertical synchronization signal to the deflection section 6, The vertical synchronization processing section 3 scans at double speed as shown in FIG. Frequency synchronous signal (2HD) and the frequency multiplier (31) for converting an eight times frequency signal and the vertical synchronous signal (VD) to the reset input terminal (RST) to receive the frequency signal of the frequency multiplier (31). Is inputted as a clock terminal, and the first counter 32 for inputting the counted output to the clock terminals of the second, third, and fourth counters 33, 34, and 35, and the first counter 32 A second counter 33 for receiving the horizontal synchronization signal 2HD 'as a clock terminal and inputting it as a start terminal of the third counter 34, and inputting adjustment data preset by the CPI 37 through the register 36. A comparison unit 35 for comparing with the output value of the third counter 34, and a fourth counter 38 for counting the horizontal synchronization signal 2HD 'when a matching pulse of the comparison unit 35 is inputted; And a decoder 39 that changes the phase of the vertical synchronization VD according to the output range of the fourth counter 38 and outputs it.
이와같이 구성된 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.Referring to the operation and effect of the present invention configured as described above in detail.
동기분리부(1)에 공급되는 제 4 도의 (가)와 같은 NTSC 방식의 영상신호는 상기 동기분리부(1)에서 1필드 주기로 수평동기신호(HD)와 제 4 도의 (나)와같은 수직동기신호(VD)가 분리되어 신호처리부(2)와 수직동기처리부(3)로 공급된다.The video signal of the NTSC system as shown in FIG. 4 (a) supplied to the sync separator 1 is vertical as shown in FIG. 4 (b) and the horizontal sync signal HD in FIG. The sync signal VD is separated and supplied to the signal processor 2 and the vertical sync processor 3.
그러면 신호처리부(2)에서는 공급되는 영상신호의 1프레임 수평주사선 수를 2배의 배속주사를 행하는 영상신호로 변환하고 그 변환된 영상신호를 수직동기처리부(3)와 방송방식절환스위치(5)로 출력시킨다.Then, the signal processing unit 2 converts the number of horizontal frames on one frame of the supplied video signal into a video signal that performs double speed scanning, and converts the converted video signal into the vertical synchronization processing unit 3 and the broadcast system switching switch 5. To the output.
그리고 수직동기처리부(3)에서는 제 3 도에서와 같이 신호처리부(2)의 배속주사용 수평동기신호(2HD)를 주파수체배기(31)에서 8배의 주파수 신호인 16HD로 변환한 후 이 주사수 신호를 제 1 카운터(32)에 클럭신호로서 공급하고, 동기분리부(1)의 수직동기신호(VD)를 리세트입력단자(RST)에 공급하면 상기 제 1 카운터(32)는 클럭신호의 8주기마다 카운터 신호인 수평동기신호(2HD')를 출력한다. 그러면 이 수평동기신호(2HD')를 제 2,3 카운터(33),(34) 및 (38)의 클럭단자에 공급한다.In the vertical synchronization processing section 3, as shown in FIG. 3, the double speed scanning horizontal synchronization signal 2HD of the signal processing section 2 is converted into 16HD, which is an eight times frequency signal by the frequency multiplier 31, and then the number of scans is performed. When the signal is supplied to the first counter 32 as a clock signal, and the vertical synchronization signal VD of the synchronization separator 1 is supplied to the reset input terminal RST, the first counter 32 generates a clock signal. A horizontal synchronization signal (2HD ') is outputted every eight cycles. Then, the horizontal synchronization signal 2HD 'is supplied to the clock terminals of the second and third counters 33, 34 and 38.
상기 제 2 카운터(33)는 클럭신호를 459주기마다 카운터신호인 제 4 도의 (다)와 같은 스타트(Start)신호(S)를 출력하여 제 3 카운터(34)의 스타트 신호로서 공급한다.The second counter 33 outputs a clock signal as a start signal of the third counter 34 by outputting a start signal S as shown in FIG.
제 3 카운터(34)는 스타트신호(S)가 공급되면 수평동기신호(2HD')의 카운트를 개시하여 상기 수평동기신호(2HD')의 1주기마다 변화하는 카운터 신호를 비교부(35)의 한쪽 비교신호입력단자로 공급한다. 또 씨피유(37)에서 표시상태를 정하는 조정데이타, 즉 카운터치 0-132범위로 미리 설정된 카운터치의 카운터 신호에 기준한 신호가 레지스터(36)를 거쳐 비교부(35)의 다른쪽 비교신호입력단자로 공급하면 상기 비교부(35)에서 두 입력을 비교하여 일치하면 일치펄스(P)를 출력한다.The third counter 34 starts the counting of the horizontal synchronization signal 2HD 'when the start signal S is supplied, and compares the counter signal that changes every one period of the horizontal synchronization signal 2HD'. Supply to one of the comparison signal input terminals. In addition, the adjustment data for determining the display state in the CPI 37, that is, a signal based on a counter signal of a counter value preset in the counter value 0-132 range is passed through the register 36 to the other comparison signal input terminal of the comparator 35. If supplied to, the comparison unit 35 compares the two inputs and outputs a matching pulse P if they match.
상기 비교부(14)의 일치펄스(P)가 제 4 카운터(38)의 스타트 신호로서 공급되면 상기 제 4 카운터(38)는 제 1 카운터(32)의 수평동기신호(2HD')의 카운터를 개시하고 그 수평동기신호(2HD')의 1주기마다 변화하는카운터 신호를 디코더(39)에 공급한다. 그 디코더(39)는 공급되는 카운터치가 0-5의 범위일때 로우레벨신호로 되고, 5를 넘으면 하이레벨로 되는 수직동기신호(VD')를 출력한다.When the coincidence pulse P of the comparator 14 is supplied as the start signal of the fourth counter 38, the fourth counter 38 resets the counter of the horizontal synchronization signal 2HD 'of the first counter 32. The counter signal is supplied to the decoder 39 which starts and changes every one period of the horizontal synchronization signal 2HD '. The decoder 39 outputs a vertical synchronization signal VD 'which becomes a low level signal when the supplied counter value is in the range of 0-5 and becomes high level when it exceeds 5.
다시말하면 제 4 도의 (다)와같은 스타트신호(S)가 제 3 카운터(34)에 공급되고 조정데이타로 표시되어지는 0-132H의 소정기간이 경과하면 수직동기신호(VD')가 출력되는데, 조정데이타에 의해 표시되어지는 기간(t1,t2,t3)만큼 스다트신호(S)에서 지연되어 제 4 도의 (라) 내지 (바)에서와 같이 출력된다 이 경우 조정데이타가 중점의 데이타(66H)일때 설정되어지는 기간(t2)만큼 지연되어 출력되는 수평동기신호(VD')는 제 4 도의 (나)에 표시된 수직동기신호(VD)와 1필드 기간 벗어나서 위상이 같게된다.In other words, the vertical synchronization signal VD 'is outputted after a predetermined period of 0-132H elapsed when the start signal S as shown in FIG. 4C is supplied to the third counter 34 and displayed as adjustment data. The delay is delayed in the dart signal S by the periods t 1 , t 2 , and t 3 indicated by the adjustment data, and is output as shown in FIGS. 4A to 4B. The horizontal synchronous signal VD 'outputted with a delay of the set period t 2 when the data 66H is equal to the phase out of one field period from the vertical synchronous signal VD shown in (b) of FIG. .
따라서 중점보다도 앞에 조정데이타를 변화시키는 것으로써 제 4 도의 (라)에 표시하는 것처럼 수직동기신호(VD)보다도 위상이 빠른 수직동기신호(VD')가 얻어지고, 중점보다 뒤에 조정데이타를 변화시키는 것은 제 4 도의 (바)에 도시한 것과같이 수직동기신호(VD)보다 지연된 수직동기신호(VD')가 얻어진다.Therefore, by changing the adjustment data before the center point, as shown in Fig. 4D, the vertical synchronization signal VD 'whose phase is earlier than the vertical synchronization signal VD is obtained, and the adjustment data is changed after the center point. As shown in Fig. 4B, a vertical synchronization signal VD 'delayed from the vertical synchronization signal VD is obtained.
상기에서와 같이하여 얻어진 수직동기처리부(3)의 수직동기신호(VD')가 방송방식절환스위치(5)의 스위칭절환에 의해 편향부(6)로 공급되면 16 : 9의 표시장치인 씨피티(7)에 표시되는 영상의 표시위치가 한 수평주사선씩 상하로 이동할 수 있다.When the vertical synchronization signal VD 'of the vertical synchronization processing section 3 obtained as described above is supplied to the deflection section 6 by switching switching of the broadcasting system switching switch 5, Cititi which is a display device of 16: 9 The display position of the image displayed in (7) can be moved up and down one horizontal scan line.
이때 조정데이타로 표시되는 카운터치가 최소치일때 제 1 도에서 화면의 하부가 잘려지게 되고, 카운터가 최대일때는 화면의 상부가 또 표준치로 했을때는 화면의 상하가 균등하게 잘려져 중앙부가 표시된다.At this time, when the counter value indicated by the adjustment data is the minimum value, the lower part of the screen is cut in FIG.
즉, 영상신호에 의해 설정된 화면비가 표시화면의 화면비와 다를 경우 수직동기신호의 위상을 변화시켜 표시영상이 수직방향으로 시프트(Shift)하게끔 표시위치를 조정하여 시청자가 원하는 위치를 조정하여 볼수 있도록 한다.That is, if the aspect ratio set by the video signal is different from the aspect ratio of the display screen, the display sync is shifted in the vertical direction by changing the phase of the vertical synchronization signal so that the viewer can adjust and view the desired position. .
이상에서 상세히 설명한 바와같이 본 발명은 화면비가 다른 HDTV 영상신호와 NTSC 방식 영상신호를 선택적으로 디스플레이 가능한 HDTV 디스플레이에서 NTSC 방식의 화면비를 갖는 영상신호의 수직동기신호의 위상을 변환시켜 잘려지는 영상신호의 부분을 수직방향으로 표시위치의 조정을 간단히 행할 수 있도록 하였다.As described in detail above, the present invention relates to a video signal cut by converting a phase of a vertical synchronization signal of an image signal having an NTSC aspect ratio in an HDTV display capable of selectively displaying an HDTV image signal having an aspect ratio and an NTSC system image signal. The portion can be easily adjusted in the vertical direction.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009395A KR950004106B1 (en) | 1992-05-30 | 1992-05-30 | Picture image control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009395A KR950004106B1 (en) | 1992-05-30 | 1992-05-30 | Picture image control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930024493A KR930024493A (en) | 1993-12-22 |
| KR950004106B1 true KR950004106B1 (en) | 1995-04-25 |
Family
ID=19333951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920009395A KR950004106B1 (en) | 1992-05-30 | 1992-05-30 | Picture image control circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950004106B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001320680A (en) * | 2000-05-09 | 2001-11-16 | Sony Corp | Signal processing unit and method |
-
1992
- 1992-05-30 KR KR1019920009395A patent/KR950004106B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930024493A (en) | 1993-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0229431B1 (en) | Picture-in-picture color television receiver | |
| EP0406524B1 (en) | Multistandard on screen display in a TV receiver | |
| KR20040102320A (en) | Method and system for changing the frame rate to be optimal for the material being displayed while maintaing a stable image throughout | |
| KR20060047515A (en) | Sequence adaptive synchronization signal generator | |
| JPH05508061A (en) | video signal control device | |
| JP2000338925A (en) | Image display device | |
| KR960007545B1 (en) | Main screen position recompensating circuit & method | |
| KR950004106B1 (en) | Picture image control circuit | |
| JP2974301B2 (en) | Trigger generation circuit and waveform display device | |
| KR0181975B1 (en) | Field to field vertical panning system | |
| US4524387A (en) | Synchronization input for television receiver on-screen alphanumeric display | |
| KR100323674B1 (en) | Apparatus for detecting format of input image | |
| KR0160658B1 (en) | Pip vertical compression device | |
| JP3299838B2 (en) | Wide aspect television display | |
| KR0166758B1 (en) | Method and device for displaying the liquid crystal panel with vga image signal | |
| EP0961491A2 (en) | A signal processing apparatus for setting up vertical blanking signal of television set | |
| KR200151026Y1 (en) | Scrolling circuit of a wide-television | |
| JP3710358B2 (en) | Screen display control method and apparatus | |
| KR0123726B1 (en) | Apparatus for controlling l.c.d display | |
| KR0170940B1 (en) | Apparatus for establishing the horizontal position in plasma display panel television | |
| JP2644045B2 (en) | Time compression device for HDTV receiver | |
| KR100197381B1 (en) | Apparatus for muting the video digital in pdp in tv | |
| JP2811067B2 (en) | Tuning display circuit | |
| KR970004186B1 (en) | Video splitting circuit for 2-camera | |
| KR100683141B1 (en) | Lcd for auto selecting of tv input signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080319 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |