KR950002668B1 - 스크램블된 비데오 신호 처리용 시스템 - Google Patents

스크램블된 비데오 신호 처리용 시스템 Download PDF

Info

Publication number
KR950002668B1
KR950002668B1 KR1019870000218A KR870000218A KR950002668B1 KR 950002668 B1 KR950002668 B1 KR 950002668B1 KR 1019870000218 A KR1019870000218 A KR 1019870000218A KR 870000218 A KR870000218 A KR 870000218A KR 950002668 B1 KR950002668 B1 KR 950002668B1
Authority
KR
South Korea
Prior art keywords
signal
video signal
decoder
input
video
Prior art date
Application number
KR1019870000218A
Other languages
English (en)
Other versions
KR870007635A (ko
Inventor
프란시스 럼라이츠 마크
Original Assignee
알 씨 에이 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 코포레이션
Publication of KR870007635A publication Critical patent/KR870007635A/ko
Application granted granted Critical
Publication of KR950002668B1 publication Critical patent/KR950002668B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/10—Adaptations for transmission by electrical cable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
    • H04N7/171—Systems operating in the amplitude domain of the television signal
    • H04N7/1713—Systems operating in the amplitude domain of the television signal by modifying synchronisation signals

Abstract

내용 없음.

Description

스크램블된 비데오 신호 처리용 시스템
제1도는 억압된 동기 복원 장치 및 본 발명에 따른 장치를 구비한 텔레비젼 수상기부의 도시도.
제2도는 본 발명에 따른 장치의 부가적 상세도.
제3도는 제1도의 동기 복원 장치의 작동을 쉽게 이해시키는 신호 파형도.
제4도는 제1도의 시스템내에 포함된 억압 동기디코더내의 이용에 적당한 네트워크의 블럭도.
제5도는 수신기의 AGC 회로부를 간력화시킨 버젼의 도시도.
제6도는 수신기의 AGC 회로에 결합된 AGC 검출기의 전달 특성의 도시도.
제7도는 나타낸 동기 복원 및 이득 제어 장치의 동작 특성을 요약한 표.
제8도는 제1도의 시스템내에 포함된 디코더 인터페이스 네트워크의 전달 특성의 도시도.
* 도면의 주요부분에 대한 부호의 설명
42 : 동조기 44, 59 : 여파기
47 : AC 결합 캐패시터 50 : IF 증폭단
52 : 제한기 54 : 비데오 검출기
56 : 노이즈 인버터 58, 70, 160 : 비교기
60 : 비데오 신호 처리기 84 : 바데오 IF 검출기
100 : 디코더 112 : 전위차계
본 발명은 억압된 동기 성분을 갖는 텔레비젼 신호와 같은 스크램블된 방송형 텔레비젼 신호를 처리하기 위한 유료 텔레비젼 시스템내의 장치에 관한 것으로서, 특히, 노이즈 인버터 회로를 포함한 시스템내의 장치에 관한 것이다.
유료 텔레비젼 시스템에 있어서, 텔레비젼 프로그래밍 신호는 스크램블형으로 "공기를 통해"또는 적당한 케이블 네트워크를 통해 전송된다. 그러한 신호는 인가된(authorized) 시스템 가입자의 텔레비젼 수상기에 결합된 적당한 디코더로 관찰하기 위해 디스크램블될 수 있다. 디코더는 통상적으로 텔레비젼 수상기의 외부에 위치된 변환유니트내에 위치된다. 프로그래밍 신호는 경기 종목, 영화등과 같은 서로 다른 프로그래밍카테고리를 나타내는 각각의 다수 레벨 또는 층으로 그룹될 수 있다. 특정 가입자의 디코더는 선택된 카테고리내의 수상된 프로그래밍 신호를 디스크램블하도록 인가되는 동시에, 인가되지 않은 나머지 카테고리내의 수상된 프로그래밍 신호는 관찰될 수 없는 스크램블형의 텔레비젼 수상기에 결합된다.
수평 동기 억압 기술은 통상적으로 방송 텔레비젼 신호를 스크램블하는데에 이용되어 왔다. 그러한 "억압동기"기술에 있어서, 텔레비젼 신호의 수평 영상 동기(sync)펄스 성분을 억압함으로써, 스크램블되어 왔다. 이것은, 수상기의 수평 편향 시스템이 현행 수평동기 펄스상으로 고정시키기 보다는 활성 비데오선 추적(trace) 구간시에 랜덤 비데오 신호 피크상으로 고정시킴으로써, 불안정하고 관찰할 수 없는 표시영상을 발생시킨다.
각 시스템 가입자는 "앞단부(front end)" 회로가 통상적인 동조, 중간 주파수(IF) 및 비데오 검출단을 포함하는 디코더 유니트로 제공된다. 또한, 수평 동기 펄스의 팁에 대한 응답에 적합한 자동 이득 제어 회로는 비데오 검출단의 출력에 따라 동조 및 IF단의 이득을 제어하기 위한 디코더내에 제공된다. 표준 수평동기 펄스를 발생시키기 위한 비데오 검출기단의 출력에서 발생된 비데오 신호의 억압된 동기 펄스 구간시에 동기 복원 회로는 동작한다. 상기 동기 펄스는, 관찰하기에 적당한 디스크램블된 비데오 신호를 발생시키기 위한 비데오 검출기단의 출력에서 발생된 비데오 신호내에 연속적으로 삽입된다.
스크램블된 신호내의 소정의 순환 파라미터로 부터 인출된 AGC 전압은 디코더의 AGC 회로에 인가된다. 복원된 동기 펄스에 따른 디스크램블된 비데오 신호는 RF 변조기에 의해 표준 텔레비젼 채널 RF 반송파신호상에서 후방으로 임프레스되어, 디스크램블된 RF 텔레비젼 신호로서 텔레비젼 수상기의 안테나 입력에 결합된다. 각 디코더는 부가적으로 일정한 가입자 코드를 기억하는 디코드 인가회로를 포함하는데, 상기 가입자 코드는 방송 텔레비젼 신호의 수직 구간의 수평선시에 전송된 가입자 인가 코드에 비교된다. 기억된 가입자 코드와 전송된 가입자 인가 코드가 양호하게 비교될 경우, 디코드 인가 신호는 디코드를 인에이블시키거나 디스에이블시키기 위해 발생된다. 억압된 동기 비데오 신호를 디스크램블하기 위한 디코더 시스템은 예를들어 엔싱저 등에 의한 미합중국 특허 제4,408,225호에 기술되어 있다,
억압된 동기 비데오 신호 디코더의 크기, 비용 및 복잡성을 동조단, IF 단, 비데오 검출기단, AGC 단 및 RF 변조기를 구비할 디코더에 대한 요구로 증가되었다.(변조기를 제외한)상기 단은 텔레비젼 수상기의 "앞단부"내에서 이미 발견된 단을 복제한다. 따라서, 그러한 단을 필요로 하지 않는 디코더를 제공하는 것이 바람직하다. 그래서, 억압된 동기 디코더 유니트내에서 전술된 동조, IF, 검출기, AGC 및 변조기단에 대한 요구물을 제거함으로써, 미합중국의 전자 산업 협회(EIA)에서는 억압된 동기 텔레비젼 신호 시스템에 이용되는 디코더의 설계를 단순화하는 디코더 수신기 인터페이스 규격이 제안되어 왔다. EIA 컨슈머 생산물 규격 IS-15 "NTSC 텔레비젼 수상기 오디오/비데오 베이스밴드 인터페이스 명세"에 기술된 바와같이, 규격화된 동기 압착 비데오 디코더 시스템을 설치하기 위하여 EIA 디코더 규격은 텔레비젼 수상기 제조업 및 유료 TV 산업 양자에 상호적으로 동의할 수 있는 협정을 맺게 한다.
특히, EIA 규격에 적당한 텔레비젼 신호 디스크램블링 및 자동 이득 제어 시스템의 한가지 잇점에 대해서는 1985년 12월 24일자로 출원되고 명칭 "스크램블 비데오 신호의 자동 이득 제어"인 미합중국 특허출원 번호 제813,135호에 기술되어 있다. 디코더내에서 동조, IF, 검출기, AGC 및 변조기단을 필요로 하지 않고 상기 시스템은 비데오 신호의 이득을 제어하기 위한 수상기의 실제 AGC 회로에 억압 동기형 디코더의 비데오 신호 출력을 결합하기 위한 인터페이스 회로를 포함한다.
신호 반전 또는 등가 기술에 의해 비데오 신호의 동기 펄스 구간시에 발생하는 노이즈 펄스를 억압하기 위해 텔레비젼 수상기는 통상적으로 노이즈 인버터와 같은 비데오 신호 응답 노이즈 억압 회로를 포함한다. 이런 동작은 노이즈 펄스가 연속 동기 분리회로의 작동을 방해하지 않게 하며, 또한 노이즈 펄스가 수상기의 자동 이득 제어(AGC) 동작을 간섭하지 않게 한다.
텔레비젼 수상기내의 노이즈 인버터와 같은 비데오 신호 응답 노이즈 억압 회로는 억압된 동기 신호와 같은 스크램블된 텔레비젼 신호의 처리에 나쁜 영향을 준다는 것을 알 수 있다. 예를들면, 억압된 동기형 스크램블된 신호에 따라, 수직 귀선 소거 구간 신호 성분은 수직 귀선 소거 구간이, 통상적인 디지탈(2진수)형태로, 스크램블된 신호 디코더에 의해 이용되는 코드된 정보를 포함할시에 억압되지 않는다. 코드된 정보는 예를들어 디스에이블된 다른 디코더가 작동케하기 위한 인가 코드, 이용된 스크램블링 형태를 식별하는 코드, 또는 어떤 점에서 디스크램블링 처리를 돕는 코드를 나타낼 수 있다.
그러므로, 본 발명의 원리에 따르면, 스크램블된 비데오 신호를 처리하기 쉽고, 비데오 신호에 응답하는 노이즈 인버터와 같은 노이즈 억압 네트워크를 포함하는 비데오 신호 처리 시스템내에는, 수직 귀선 소거 구간과 같은 선정된 구간시에 발생하는 정보의 왜곡을 방지하도록 스크램블된 신호의 디스크램블링이 처리중에 있을 시에 노이즈 억압 네트워크의 작동을 방해하기 위한 장치가 포함되어 있다.
이하, 첨부된 도면을 참조로 하여 본원 명세서를 더욱 상세히 설명하기로 한다.
제1도에서, 소스(40)는 케이블 유료 TV 서비스로 제공될 수 있는 바와같은 억압 동기 스크램블된 RFTV 신호를 포함하는 RF 텔레비젼(TV)신호원이다.
어떤 시스템에 있어서, 텔레비젼 신호는 수직 귀선 소거 구간의 기준부내의 억압되지 않은 디지탈 정보를 포함한다. 전술된 바와같이, 디지탈 정보는 스크램블된 신호 상태하에 스크램블된 신호 디코더에 의해 이용될 수 있는 코드된 데이타를 나타낸다.
소스(40)에서의 RF 신호는 예를들어 아래에 기술되는 바와같은 동조기(42), 여파기(44) 및 다른 유니트를 포함한 텔레비젼 수상기에 결합되며, 여기서 스크램블된 비데오 및 소리 표시 신호를 발생시키도록 검파된다. 수상기 외부의 디코더 유니트(100)는 스크램블된 비데오 신호의 동기 성분을 복원시키며, 복원된 동기(스크램블되지 않은) 비데오 신호는 통상대로 영상을 발생시키도록 수상기에 의해 처리된다. 이후에 상세히 기술되는 바와같이, 상기 수상기는 스크램블되고 억압된 동기 신호의 IF단 및 동조기 RF단의 신호 이득을 제어하기 위한 상태를 포함한다. 이런 식으로, 분리 동조기, IF 및 AGC단은 디코더(100)내에 제공되지 않는다.
특히, 제1도에서, 동조기(42)는 소스(40)로부터 RF 신호를 수신하여, 선택적으로 선택된 TV 채널의 RF 신호를 예를들어 제각기 45.75MHz 및 41.25NHz인 비데오 및 소리 반송파를 포함한 중간 주파수(IF)신호로 변환시킨다. IF 신호는 합성 비데오 정보를 나타내는 배스티지얼 측파대형의 진폭 변조(AM) 비데오 반송파와, 소리 정보를 포함하는 주파수 변조(FM) 소리 반송파를 포함한다.
동조기(42)에서의 IF 출력 신호는, 전치 증폭기 및 인접한 채널 소리 트랩(도시되지 않음)을 통해 도시바 코포레이션으로부터 이용가능한 T1802 SAW 여파기와 같은 이중 채널 IF 표면 음향파(SAW) 여파기(44)의 입력에 결합된다. 동조기(42)에서의 IF 신호는 SAW 여파기(44)의 이중 채널을 통해 유사 평행 원리에 따라 소리 및 비데오 정보 검파에 대한 두 분리 채널로 분할되며, 상기 각 이중 채널은 각 반송파 주변의 대역 통과 응답을 나타낸다.
비데오 채널에 관련된 SAW 여파기(44)의 제1차동 출력(44a)은 예를들어 집적 회로내에 포함된 네트워크(45)의 신호 입력 단자(4 및 5)에 결합된다. 상기 결합은, SAW 여파기 출력과 정상적으로 결합된 커패시턴스를 동조시키는 인덕턴스 저항 회로(46) 및 AC 결합 커패시터(47)를 통해 이루어진다. 출력(44a)에 결합된 SAW 여파기(44)의 비데오 채널부는 IF 신호의 배스티지얼 측파대 비데오 성분을 정합시켜, 41.25MHz의 소리 반송파 신호를 감쇠시키는 응답을 나타낸다.
차동 출력(44b)에 결합된 SAW 여파기(44)의 유사 평행 소리 채널부는 인덕턴스 저항 회로(48) 및 AC 결합 커패시터(49)를 통해 비데오 성분과 같은 식으로 네트워크(45)의 신호 입력 단자(8 및 9)에 결합된다. SAW 여파기(44)의 소리 채널부는 소리 반송 주파수에서의 제1피크 진폭 응답과, 비데오 반송 주파수에서의 제2피크 진폭 응답에 따른 두배로 동조된 응답을 나타낸다.
비데오 IF 채널에서, 네트워크(45)의 입력단자(4 및 5)에서의 IF 신호의 비데오 성분은 복수의 이득 제어 가능한 IF 증폭기를 포함한 IF 증폭기단(50)에 결합된다. 단(50)에서의 증폭된 비데오 성분은 제한기(52) 및 비데오 검출기(54)(예를들어, 4개의 사분면 증배기)양자에 결합된 AC이다. 단자(26 및 27)를 통해 제한기(52)의 출력과 검출기(54)의 제2입력에 결합된 대역 통과 여파기 탱크 회로(59)는 45.75MHz의 비데오 반송 주파수로 동조된다.
제한기(52), 여파기(59) 및 비데오 검출기(54)는 검출기(54)의 출력에서의 기저대 합성 비데오 신호를 발생시키기 위해 동기 검출기를 형성한다. 합성 검출 비데오 신호는 증폭기(55)를 통해 노이즈 인버터(56)에 결합된다. 이런 경우에 있어서, 인버터(56)는 소정의 임계 레벨 이하의 검게 되는(black-going) 귀선 소거 구간 노이즈 펄스를 변화시켜, 노이즈 펄스가 연속 동기 분리 회로의 작동을 방해하지 않게 하고, 노이즈 펄스가 자동 이득 제어(AGC) 동작을 간섭하지 않게 한다.
본 발명의 원리에 따르면, 노이즈 인버터(56)의 작동은 디코더(100)가 동기 성분을 비데오 신호로 복원시킴으로써 억압된 동기 비데오 신호를 디스크램블 시키도록 작동할 시에 방해된다. 이것은 노이즈 인버터(56)의 제어 입력에 결합된 출력을 갖는 비교기(58)에 의해 성취된다. 비교기(58)는 고정된 기준 전압(+3.5볼트)에 결합된 기준 입력과 바이어싱 저항(11) 및 단자(12)의 접합에서의 디코더(100)의 출력에 결합된 신호 입력을 갖는다.
단자(12)에서의 전압이 비교기(58)에 인가된 +3.5볼트의 기준 전압보다 적을 시에, 비교기(58)는 노이즈 인버터(56)의 작동을 방해하는 출력 제어 신호를 발생시킨다. 이것은 디코더가 수신된 억압 동기 스크램블 신호를 의미하는, 비데오 신호의 억압 동기 성분을 복원시키는 처리중에 있을시에 발생한다.
따라서, 노이즈 인버터(56)는 스크램블된 텔레비젼 신호의 수직 귀선 소거 구간내에 포함될 수 있는 코드된 디지탈 정보와 같은 정보를 왜곡시키거나 상실되지 않게한다. 이런 것에 관하여, 디코더(100)의 입력에 인가되는 바와같은 디지탈 정보를 포함한 스크램블된 억압 동기 신호는 디코더(100)의 입력에 인접하여 도시된 파형으로 표시된다. 도시된 파형에 있어서, 디지탈(2진수) 신호 정보는 수직 귀선 소거 구간 V의 기준부내에 포함되며, 억압된 수평 동기 성분은 제각기 수평선 구간 H의 수평 귀선 소거 구간부내에 포함된다.
상기 시스템에서, 디코더(100)는 디코더가 억압된 동기 비데오를 복원하는 처리중에 있을 시에 +3.5볼트 보다 적은 출력 전압을 발생시키도록 프로그램되며, 다른시에는 +3.5볼트보다 큰 출력 전압을 갖도록 프로그램된다. 다른 시스템에서, 노이즈 인버터는 디코드 위치부내에 위치되는 스위치(58')를 나타내는 전압에 응답하여 디스에이블될 수 있다.
제2도는 부가적으로 노이즈 인버터(56)를 상세히 도시한 것이며, 그의 동작의 상기 기계에 의해 제어된다. 제1 및 2도에 공통인 화로 소자는 같은 참조번호로 표시된다.
제2도에서, 비교기(58)에 대한 입력은 전술된 바와같다. 비교기(58)의 출력은 노이즈 인버터(56)에 관련된 전자 스위치(165)의 제어 입력에 트랜지스터(150)를 통해 결합된다. 또한 노이즈 인버터(56)내에 포함된 비교기(160)는 반전 입력(-)에서 제1도의 비데오 검출기(54, 55)로부터 검출된 비데오 신호를 수신하고, 비반전 입력(+)에서 정 기준 전압 +VREF을 수신한다.
비교기(160)의 출력은 또한 전자스위치(165)의 제어 입력에 결합된다. 비교기(160)에 인가된 기준 전압 VREF은 검출기(54, 55)로부터 검출된 기저대 비데오 신호의 -50IRE 레벨에 거의 대응한다. 전자스위치(165)는 한 입력에서 검출기(54, 55)로부터 검출된 비데오 신호와, 다른 입력에서(검출된 비데오 신호의 +40IRE 레벨에 거의 대응하는) 대체 전압 Vs을 수신한다. 스위치(165)의 출력은 버퍼 증폭기(168)를 통해, 제1도에서의 비데오 출력 버퍼(57) 및 자동 이득 제어(AGC) 검출기(62)에 결합된다.
노이즈 인버터(56)는 비교기(160)에 인가되는 검출된 비데오 신호가 기준 전압 VREF 보다 적은 크기(즉, 그것보다 더 적은 정 전압)를 나타낼 때마다 인에이블된다. 그런 시간에, 비교기(160)의 출력은 스위치(165)를 작동케 하며, 전압 Vs을 검출된 비데오 신호로 대체시킨다. 따라서, 부 노이즈 펄스는 정 전압 Vs으로 대체된다. 통상적으로, 스위치(165)는 검출된 비데오 신호를 AGC 검출기(62)에 결합하기 위해 나타낸 위치부에 위치한다.
노이즈 인버터(56)의 작동은 단자(12)에서의 전압이 +3.5볼트보다 적을 때마다 방해를 받으며, 상기 전압은 트랜지스터(150)가 전도케 한다. 트랜지스터(150)의 전도는 저 전압이 스위치(165)의 제어 입력에서 발생되게 함으로써, 스위치(165)가 비교기(160)의 출력상태와는 무관하게 검출된 비데오 신호를 AGC 검출기(62)로 전도시키기 위해 설명된 바와같이 정상 위치부내에 유지된다.
제1도의 시스템의 다른 견지에 대해서는 이하 상세히 기술된다.
노이즈 인버터(56)의 기저대 비데오 신호 출력은 단자(25), 버퍼 증폭기(57) 및 스위치(58')를 통해 예를들어 동기 분리기, 휘도 및 색도 주파수 선택과, 휘도 및 색도 처리 회로를 포함한 비데오 신호 처리기(60)에 결합되어, 공지된 바와같은 R, G, B 색영상 표시신호를 발생시킨다.
노이즈 인버터(56)에서의 기저대 비데오 출력신호는, 또한 피크가 기저대 비데오 신호의 수평 동기 성분을 검출하여 동기 성분의 크기에 관련된 제어 전압을 발생시키는 AGC 피크 검출기(62)에 결합된다. 상기 AGC 제어 전압은 회로(45)의 단자(30)에 결합된 여파기 커패시터(64) 양단에 발생된다. AGC 전압은 또한 전류 결정 저항(65)을 통해 AGC 여파기 네트워크에 결합되는데, 상기 네트워크는 화로(45)의 단자(1)에 접속된 저장 커패시터(69) 및 저항(68)을 포함한다.
단자(1)에서 발생한 AGC 제어 전압은 AGC 증폭기(66)를 통해 IF 증폭단(50)의 이득 제어 입력에 결합되어, 비데오 IF 채널에 대한 소정의 신호 이득을 보유 지지하도록 검출된 동기 펄스의 레벨에 따라 단(50)내의 증폭기의 이득을 제어한다.
다단자(1)에서의 AGC 전압은 또한 RF AGC 비교증폭기(70)에 인가되는데, 상기 증폭기는 RF AGC 회로(72)를 통해 동조기(42)의 이득 제어 입력에 증폭된 AGC 전압을 제공한다. 종래와 같이 설계된 RF AGC회로(72)는, 동조기(42)의 이득 상태(예를들어, 최소 또는 최대 이득)를 결정하는 출력 이득 제어 신호를 제공하기 위해 단자(1)로부터 인출된 AGC 전압 및 기준 전압에 응답하는 비교기를 포함한다. 단자(2)를 통해 비교기(70)의 기준 입력에 결합된 전위차계(74)는 비교기(70)가 AGC 제어 전압을 회로(72)로 전달하는 포인트를 결정하도록 RF AGC 비교기(70)의 작동 임계치를 설정한다.
45.75MHz 비데오 반송파로 동조된 대역 통과 여파기 탱크(76)와 작동상 관련된 자동 미세(fine) 동조(AFT) 피크 검출기(75)는 AFT 전압을 발생시키기 위해 제한기(52)로부터의 진폭 제한된 비데오 IF 반송파 신호에 응답하며, 상기 AFT 전압은 버퍼 증폭기(77) 및 단자(29)를 통해 동조기(42)의 적당한 동조를 보유 지지할 동조기(42)의 AFT 제어 입력에 결합된다.
소리 IF 채널에 있어서, 소리 및 비데오 성분을 포함한 단자(8 및 9)에서의 IF 신호는 복수 이득 제어 가능 증폭기를 포함한 IF 증폭단(80)에 결합된다. 단(80)으로부터의 증폭된 IF 신호는 제한기(82), 비데오IF 검출기(84) 및 소리 IF 검출기(86)에 결합된다. 제한기(82)의 출력은 비데오 IF 검출기(84)에 결정 결합되거나, 용량성 위상 이동 네트워크(87)를 통해 소리 IF 검출기(86)에 결합된다. 검출기(84 및 86)는 예시된 바와같이 4개의 사분면 증배기를 구비한다.
단자(22 및 23)를 통해 제한기(82)의 출력에 결합된 대역 통과 여파기 탱크(85)는 비데오 IF 반송파로 동조된다. 제한기(82), 검출기(86) 및 탱크(85)는 IF 신호의 소리 및 비데오 성분으로부터 4.5MHz의 FM 인터캐리어 소리 신호를 제공하기 위해 혼합기를 형성한다.
검출기(86)로부터의 인터캐리어 소리 신호는 증폭기(88), 단자(21), 버퍼(89), 4.5MHz 대역 통과 여파기(90) 및 단자(18 및 19)를 통해 종속 접속된 진행 제한단(91), (92) 및 (93)을 구비한 제한기 네트워크에 결합된다. 단(91 내지 93)은 진폭 제한된 FM 인터캐리어 소리 신호를 FM 검출기(95)에 제공한다. 검파된 기저대 가청 신호를 발생시키기 위해 검출기(95)는 단자(15 및 16)에 결합된 식별기 탱크 회로(96)와 함께 작동하다. 가청 신호는 단자(14)를 통해 가청 증폭기를 포함한(도시되지 않은) 가청 신호 처리단에 인가된다.
소리 IF 채널의 자동 이득 제어는 비데오 IF 검출기(84)의 출력으로부터 인출된 제어 전압에 응답하여 성취된다. 증폭기(78), 단자(10)에 결합된 커패시터(81) 및 저항(79)을 포함한 저역 통과 AGC 여파기와, AGC 증폭기(83)를 통해 검출기(84)의 검출된 출력 신호는 소리 IF 증폭기단(8)의 이득제어 입력에 결합된다.
제1도의 시스템은 또한 제안된 EIA 규격에 따라 설계된 억압 동기 디코더(100)를 포함한다. 회로(45)의 단자(25)로부터의 기저대 합성 비데오 신호는 적절한 출력구동 임피던스, 예를들어 75음을 나타내는 버퍼(57)를 통한 디코더(100)의 신호 출력에 인가된다. 복원된 수평 동기 성분에 따른 기저대 비데오 신호 "A"는 디코더(100)의 한 출력으로부터 입력 단자(112)를 통해 회로(45)내의 디코더 인터페이스 네트워크(110)에 제공된다. 인터페이스(110)은 출력 제어 신호를 발생시키기 위한 비교 회로를 포함하는데, 상기 출력 제어 신호는 AGC 여파기 커패시터(69)상의 전하를 조절하여, 특히 수신된 억압 동기 신호에 의해 비데오 AGC 회로의 동작을 증대시킨다. 단자(13)에 결합된 전위차계(112)는 기준 전압 VR을 인터페이스(110)내의 비교기의 기준 입력에 제공한다.
디코더(100)의 다른 출력으로부터 제공된 DC 전압 "B"은 필터 커패시터(117)가 결합되는 전자 스위치(115)의 작동을 제어한다. 디코더(100)의 부재에서, DC 전압은 스위치(115)에 인가되지 않으며, 커패시터(117)는 저항(68) 및 커패시터(69)를 포함한 AGC 여파기 네트워크로부터 감결합된다. 디코더(100)가 시스템에 접속될 시에, 제어 전압 "B"은 스위치(115)가 도시된 위치부내에 위치되게 함으로써 여파기 커패시터(117)가 AGC 여파기 커패시터(69) 양단에 접속되어, 비데오 신호 AGC 동작과 관련된 AGC 시간 상수를 증가시킨다.
디코더가 그의 고유 동작인 기대 신호 처리 지연(1밀리초만큼 크거나, 5 수평선)을 보상하도록 동작하고, EIA 규격으로 인정될 시에 더욱 긴 AGC 시간 상수는 안정성을 필요로 한다. 여파기 커패시터(69)를 이용한 더욱 빠른 표준 AGC 시간 상수는 단지 채널 변화 상태를 조절하기에 충분히 빠른 시간 상수와, 플러터가 감소된 항공 효과에 대한 면역성(immune)을 갖기에 충분히 느린 시간 상수에 대한 요구물 사이의 절충한 것을 나타낸다.
디코더(100)로부터의 출력 신호 "C"는 아래에 기술되는 바와같이 발생된 복원 동기 비데오 신호이다. 복원된 동기 비데오 신호 "A" 및 "C" 가 발생하는 디코더 출력선은 단일 디코더 출력선이 유발하도록 디코더(100)의 내부에 함께 접속될 수 있다. 그러나, 어떤 시스템은 두개의 분리 디코더 출력선, 예를들어 표시될 복원 동기 및 비데오 정보 양자를 갖는 신호를 전송하는 한 출력선(C)과, 특정한 이용에 대하여 비데오를 제외한 복원 동기 정보를 갖는 합성 동기 신호를 전송하는 다른 출력 신호선(A)을 필요로 한다. 이런 실시예에 있어서, 디코더 출력 신호 A 및 C는 표시될 정보를 포함한 복원 동기 비데오 신호와 유사하다.
복원된 동기 디코더 출력 신호 "C"는 스위치(58') 및 AC 결합 커패시터(120)를 통해 선택적으로 비데오신호 처리기(60)에 결합된다. 특정 디코더 시스템의 특성에 의하여 스위치(58)는 디코더로부터 수신된 자동제어 신호와 사용자의 선택 신호 양자에 응답하는 마이크로 프로세서 제어 전자 스위치나 수동 관찰자 제어스위치일 수 있다. 디코더(100)가 제공되거나 수신된 억압 동기 텔레비젼 신호를 디코드하도록 작동할 시에 스위치(58)는 디코드 위치부내에 위치된다. 디코더(100)가 부재하거나 적절한(비억압) 동기에 따라 수신된 텔레비젼 신호에 의해 작동하지 않을 시에 스위치(58)는 정상(예시된) 위치부내에 위치된다.
억압된 동기 텔레비젼 신호에 따라, 디코더(100)에 대한 입력 신호는 디코더 입력 신호선이 동기 복원 제어 루프내에 포함되지 않기 때문에 항상 억압된 동기를 나타낸다. 요약하면, 디코더 입력선은 SAW 여파기(44)의 출력(44a), IF 증폭기(50), 비데오 검출기(54) 및 버퍼(57)를 통해 억압된 동기 신호만을 수신한다. 한 디코더 출력선은 복원된 동기 비데오 신호 C를 비데오 처리기(60)에 제공하며, 다른 디코더 출력선은 복원된 동기 비데오 신호 A를 인터페이스 네트워크(110)를 통해 수신기의 AGC 회로에 제공하여 정확한 수신기의 신호 이득을 유지한다.
수신기의 AGC 회로 및 인터페이스(110)와 결합한 디코더(100)의 작동에 대해서는 아래에 상세히 기술된다.
수신기의 비데오 AGC 회로 및 디코더(100)는 억압된 동기 신호 상태에 대한 자동 이득 제어 시스템을 형성한다. EIA 규격에 따르면, 비데오 신호 이득은 최상 동기 전압이 +1.0 보트일 시에 변하지 않는다. 그러나, 최상 동기 전압이 +1.0볼트 보다 크거나 적을 시에 이득은 변한다. 특히, 아래식(1)에서 한정된 "GM"이 1과 거의 같을 시에 이득은 변하지 않지만, GM이 1과 다를 시에는 변한다 :
Figure kpo00002
여기서, GM은 이득 증배기의 계수이고, 2.143V는 120IRE 비데오 신호 레벨과 관련된 전압(0반송파 전압)이며, 1.0V는 소정의 최상 동기 전압 레벨이며, DRS는 디코더(100)의 출력으로부터의 디코더 복원 동기 성분의 최상 실제 동기 전압이다.
식(1)이 항 DRS에 대해 풀이될 시에, 식(2)은 아래와 같다 :
Figure kpo00003
이득이 잘못될 시, 예를들어 억압된 동기 신호에 대해 너무 높을 시에, 디코더는 예를들어 +1.0볼트보다 적은(동기 구간시의)출력 DRS 레벨을 발생시킨다. 소정의 정확한 비데오 신호 이득과, 대략 +1.0볼트의 부속 DRS 동기 최상 전압을 발생시키도록 요구될시에 AGC 커패시터(69)상의 전하를 조절하도록 작용하는 인터페이스(110)에 의해 상기 DRS 레벨은 감지된다.
이것은 인터페이스 네트워크(110)내의 전류원 회로 및 비교기에 의해 성취된다. 수신기가 비데오 신호 이득이 변화되는 여부를 식별하는 수단을 구비하지 않기 때문에, 디코더 그 자체는 억압된 동기 비데오 신호를 수신함과 동시에 즉시 +1.0볼트의 "정확한" DRS 동기 최상 리벨을 발생시키지 않는다.
억압 동기 신호를 발생시키는 각종 기술이 공지된다. 제3도는 한 형태의 억압 동기 신호와, 디코더(100)로부터의 디코더 복원 동기(DRS) 출력신호를 나타내는 파형을 도시한 것이다. 억압 동기 신호에 있어서, 정상적인 옴(0IRE 이하) 수평 동기 성분은 0IRE과 100IRE 레벨 사이에서 중앙인 대략 80IRE 피크 대 피크 진폭의 1MHz 버스트 마커로 대체되어 왔다.
수신된 억압 동기 신호의 진폭이 정확할 시에, 80IRE 버스트 마커는 계속하여 기술되는 바와같이 피크가 검출된 시에 소정의 전압을 발생시키게 한다. 또한, 부정확한 이득 상태하에, 진폭 검출 버스트 마커는 다른 전압을 유발시키는데, 이것은 이득이 변화된다는 것을 의미한다. 디코더(100)로부터의 디코더 복원 동기(DRS) 출력신호는 인터페이스 네트워크(110)를 통해 요구된다면 상당량의 신호 이득 변화를 수신기에 나타내는 크기의 음 복원 동기 성분을 갖는다.
제4도는 제3도에 도시된 바와같이 억압 동기 신호의 동기 성분을 복원시키기에 적당한 디코더 배치부를 도시한 것이다.
제4도에서, 버스트 마커형의 억압 동기 비데오 신호는 버스트 마커 신호 주파수를 통과시키는 대역 통과 여파기(130)에 의해 여파된다. 여파된 버스트 마커 성분은 피크 대 피크 엔벨로프 검출기(132)에 의해 검출된 진폭이며, 상기 검출기(132)는 동기 구간 버스트 마커 성분의 크기를 나타내는 출력신호를 제공한다. 1MHz 비데오 신호 성분이 비교적 높은 에너지의 1MHz 버스트 마커에 의해 발생된 검출 출력에 대응하는 피크 검출기(132)로부터 출력을 발생시킬 충분한 에너지로 발생하지 않기 때문에, 거짓 피크 검출기의 출력은 1MHz 비데오 신호 영상 구간 성분에 의해 발생되기가 매우 어렵다.
검출기(132)로부터의 검출된 버스트 마커는 비교기(134)의 한 입력과, 기준 전압 VREF을 수신하는 다른 입력에 인가된다. 검출된 버스트 마커 신호의 크기가 거의 모든 기대 상태하에 VREF를 초과함으로써, 비교기(134)는 동기 구간과 일치하는 출력 게이트 타이밍 신호를 발생시킨다. 게이트 신호는 동기 구간을 나타내며, 아래에 기술되는 바와같이 이용된다.
전술된 식(2)에서, 디코더(100)로부터의 디코더 복원 동기(DRS) 신호의 동기 최상 전압은 아래와 같다 : 즉,
Figure kpo00004
이득 증배기의 계수 GM는, 정확한 신호 이득 상태하에 검출기(132)의 출력에서 발생할 일정한 피크 대 피크 검출 동기 구간의 버스트 마커 전압(V1)대, 검출기(132)의 출력에서 실제 발생되는 가변 피크 대 피크 검출 버스트 마커 전압(V2)의 비이다. 따라서, 식 (2)은 아래 식(3) 또는 (3a)과 같이 정리될 수 있다 :
Figure kpo00005
또는
Figure kpo00006
정확한 비데오 신호 이득 상태 V1=V2하에, 즉 버스트 마커 진폭이 정확하며, DRS 동기 최상 레벨은 정확한 비데오 신호 이득 상태에 대해 바라는 바대로 +1.0볼트이다.
식(3a)으로 표시된 전달 함수는 증폭기(140) 및 차동 증폭기(142)를 포함한 제4도의 네트워크부에 의해 구현될 수 있다.
증폭기(140)는 일정한 증폭 계수 K=1.143/V1를 갖는 검출 신호 V2를 해석하는데, 여기서 V1은 상수이다. 증폭기(140)는 제각기 1보다 크거나, 작거나 동일한 K의 값에 대한 증폭기, 감쇠기 또는 단일 이득 증폭기로서 작용한다. 증폭기로부터의 출력 신호는 차동 증폭기(142)의 반전 입력(-)에 인가된다. +2.143볼트의 기준 전압은 차동 증폭기(142)의 비반전 입력(+)에 인가된다. 증폭기(142)는 식(3a)에 따라 출력 DRS 전압을 제공한다.
증폭기(142)로부터의 DRS 출력 전압은 전자 스위치(145)의 한 입력과, 예를들어 디코더(100)의 입력 회로로부터 인출되는 바와같이 억압 동기 비데오 신호를 수신하는 다른 입력에 인가된다. 각 동기 구간시에, 스위치(145)가 DRS 전압을 디코더 출력으로 전송하기 위해 나타낸 위치부내에 위치되도록 스위치(145)의 위치부는 비교기(134)의 출력으로부터 게이트 신호에 의해 제어된다. 다른 시간에, 게이트 신호가 부재할시에, 스위치(145)는 다른 위치부내에 위치됨으로써, 비데오 신호의 잔여부가 디코더 출력으로 전송된다. 따라서, 각 동기 구간시에, 스위치(145)는 억압 동기 비데오 신호내의 버스트 마커를 증폭기(142)에서의 DRS 전압으로 대체함으로써, 디코더의 출력에서의 복원된 동기 성분을 갖는 비데오 신호를 발생시킨다.
전술된 바와같이, 복원된 동기 비데오 신호의 동기 최상 전압은 예를들어 정확한 신호 이득 상태하에서는 +1.0볼트보다 적다. 후자의 상태는 인터페이스 네트워크(110)에 의해 감지되며, 상기 네트워크는 정확한 비데오 신호 이득을 발생시키도록 수상기의 AGC 회로를 조절한다. 부정확한 비데오 신호 이득 상태하에, 수신기의 AGC 회로는 비데오 신호 이득을 소정의 정확한 이득으로 점차로 변화시키기 위한 디코더(100)의 DRS 출력 레벨에 관계된 인터페이스 네트워크(110)의 제어 전류 출력에 응답한다. 상기 AGC 회로 동작으로, 디코더(100)의 입력에 인가된 억압 동기 비데오 신호의 진폭이 정확한 피크 대 피크 비데오 신호 진폭에 점차로 접근하며, 디코더(100)의 출력으로부터의 비데오 신호 A 및 C의 복원 동기 성분은 소정의 정확한 값 +1.0볼트에 점차로 접근한다.
정상 및 억압 동기 상태 양자에 대한 수신기의 AGC 시스템의 작동에 대해서는 제5 내지 8도에 관해 아래에 상세히 기술한다.
제5도는 제1도의 수신기 비데오 AGC 시스템을 간략화시킨 버전을 도시한 것이며, 여기서 대응하는 소자는 같은 참조번호로 확인된다. AGC 검출기(62), 음 피크 검출기는 검출된 기저대 비데오 신호의 음 피크치에 관계된 전압, 즉 종래 텔레비젼 신호 경우의 동기 최상 전압을 커패시터(64)에 충전시킨다. 저항(65)은 AGC 커패시터(69)의 충전 성분을 나타내는 전류 I로 커패시터(64)상의 전압을 변환시킨다. 인터페이스 네트워크(110)에 결합된 전류원에 의해 전도된 전류 I'는 커패시터(69)의 방전 성분을 나타낸다. 전류I'의 크기는 소정의 억압 동기 상태의 성질에 따라 변한다.
전류 I 및 I'의 차와 같은 총계 AGC 전류 IT는 커패시터(69)의 네트 충전 전류를 나타내고, 증폭기(65 및 70)를 통해 수신기의 AGC 회로로 전달되는 커패시터(69) 양단의 전압을 발생시키는 역할을 한다. 전류 IT는 정확한 이득 정상 상태에서 0이다.
AGC 검출기(62)는 제6도에 도시된 바와같이 이득 변화 대 전류 전도 특성을 나타낸다. 상기 검출기는 +0.5db의 이득 증가와 -0.5db의 이득 감소까지는 선형 이득 변화 및 상하 +0.5db 및 -0.5db의 이득변화에 대한 비선형 응답을 나타낸다. 검출기(62)는 정 포화 전류 출력 Is(+)이나 부 포화 전류 출력 Is(-)을 나타내는 비선형 경우의 포화 영역내에서 동작한다. 포화 영역에서, 커패시터(69)상의 전압이 변화되는 율은 AGC 제어 루트의 안정성을 유지하도록 제한다. 도시된 바와같은 선형 및 비선형(포화)영역에 따른 AGC 검출기의 특성은 공지되어, 텔레비젼 수상기 AGC 시스템내에서 널리 이용된다.
억압 동기 상태하에 수신기에 접속된 디코더에 따라, 정확한 비데오 신호 이득은 정상 상태 동안에 설정된다. 수신기의 내부 AGC 시스템은 단지 억압 동기 신호 상태하에 정확한 이득을 얻을 수 없고, 고 이득에 따른 비데오 신호를 발생시킨다. 디코더(100), 인터페이스(110) 및 수신기의 실제 내부 AGC 시스템을 포함한 전체 AGC 시스템은 수신기의 내부 AGC 시스템이 정확한 이득을 설정하도록 정상, 비억압 동기 상태하에만 작동하는 식과 유사한 식으로 작동한다.
정확한 이득이 성취되고, DRS 동기 최상 전압이 거의 +1.0볼트일 시의 정상 상태하에, 피크 검출기(62)의 출력으로부터의 단자(1)에 접속된 전류 I는 인터페이스(110)를 통해 단자(1)로부터 전도된 전류 I'와 거의 같다 : 즉, 인터페이스 전류 I'는 정확한 이득 상태를 유지하도록 전류 I에 대항한다.
제7 및 8도는 정상 동기 및 억압 동기 비데오 신호 양자에 관해 정확한 이득(정상상태) 및 부정확한 이득상태에 대한 시스템을 동작을 나타낸 것이다. 제7도에 도시된 바와같이, 거의 +1.0볼트인 DRS 동기 최상 전압에 의해 표시되는 정상 상태의 정확한 이득 상태 동안에, 전류 I 및 I' 양자는 크기가 검출기 포화전류 Is(+)와 같으며, AGC 전류 IT는 0이 되어 이득이 변하지 않는다. 제7도는 또한(정확하게 되기 전에) +1.0볼트보다 적은 디코더 복원 동기 최상 전압에 따른 부정확한 고이득 상태와, (초기에) +1.0볼트보다 큰 디코더 복원 동기 최상 전압에 따른 부정확한 저이득 상태에 대한 전류 I, I' 및 IT의 크기를 나타낸다. 고이득 상태는 통상적으로 억압 동기 신호에 직면된다. 저이득 상태는 흔하지 않지만, 정확한 이득이 성취되기 바로 전에 DRS 이득 제어 동작이 안정화하기 전에 발생하는 "과정확성(over correction)에 의해 순간적으로 일어날 수 있다.
제7도의 표내에 도시된 인터페이스 전류 I'의 값은 제8도에 도시된 인터페이스 네트워크(110)의 전압대 전류 응답에 따라 발생한다.
제8도에 도시된 바와같이, 인터페이스 네트워크(110)는 DRS 동기 최상 전압이 정확한 신호 이득 상태하에 +1.0볼트와 거의 같을 시에 13배의 포화 전류 Is(+)와 동일한 출력 전류 I'를 발생시킨다. "13배" 증배기 계수는 인터페이스 네트워크가 출력전류 I'를 발생시키기 때문에 디코더(100)로부터의 DRS 신호에 응답하는 각 수평 동기 구간시에만 요구된다. 즉, 전류 I'는 연속 DC 전류보다 오히려 수평을 전류 펄스이다. 수평 동기 구간은 전체 수평선 구간의 약 1/3만 에워싸인다. "13배"증배기가 없이, Is및 2Is레벨에 도달하는 인터페이스 출력 전류 I'는 바람직한 Is및 2Is레벨을 발생시키도록 요구되는 레벨의 1/13만을 평균한 것이다. "13배"증배기는 전류 I'가 Is및 2Is레벨에 확실히 도달할 수 있다. 인터페이스 네트워크(110)는 동작치 않아(비전도함), 대략 +1.3볼트거나 그 보다 큰 입력 전압에 대해 거의 0인 출력 전류를 발생시키는데, 여기서, +1.3볼트는 정확한 이득에 따른 복원 동기 신호의 귀선 소거 레벨에 대응한다. 파괴점(breakpoint) 전압 +0.93볼트 및 +1.06볼트는 제6도에 도시된 AGC 검출기 특성과 일치하는 결과를 성취하도록 요구된 전압이다. 특히, 제8도의 인터페이스 전달 특성에 대한 파괴점 전압 +0.93볼트 및 +1.06볼트는 제각기 제6도의 AGC 검출기 특성에 대한 -0.5db 및 +0.5db 이득 변화 파괴점에 관계한다. 일례로, 0 내지 -0.5db의 선형 감소 이득(제6도)은 +1.0 내지 +0.93볼트의 DRS 동기 최상 전압에 결합된다(제8도). 제6도에서, -0.5db 내지 -1.0db 및 그 이상의 비선형 이득 감소 영역은 제8도내에서 +0.93볼트 이하의 DRS 동기 최상 볼트에 결합된다.
제8도의 전달 특성은 인터페이스 네트워크(110)내에서 결합된 전류원을 갖는 차동 비교기에 의해 표시된다. 예를들면, 상기 비교기는 공통 전류원에 결합된 상호 접속된 에미터를 갖는 서로 다르게 접속된 한상의 트랜지스터를 포함한 형태이다. 출력 전류는 단자(1)를 통해 커패시터(69)에 결합된 한 트랜지스터의 콜레터 출력을 통해 전도된다. 차동 비교기의 이득 및 바이어싱으로 결정되는 바와같이, 비교기는 0.93V 파괴점까지의 포화 영역, +0.93V 및 +1.06V 파괴점사이의 선형 전이 영역과, +1.06V 파괴점 이상의 차단영역을 나타낸다.
공개된 장치는 또한 비데오 카세트 레코더(VCR)와 결합하여 이용될 수 있다. 그러한 경우에 있어서 스크램블되고 억압된 동기 텔레비젼 신호는 입력 신호로서 VCR내의 인터페이스 네트워크에 제공되는 복원 동기 비데오 신호를 발생시키기 위해 디코더에 인가된다. 인터페이스 네트워크는 제어신호를 VCR의 AGC회로에 제공하며, VCR은 이득 제어 복원 동기 비데오 정보 신호를 디코더 인터페이스 네트워크를 포함하지 않는 텔레비젼 수상기에 제공한다.

Claims (7)

  1. 방송형 텔레비젼 신호를 처리하고, 스크램블된 텔레비젼 신호에 응답하는 비데오 신호 디코더(100)로 이용되는 시스템으로서, 상기 시스템은 방송형 텔레비젼 신호를 수신하기 위한 입력 수단(40)과, 검출된 기저대 비데오 신호의 귀선 소거 구간시에 노이즈 성분을 포함하기 쉬운 상기 검출된 비데오 신호를 발생시키기위해 수신된 텔레비젼 신호에 응답하는 비데오 검출기(52, 54, 59)수단을 포함한 비데오 신호 채널, 억압된 귀선 소거 구간의 노이즈 성분을 갖는 출력 비데오 신호를 제공하기 위해 상기 검출된 비데오 신호에 응답하는 노이즈 억압 수단(56) 및, 스크램블된 텔레비젼 신호내의 상기 노이즈 억압 수단의 동작을 방해하기 위한 방해 수단(58)을 구비하는 것을 특징으로 하는 방송형 텔레비젼 신호처리 시스템.
  2. 제1항에 있어서, 상기 시스템은 비스크램블된 방송형 텔레비젼 신호와 스크램블된 방송형 텔레비젼 신호를 처리하며, 상기 비데오 검출 수단은 검출되어 비스크램되고 스크램블된 비데오 신호를 제공하기 위해 수신되어 비스크램블되고 스크램블된 텔레비젼 신호에 응답하며, 상기 노이즈 억압 수단은 비데오 신호 귀선 소거 구간시에 억압된 노이즈 성분을 갖는 출력 비데오 신호를 제공하며, 상기 디코더 수단(100)은 디스크램블된 비데오 신호를 제공하기 위해 스크램블되고 검출된 비데오 신호에 응답하며, 상기 방해 수단(158)은 스크램블된 비데오 신호를 디스크램블하고, 제어 신호를 상기 노이즈 억압 수단의 제어 입력에 결합하여 그의 동작을 방해하는 상기 디코더로 표시된 상기 제어 신호를 제공하는 것을 특징으로 하는 방송형 텔레비젼 신호 처리 시스템.
  3. 제1항에 있어서, 상기 입력 수단은 중간 주파수(IF) 신호를 발생시키기 위한 수단을 포함하며, 상기검출 수단(52, 54, 59)은 상기 검출된 기저된 비데오 신호를 발생시키기 위해 상기 IF 신호에 응답하며, 이득 제어 수단(62)은 상기 입력 수단에 결합된 출력 및 입력을 구비하며, 상기 노이즈 억압 수단(56)은 억압된 궈선 소거 구간 노이즈 성분을 갖는 상기 출력 비데오 신호를 상기 이득 제어 수단의 상기 입력과 상기 디코더(100)에 제공하는 것을 특징으로 하는 방송형 텔레비젼 신호 처리 시스템.
  4. 제1, 2 또는 3항에 있어서, 상기 스크램블된 텔레비젼 신호는 상기 디코더에 의해 복원되는 억압 동기(sync)성분을 나타내는 것을 특징으로 하는 방송형 텔레비젼 신호 처리 시스템.
  5. 제1, 2 또는 3항에 있어서, 상기 노이즈 억압 수단(56)은 상기 귀선 소거 구간시에 노이즈 성분을 나타내는 제1제어 신호에 응답하는 선정된 전압을 선택적으로 상기 검출된 비데오 신호에 결합하기 위한 수단(160)을 구비하며, 상기 방해 수단은 스크램블된 비데오 신호를 디스크램블하기 위해 상기 디코더를 나타내는 제2제어 신호를 발생시키기 위한 수단(58, 150)을 구비하는데, 상기 제2제어 신호는 동작을 방해하기 위한 상기 노이즈 억압 수단에 인가되는 것을 특징으로 하는 방송형 텔레비젼 신호 처리 시스템.
  6. 제1,2 또는 3항에 있어서, 상기 노이즈 억압 수단은, 검출된 비데오 신호를 수신하기 위한 입력, 기준 전압(VREF)을 수신하기 위한 입력 및 제어 신호를 제공하기 위한 출력을 갖는 비교기(160)와, 검출된 비데오 신호를 수신하기 위한 입력, 기준 전압(Vs)을 수신하기 위한 입력, 상기 비교기 출력으로부터의 상기 제어 신호에 응답하는 스위칭 제어 입력과, 상기 노이즈 억압 수단이 상기 입력 및 상기 디코더에 결합된 출력을 갖는 스위칭 수단(165)을 구비하는 것을 특징으로 하는 방송형 텔레비젼 신호 처리 시스템.
  7. 제1항에 있어서, 상기 방해 수단은 기준 전압(3.5V)을 수신하기 위한 입력, 스크램블된 비데오 신호를 디스크램블하기 위해 상기 디코더를 나타내는 신호를 수신하기 위한 입력과, 상기 노이즈 억압 수단의 제어 입력에 제어 신호를 제공하기 위한 출력을 갖는 비교기(58)를 포함하는 것을 특징으로 하는 방송형 텔레비젼 신호 처리 시스템.
KR1019870000218A 1986-01-15 1987-01-14 스크램블된 비데오 신호 처리용 시스템 KR950002668B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/819,412 US4670904A (en) 1986-01-15 1986-01-15 System for processing a scrambled video signal
US819,412 1986-01-15

Publications (2)

Publication Number Publication Date
KR870007635A KR870007635A (ko) 1987-08-20
KR950002668B1 true KR950002668B1 (ko) 1995-03-24

Family

ID=25228079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870000218A KR950002668B1 (ko) 1986-01-15 1987-01-14 스크램블된 비데오 신호 처리용 시스템

Country Status (9)

Country Link
US (1) US4670904A (ko)
JP (1) JPS62171390A (ko)
KR (1) KR950002668B1 (ko)
CA (1) CA1275727C (ko)
DE (1) DE3701030A1 (ko)
FR (1) FR2593010B1 (ko)
GB (1) GB2185669B (ko)
HK (1) HK118994A (ko)
SG (1) SG24592G (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965825A (en) * 1981-11-03 1990-10-23 The Personalized Mass Media Corporation Signal processing apparatus and methods
JPS6448584A (en) * 1987-08-18 1989-02-23 Alps Electric Co Ltd Catv converter
US4901351A (en) * 1987-09-07 1990-02-13 Kabushiki Kaisha Toshiba Video signal scramble system
GB2233184B (en) * 1989-05-26 1993-05-19 Pioneer Electronic Corp Catv terminal unit having an improved descrambling operation
JPH04115790A (ja) * 1990-09-05 1992-04-16 Sharp Corp 同期回路
US5133009A (en) * 1990-10-04 1992-07-21 Thomson Consumer Electronics, Inc. Method and apparatus for defeating the operation of an ic built-in noise inverter
FI90612C (fi) * 1992-03-11 1994-02-25 Salon Televisiotehdas Oy Menetelmä ja dekooderi koodatun videosignaalin salauksen purkamiseksi
US5862219A (en) * 1995-05-12 1999-01-19 General Instrument Corporation Cable television setback decoder automatic control
US5812665A (en) * 1995-06-08 1998-09-22 Ictv, Inc. Switched channel system
JP2001526503A (ja) * 1997-12-09 2001-12-18 アイシーティーブイ・インク 分配されたスクランブル方法及びシステム
JP2003018565A (ja) * 2001-06-28 2003-01-17 Pioneer Electronic Corp 映像信号伝送装置
US8074248B2 (en) 2005-07-26 2011-12-06 Activevideo Networks, Inc. System and method for providing video content associated with a source image to a television in a communication network
US9826197B2 (en) 2007-01-12 2017-11-21 Activevideo Networks, Inc. Providing television broadcasts over a managed network and interactive content over an unmanaged network to a client device
US9042454B2 (en) 2007-01-12 2015-05-26 Activevideo Networks, Inc. Interactive encoded content system including object models for viewing on a remote device
AU2011315950B2 (en) 2010-10-14 2015-09-03 Activevideo Networks, Inc. Streaming digital video between video devices using a cable television system
WO2012138660A2 (en) 2011-04-07 2012-10-11 Activevideo Networks, Inc. Reduction of latency in video distribution networks using adaptive bit rates
US10409445B2 (en) 2012-01-09 2019-09-10 Activevideo Networks, Inc. Rendering of an interactive lean-backward user interface on a television
US9800945B2 (en) 2012-04-03 2017-10-24 Activevideo Networks, Inc. Class-based intelligent multiplexing over unmanaged networks
US9123084B2 (en) 2012-04-12 2015-09-01 Activevideo Networks, Inc. Graphical application integration with MPEG objects
WO2014145921A1 (en) 2013-03-15 2014-09-18 Activevideo Networks, Inc. A multiple-mode system and method for providing user selectable video content
US9219922B2 (en) 2013-06-06 2015-12-22 Activevideo Networks, Inc. System and method for exploiting scene graph information in construction of an encoded video sequence
US9294785B2 (en) 2013-06-06 2016-03-22 Activevideo Networks, Inc. System and method for exploiting scene graph information in construction of an encoded video sequence
EP3005712A1 (en) 2013-06-06 2016-04-13 ActiveVideo Networks, Inc. Overlay rendering of user interface onto source video
US9788029B2 (en) 2014-04-25 2017-10-10 Activevideo Networks, Inc. Intelligent multiplexing using class-based, multi-dimensioned decision logic for managed networks

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2803700A (en) * 1952-03-01 1957-08-20 Rca Corp Signal level control of noise cancellation tube conduction threshold
US4042959A (en) * 1976-05-07 1977-08-16 Gte Sylvania Incorporated Noise suppression circuit
US4212032A (en) * 1978-08-18 1980-07-08 Rca Corporation Synchronization and gain control circuit
US4408225A (en) * 1981-07-06 1983-10-04 Zenith Radio Corporation Subscription television decoder
US4706285A (en) * 1985-12-24 1987-11-10 Rca Corporation Automatic gain control of a scrambled video signal

Also Published As

Publication number Publication date
JPS62171390A (ja) 1987-07-28
GB8700795D0 (en) 1987-02-18
DE3701030C2 (ko) 1988-11-17
KR870007635A (ko) 1987-08-20
HK118994A (en) 1994-11-04
FR2593010A1 (fr) 1987-07-17
GB2185669A (en) 1987-07-22
FR2593010B1 (fr) 1991-06-07
GB2185669B (en) 1989-10-25
CA1275727C (en) 1990-10-30
SG24592G (en) 1992-05-15
US4670904A (en) 1987-06-02
DE3701030A1 (de) 1987-07-16
JPH0462631B2 (ko) 1992-10-07

Similar Documents

Publication Publication Date Title
KR950002668B1 (ko) 스크램블된 비데오 신호 처리용 시스템
KR950006240B1 (ko) 비데오 신호 처리 시스템
KR950002667B1 (ko) 방송형 텔레비젼 신호 처리 장치
KR100243448B1 (ko) 텔레비젼 수상기내의 신호처리 시스템
US5512958A (en) System for controlling the effects of noise in television receivers
US5113439A (en) Catv terminal and video apparatus having a noise eliminating circuit
US4852164A (en) Pulse generating apparatus
US4870297A (en) Circuitry for removing information from, or modifying information in, the vertical interval of a television signal
US4928309A (en) Method and apparatus for descrambling a television signal
US5220426A (en) Circuitry for removing information from, or modifying information in, the vertical interval of a television signal
US4500921A (en) AGC Arrangement for a television system
USRE40689E1 (en) Method and apparatus for disabling anti-copy protection system in video signals
KR100210253B1 (ko) 스크램블 신호 검출회로
JPS623974Y2 (ko)
KR970004922Y1 (ko) 세캄 컬러신호의 게이트 펄스 자동 조절회로
KR100210254B1 (ko) 디스크램블 회로
KR100191462B1 (ko) 드롭 아웃 검출 시스템
EP0479610A2 (en) Television receiver
JPS639385A (ja) 磁気映像再生装置
JPS61293087A (ja) Ａｆｃ装置
JPS5857028B2 (ja) 双方向ｃａｔｖシステム

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020216

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee