KR950002322B1

KR950002322B1 - Picture compensating circuit for monitor

Info

Publication number: KR950002322B1
Application number: KR1019920015076A
Authority: KR
Inventors: 안효열
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1992-08-21
Filing date: 1992-08-21
Publication date: 1995-03-16
Also published as: KR940005082A

Abstract

The circuit for compensating the screen distortions according to the deflection angle of beams and the beam location on a screen, includes a vertical output circuit (1) for outputting vertical output signals (V3), an integrator (2) for integrating the signal (V3), a trapezoid gain controller (3) for outputting a gain-controlled compensating signal (V5), a waveform generator (4) for receiving signals (V2,V5) to generate a parabolic signal (V6), a bobbin-shaped gain controller (6) for outputting a gain-controlled compensating signal (V7), a constant voltage circuit (5), a differential amplifier (7) for receiving the signals (V6,V7), and an output (8) for outputting a phase-inverted parabolic signal (V9).

Description

Monitor correction circuit

제 1 도는 종래 모니터의 화면 보정회로도.1 is a screen correction circuit diagram of a conventional monitor.

제 2 도는 제 1 도에 있어서, 각부의 파형도.2 is a waveform diagram of each part in FIG.

제 3 도는 본 발명 모니터의 화면 보정회로도.3 is a screen correction circuit diagram of the monitor of the present invention.

제 4 도는 제 3 도에 있어서, 각부의 파형도.4 is a waveform diagram of each part in FIG.

제 5 도는 a,b는 수직위치 조정에 따른 화면의 상태도.5 is a, b is a state diagram of the screen according to the vertical position adjustment.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 11 : 수직출력부 2 : 적분회로1, 11: vertical output unit 2: integrating circuit

3 : 사다리꼴이득조정부 4 : 파형발생부3: trapezoidal gain adjusting unit 4: waveform generating unit

5 : 정전압부 6 : 실패꼴이득조정부5: constant voltage part 6: failure shape gain adjusting part

7 : 차동증폭부 8 : 신호출력부7: differential amplifier 8: signal output

12 : 직류전압설정부 OP₁, OP₁₁: 연산증폭기.12: DC voltage setting part OP ₁ , OP ₁₁ : operational amplifier.

본 발명은 모니터의 화면 보정기술에 관한 것으로, 특히 평면 CDT를 적용하는 모니터에 수직위치를 가변할때 CDT의 특성인 빔의 편향각과 화면의 빔위치에 따라 화면에 왜곡을 보정하는 모니터의 화면 보정회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a screen correction technology for a monitor. In particular, when a vertical position is changed to a monitor to which a flat CDT is applied, a screen correction for a monitor for correcting distortion on the screen according to the beam deflection angle and the beam position of the screen, which are characteristics of the CDT It is about a circuit.

제 1 도는 종래 모니터의 화면 보정회로도로서 이에 도시한 바와 같이, 트랜지스터(Q₁), 저항(R₁-R₅), 가변저항(VR₁), 다이오드(D₁), 및 콘덴서(C₁),(C₂)로 구성되어 상기 가변저항(VR₁)조정에 따라 수직위치 조정에 따른 직류전압(Vd)을 출력하는 직류전압설정부(12)와, 연산증폭기(OP₁), 콘덴서(C₁) 및 저항(R₆)으로 구성되어 상기 직류전압설정부(12)의 출력(Vd)과 톱니파신호(V₃)를 입력받아 수직편향과 수직위치 가변을 위한 신호(V₄)를 출력하는 수직출력부(11)로 구성된 것으로, 이와같은 종래 회로의 동작과정을 제 2 도 각부의 파형도, 제 5 도 수직위치에 따른 화면의 상태도를 참조하여 설명하면 다음과 같다.1 is a screen correction circuit diagram of a conventional monitor, as shown therein, transistors Q ₁ , resistors R ₁ -R ₅ , variable resistors VR ₁ , diodes D ₁ , and capacitors C ₁ . , (C ₂ ) configured to output a DC voltage (Vd) according to the vertical position adjustment according to the adjustment of the variable resistor (VR ₁ ), the operational amplifier (OP ₁ ), the capacitor (C ₁ ) and a resistor (R ₆ ) to receive the output (Vd) and the sawtooth signal (V ₃ ) of the DC voltage setting unit 12 to output a signal (V ₄ ) for vertical deflection and vertical position change The operation of the conventional circuit, which is composed of the vertical output unit 11, will be described with reference to the waveform diagram of each part of FIG. 2 and the state diagram of the screen according to the vertical position of FIG. 5.

먼저, 직류전압설정부(12)의 가변저항(VR₁)을 조정하면 상기 가변저항(VR₁)과 저항(R₁)에 의한 전압(B⁺)의 분압(V₁)이 임의의 일정한 전압으로 설정되고 이 전압(V₁)이 트랜지스터(Q₁)의 베이스전위로 입력되어 상기 트랜지스터(Q₁)의 에미터전위로 변화하게 된다.First, when the variable resistor VR ₁ of the DC voltage setting unit 12 is adjusted, the divided voltage V ₁ of the voltage B ⁺ by the variable resistor VR ₁ and the resistor R ₁ is a predetermined constant voltage. is set to become the voltage (V ₁₎ is input to the base potential of the transistor (Q ₁₎ changes over the emitter ground of the transistor (Q _1).

이때, 가변된 트랜지스터(Q₁)의 에미터전위인 수직위치가 설정된 전압(V₂)을 안정되게 유지하기 위해 전압(B+)을 저항(R₄),(R₄)로 분압시키고 다이오드(D₁)에서 온도보상시켜 콘덴서(C₂)를 통해 일정한 전위의 직류전압(Vd)이 수직출력부(11)에 출력된다.At this time, and dividing the emitter grounds great voltage (B +) to maintain a stable voltage (V ₂₎ and the vertical position is set in the variable transistor (Q ₁₎ a resistance _{_{(R 4), (R 4}} ) a diode (D ₁ ), the temperature compensation by a capacitor (C ₂₎ direct-current voltage (Vd of constant potential via a) in is output to the vertical output section 11.

따라서, 수직출력부(11)의 연산증폭기(OP₁)는 반전단자(-)로 제 2 도a에 도시된 바와같은 톱니파신호(V₃)가 반전증폭되어 수직편향을 하게되고 비반전단자(+)로 입력받은 직류전압설정부(12)의 직류전압(Vd)이 가변됨에 따라 수직위치가 가변하게 된다. 즉 수직출력부(11)의 출력(V₄)이 수직편향코일에 입력되어 수직편향을 함과 아울러 수직위치가 상하로 가변하게 된다.Accordingly, the operational amplifier OP ₁ of the vertical output unit 11 is inverted terminal (−), and the sawtooth signal V ₃ as shown in FIG. 2A is inverted and amplified to make vertical deflection. As the DC voltage Vd of the DC voltage setting unit 12 received as +) is changed, the vertical position is changed. That is, the output V ₄ of the vertical output unit 11 is inputted to the vertical deflection coil to make a vertical deflection and to change the vertical position up and down.

그러나, 이와같은 종래 회로는 수직위치 조정을 위한 직류전압(Vd)이 하강되면 제 5 도a에 도시된 바와같이 원래의 화면(점선)이 아래로 내려가고 상기 직류전압(Vd)이 상승되면 제 5 도b에 도시된 바와같이 원래 화면(점선)이 위로 올라감으로써 사다리꼴 왜곡현상 및 실패꼴 왜곡현상이 발생하게 된다. 따라서, 직류전압(Vd)의 가변에 따라 화면이 상하로 움직이면 화면 왜곡현상이 발생되고, 특히, 평면 CDT에서 더욱 심한 화면 왜곡이 발생되는 문제점이 있었다.However, in the conventional circuit, when the DC voltage Vd for vertical position adjustment falls, as shown in FIG. 5A, the original screen (dotted line) goes down and when the DC voltage Vd rises, As shown in FIG. 5B, the original screen (dotted line) is moved upward to cause trapezoidal distortion and failure-type distortion. Therefore, when the screen moves up and down according to the change of the DC voltage Vd, screen distortion occurs, and in particular, there is a problem that more severe screen distortion occurs in the flat CDT.

본 발명은 이러한 문제점을 감안하여 수직편향 및 수직위치 가변을 위한 신호를 검출하여 사다리꼴 및 실패꼴 이득을 보정함으로써 수직위치에 관계없이 안정된 화면을 구현하는 모니터의 화면 보정회로를 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In view of these problems, the present invention has devised a screen correction circuit for a monitor that realizes a stable screen regardless of the vertical position by detecting a signal for vertical deflection and vertical position variation and correcting trapezoidal and fail-shaped gains. Referring to the drawings in detail as follows.

제 3 도는 본 발명 모니터의 화면 보정회로도로서 이에 도시한 바와같이, 연산증폭기(OP₁₁), 저항(R₂₀)및 가변저항(VR₁₃)으로 구성하여 분압(V₁)과 톱니파신호(V₂)를 입력받아 수직출력신호(V₃)를 출력하는 수직출력부(1)와, 저항(R₁),(R₂) 및 콘덴서(C₁),(C₂)로 구성하여 상기 수직출력부(1)의 출력신호(V₃)를 적분하는 적분회로(2)와, 트랜지스터(Q₁₁), 저항(R₃-R₇) 및 가변저항(VR₁₁)로 구성하여 상기 적분회로(2)의 출력(V₄)에 따라 직류전압(V₅)을 가변시켜 사다리꼴 이득을 조정하는 사다리꼴이득조정부(3)와, 저항(R₈)을 통해 톱니파신호(V₂)를 입력받아 상기 사다리꼴보정부(3)의 출력(V₆)에 따라 파라볼라신호(V₆)를 출력하는 파형발생부(4)와, 제너다이오드(ZD₁₁), 콘덴서(C₄) 및 저항(R₁₃),(R₁₄)로 구성하여 전압(B⁺)을 입력받아 일정레벨의 전압(V₇)을 유지하는 정전압부(5)와, 가변저항(VR₁₂), 저항(R₁₉), 콘덴서(C₆) 및 다이오드(D₁₁)로 구성하여 상기 적분회로(2)의 출력(V₄)에 따라 실패꼴 이득을 조정하는 실패꼴이득조정부(6)와, 트랜지스터(Q₁₂-Q₁₄), 저항(R_9-R₁₂,R₁₅-R₁₇) 및 콘덴서(C₃),(C₅)로 구성하여 상기 파형발생부(4)의 출력(V₆)에 따라 스위칭되어 상기 정전압부(5)의 출력(Vd)과 실패꼴이득조정부(6)의 출력(V₇)을 차동증폭하는 차동증폭부(7)와, 트랜지스터(Q₅) 및 저항(R₁₆),(R₁₈)으로 구성하여 상기 차동증폭부(7)의 출력(V₈)에 따라 반전된 파라볼라신호(V₉)를 출력하는 신호출력부(8)로 구성한 것으로, 이와같이 구성한 본 발명 모니터의 화면 보정회로의 작용 및 효과를 제 4 도 각부의 파형도.3 is a screen correction circuit diagram of the monitor of the present invention, as shown therein, comprising an operational amplifier OP ₁₁ , a resistor R ₂₀ , and a variable resistor VR ₁₃ to divide a voltage V ₁ and a sawtooth signal V _2. ) And a vertical output unit (1) for receiving a vertical output signal (V ₃ ) and a resistor (R ₁ ), (R ₂ ) and condensers (C ₁ ), (C ₂ ) The integrating circuit 2 comprises an integrating circuit 2 that integrates the output signal V ₃ of (1), a transistor Q ₁₁ , a resistor R ₃ -R ₇ , and a variable resistor VR ₁₁ . The trapezoidal correction unit receives a sawtooth wave signal V ₂ through a trapezoidal gain adjusting unit 3 for adjusting the trapezoidal gain by varying the DC voltage V ₅ according to the output V ₄ and the resistance R ₈ . Waveform generator 4 for outputting parabola signal V ₆ in accordance with output V ₆ , zener diode ZD ₁₁ , capacitor C ₄ , and resistor R ₁₃ , R _14. ) formed by the input voltage (B ⁺⁾ to receive a predetermined level of I Constant-voltage unit for maintaining (V _7), (5) and an output of the variable resistor (VR _12), resistor (R _19), a capacitor (C ₆₎ and a diode (D ₁₁₎ and composed of the integration circuit (2) ( A fail-form gain adjusting unit 6 for adjusting the fail-form gain according to V ₄ ), the transistors Q ₁₂ -Q ₁₄ , the resistors R _9- R ₁₂ , R ₁₅ -R ₁₇ , and the capacitor C ₃ , (C ₅ ) and is switched according to the output (V ₆ ) of the waveform generator (4) to output the output (Vd) of the constant voltage section (5) and the output (V ₇ ) of the fail-shaped gain adjusting section (6). A parabolic signal inverted in accordance with the output V ₈ of the differential amplifier 7 composed of a differential amplifier 7, a transistor Q ₅ , and resistors R ₁₆ and R _{18 that} are differentially amplified. And a signal output section 8 for outputting V ₉ ), the waveforms of each of which are shown in FIG.

제 5 도 수직위치 조정에 따른 화면의 상태도를 참조하여 상세히 설명하면 다음과 같다.5 will be described in detail with reference to the state diagram of the screen according to the vertical position adjustment.

먼저, 수직출력부(1)에 입력한 제 4 도a에 도시한 바와같은 톱니파신호(V₂)가 연산증폭기(OP₁₁)의 반전단자(-)에 입력하여 제 4 도b에 도시한 바와같은 수직출력신호(V₃)가 출력할때 전압(B⁺)이 일측에 입력한 가변저항(VR₁₃)을 조정하면 상기 가변저항(VR₁₃)과 저항(R₂₀)에 의한 분압(V₁)이 상기 연산증폭기(OP₁₁)의 비반전단자(+)에 입력하고, 상기 분압(V₁)레벨의 변화에 따라 수직출력신호(V₃)가 가변하여 화면의 수직위치가 상하로 이동한다.First, the sawtooth signal V ₂ input to the vertical output unit 1 is input to the inverting terminal (−) of the operational amplifier OP ₁₁ as shown in FIG. 4B. When the same vertical output signal V ₃ is output, the voltage B ⁺ adjusts the variable resistor VR ₁₃ input to one side, and the divided voltage V ₁ by the variable resistor VR ₁₃ and the resistor R ₂₀ is adjusted. ) Is input to the non-inverting terminal (+) of the operational amplifier (OP ₁₁ ), and the vertical output signal (V ₃ ) is changed in accordance with the change in the divided voltage (V ₁ ) level to move the vertical position of the screen up and down .

이때, 적분회로(2)는 수직출력부(1)의 출력(V₃)을 저항(R₁),(R₂) 및 콘덴서(C₁),(C₂)를 통해 적분하여 적분신호(V₄)를 사다리꼴이득조정부(3)와 실패꼴이득조정부(6)에 출력한다.At this time, the integrating circuit 2 integrates the output V ₃ of the vertical output unit 1 through the resistors R ₁ , R ₂ , and the capacitors C ₁ , C ₂ to integrate the integrated signal V. ₄ ) is output to the trapezoidal gain adjusting unit 3 and the failing form gain adjusting unit 6.

그리고, 사다리꼴이득조정부(3)는 초기에 화면이 중심에 있도록 가변저항(VR₁₁)을 조정하여 직류전압인 사다리꼴이득신호(V₆)의 전위를 설정함으로써 화면중심에서 사다리꼴 왜곡이 발생하지 않도록 하는데, 이상태에서 수직위치조정단자인 수직출력부(1)의 가변저항(VR₁₃)을 상하로 이동하면 제 5 도ab에 도시한 바와같은 원래의 화면(점선)이 상하로 이동하여 사디리꼴 왜곡이 발생한다.In addition, the trapezoidal gain adjusting unit 3 initially adjusts the variable resistor VR ₁₁ so that the screen is at the center to set the potential of the trapezoidal gain signal V ₆ , which is a DC voltage, so that trapezoidal distortion does not occur at the center of the screen. the vertical position adjusting variable resistor (VR _13), a moving up and down the fifth be the original screen (dotted line) as shown in ab is moved up and down Saadi rikkol distortion of the terminal perpendicular to the output section (1) in this state Occurs.

따라서, 사디리꼴이득조정부(3)의 트랜지스터(Q₁₁)의 베이스전위가 사다리꼴 왜곡이 발생한 양만큼 수직위치에 따라 변화하여 상기 트랜지스터(Q₁₁)의 에미터전위가 변화함으로써 사디리꼴이득신호(V₅)의 전위를 변화시켜 사다리꼴 왜곡현상을 보정하고, 상기 사디리꼴이득신호(V₅)를 파형발생부(4)에 출력한다.Accordingly, the base potential of the transistor Q ₁₁ of the sadi- lar gain adjustment unit 3 changes according to the vertical position by the amount of trapezoidal distortion, and the emitter potential of the transistor Q ₁₁ is changed so that the quadrilateral gain signal V _The trapezoidal distortion phenomenon is corrected by changing the potential of ₅ ), and the quadratic gain signal V ₅ is output to the waveform generator 4.

이때, 제 4 도a에 도시한 바와같은 톱니파신호(V₂)가 저항(R₈)을 통해 입력한 파형발생부(4)는 저항(R₉)과 콘덴서(C₃)를 통해 제 4 도c에 도시한 바와같은 파라볼라신호(V₆)를 발생시켜 차동증폭부(7)에 출력하고 상기 차동증폭부(7)의 트랜지스터(Q₁₂)는 상기 파형발생부(4)의 출력(V₆)에 따라 스위칭하여 전류원으로 동작한다.At this time, the waveform generator 4 input to the sawtooth wave signal (V ₂ ) through the resistor (R ₈ ) as shown in Figure 4a through the resistor (R ₉ ) and the capacitor (C ₃ ) A parabolic signal V ₆ , as shown in c, is generated and output to the differential amplifier 7, and the transistor Q ₁₂ of the differential amplifier 7 is an output V ₆ of the waveform generator 4. Switch to and operate as a current source.

그리고, 정전압부(5)는 전압(B⁺)을 입력받아 제너다이오드(ZD₁₁) 및 콘덴서(C₄)를 통해 일정레벨의 전위(Vd)를 차동증폭부(7)의 트랜지스터(Q₁₃)의 베이스에 출력하고, 실패꼴이득조정부(6)는 적분회로(2)의 출력(V₄)이 입력한 상태에서 가변저항(VR₁₂)을 조정하여 상기 차동증폭부(7)의 트랜지스터(Q₁₄)의 베이스전위(V₇)를 변화시킴으로써 실패꼴 왜곡을 보정한다.In addition, the constant voltage unit 5 receives the voltage B ⁺ and transmits the potential Vd at a predetermined level through the zener diode ZD ₁₁ and the capacitor C ₄ to the transistor Q ₁₃ of the differential amplifier 7. And the fail-shaped gain adjusting unit 6 adjusts the variable resistor VR ₁₂ while the output V ₄ of the integrating circuit 2 is inputted to the transistor Q of the differential amplifier 7. ₁₄ ) to correct the failure shape distortion by changing the base potential (V ₇ ).

이때, 수직출력부(1)의 가변저항(VR₁₃)을 가변하면 제 5 도ab에 도시한 바와같은 원래 화면(점선)이 화면의 상하로 이동한 후 화면에 실패꼴 왜곡이 발생하고 이 수직위치 가변에 따라 적분회로(2)의 출력(V₄)이 왜곡량만큼 변화하여 실패꼴이득조정부(6)에 출력한다.At this time, if the variable a variable resistor (VR ₁₃₎ of the vertical output section (1) of claim 5, also, the original screen (dotted line) is a post form distortion failure to scroll up and down in the screen generated as shown in ab, and the vertical The output V ₄ of the integrating circuit 2 changes by the amount of distortion in accordance with the positional change and outputs to the fail-shaped gain adjusting section 6.

이에따라, 차동증폭부(7)는 파형발생부(4)의 출력(V₆)에 따라 트랜지스터(Q₁₂)가 전류원으로 작동할때 트랜지스터(Q₁₃)의 베이스에 입력한 정전압부(5)의 출력(Vd)을 기준전위로 하여 트랜지스터(Q₁₄)의 베이스에 실패꼴이득조정부(6)의 출력(V₇)이 입력하면 상기 트랜지스터(Q₁₃)는 에미터전류를 변화시키고 이 트랜지스터(Q₁₃)의 에미터전류 변화는 콘덴서(C₅)와 저항(R₁₇)를 통해 상기 트랜지스터(Q₁₄)의 베이스에 피드백되어 상기 트랜지스터(Q₁₂)의 콜렉터에 전류변화가 발생한다.Accordingly, the differential amplification unit 7 is configured of the constant voltage unit 5 input to the base of the transistor Q ₁₃ when the transistor Q ₁₂ operates as a current source according to the output V ₆ of the waveform generator 4. When the output V ₇ of the fail-shaped gain adjusting unit 6 is input to the base of the transistor Q ₁₄ with the output Vd as the reference potential, the transistor Q ₁₃ changes the emitter current and the transistor Q ₁₃ . The emitter current change of ₁₃ is fed back to the base of the transistor Q ₁₄ through the capacitor C ₅ and the resistor R ₁₇ to generate a current change in the collector of the transistor Q ₁₂ .

따라서, 차동증폭부(7)의 트랜지스터(Q₁₃)의 콜렉터로 차동증폭신호(V₈)가 신호출력부(8)의 저항(R₁₆)을 통해 트랜지스터(Q₁₅)의 베이스에 출력하여 제 4 도d에 도시한 바와같은 반전된 파라볼라신호(V₉)가 출력한다.Accordingly, the differential amplification signal V ₈ is output to the base of the transistor Q ₁₅ through the resistor R ₁₆ of the signal output unit ₈ by the collector of the transistor Q ₁₃ of the differential amplifier ₇ . The inverted parabola signal V ₉ as shown in Fig. 4D is output.

즉, 수직출력부(11)의 가변저항(VR₁₃)을 조정하여 수직위치를 가변함에 따라 사디리꼴이득조정부(3)의 출력(V₅)전위가 변화함과 아울러 실패꼴이득조정부(6)의 출력(V₇)전위가 변화하여 실패꼴 왜곡 및 사다리꼴 왜곡량만큼 전위(V₅),(V₇)를 보정해줌으로써 신호출력부(8)는 각기 다른 증폭도의 신호(V₉)를 출력하여 왜곡없는 하면을 재현한다.That is, as the vertical position is adjusted by adjusting the variable resistor VR ₁₃ of the vertical output unit 11, the output V ₅ potential of the quadratic gain adjusting unit 3 changes, and the fail-shaped gain adjusting unit 6 is changed. The output (V ₇ ) of the signal is changed so that the potentials (V ₅ ) and (V ₇ ) are corrected by the amount of the distortion and the trapezoidal distortion, so that the signal output unit 8 outputs the signals V ₉ having different amplification degrees. To reproduce the lower surface without distortion.

상기에서 상세히 설명한 바와같이 본 발명 모니터의 화면 보정회로는 수직위치가 상하로 변화함에 따라 편향각과 빔의 위치로 인해 CDT화면에 사다리꼴 및 실패꼴 왜곡현상이 발생할때 왜곡량만큼 전위를 보상함으로써 수직위치에 변화에 관계없이 왜곡이 없는 직사각형의 안정된 화면을 재현할 수 있는 효과가 있다.As described in detail above, the screen correction circuit of the present invention monitors the vertical position by compensating for the electric potential by the amount of distortion when the trapezoidal and unstable distortion occurs on the CDT screen due to the deflection angle and the beam position as the vertical position changes up and down. Regardless of the change, there is an effect that can reproduce a stable, rectangular screen without distortion.

Claims

A vertical output unit 1 for outputting a vertical output signal V ₃ for varying the vertical position according to a variable voltage, an integrating circuit 2 for integrating the output V ₃ of the vertical output unit 1, The quadratic gain adjusting unit 3 outputs the correction signal V ₅ gain-adjusted according to the output V ₄ of the integrating circuit 2, and the two signals V ₂ and V ₅ are received and the parabola signal ( A waveform generator 4 for generating V ₆ ), and a fail-shaped gain adjusting unit 6 for outputting a correction signal V ₇ gain-adjusted as the output V ₄ of the integrating circuit 2 is inputted; , The voltage V ⁺ receives the voltage V ⁺ to maintain a constant voltage (Vd) and the output of the waveform generator 4 is switched to the output (V ₆ ) Vd output of the constant voltage (5) ) And the differential amplifier ₇ differentially amplifies the output V ₇ of the fail-shaped gain adjusting unit 6, and the parabolic signal V ₉ phase-inverted according to the output V ₈ of the differential amplifier 7. ) Is configured as a signal output unit (8) for outputting Monitor correction circuit.

The resistor connected to claim 1, Saadi rikkol gain adjustment unit 3 includes an integration circuit (2) output (V _4), the voltage (B ⁺⁾ side to the collector of the transistor (Q ₁₁₎ connected to the of the base ( The other end of R ₃ ), the emitter of transistor Q ₁₁ is connected to ground resistor R ₄ , and a variable resistor VR ₁₁ connected in series to voltage B ⁺ through resistor R ₅ . ) Is connected to a connection point of the resistor (R ₆ ) and the output of the quadratic gain signal unit (V ₅ ) at the connection point.

The method of claim 1, wherein the fail-shaped gain adjusting unit 6 is connected to the output (V ₄ ) of the integrating circuit (2) of the variable resistor (VR ₁₂ ), one side of which is connected to the voltage (B ⁺ ) through the diode (D ₁ ). The other side and one side are connected to the other side of the grounded resistor R ₁₉ , and the connection point thereof is connected to the non-inverting terminal of the capacitor C ₆ with the inverting terminal grounded, and the transistor Q ₁₄ of the differential amplifier 7 is connected. A screen correction circuit for a monitor, characterized in that connected to the base of the monitor.