Claims (4)
좌·우 측의 채널을 나타내는 두개의 서브 프레임으로 구성되는 192개의 프래임을 하나의 블럭으로 하는 데이타 전송시에, 상기 각 서브 프레임의 위치와 선행 프레임의 최종비트인 P비트에 값에 따라 결정되는 8비트로 구성되는 6개의 동기 데이타 가운데 대응하는 하나의 동기 데이타를 부가하여 동기를 이루는 방법으로 디지탈 데이타를 전송하는 복수의 디지탈 오디오 장치간에 데이타를 전송하는 장치에 있어서, 상기 P비트의 데이타 인버스 값을 나타내는 데이타를 P'데이타라하고, ø번째의 프래임을 나타내는 데이타 값을 나타내는 데이타를 ø프레임 데이타라 하고, 좌·우 채널을 나타내는 데이타 값을 나타내는 데이타를 좌채널 및 우채널 데이타라 할때, 상기 P'데이타를 입력하여 상기 동기 데이타의 8비트 가운데 ø번째 비트에서 2번째 비트 까지의 값을 출력하는 버퍼수단; 상기 P'데이타를 입력하여 상기 동기 데이타의 3번째 비트 및 7번째 비트의 값을 형성하는 인버터; 상기 P데이타와 P'데이타를 입력하여 상기 동기 데이타 8비트 가운데 ø번째 비트에서 2번째 비트 까지의 값을 출력하는 버퍼수단; 상기 P'데이타를 입력으로 하여 상기 동기 데이타의 4번째 비트의 값을 선택적으로 출력하기 위한 제1멀티플렉서; 상기 P데이타와 P'데이타를 입력으로 하여 상기 동기 데이타의 5번째 비트의 값을 선택적으로 출력하기 위한 제2멀티플렉서; 및 상기 P데이타와 P'데이타를 입력으로 하여 상기 동기 데이타의 6번째의 비트의 값을 선택적으로 출력하기 위한 제3멀티플렉서를 구비하는 것을 특징으로 하는 동기 데이타 발생장치.When data is transmitted with one block of 192 frames consisting of two subframes representing the left and right channels, the value is determined according to the position of each subframe and the value of P bit which is the last bit of the preceding frame. In an apparatus for transmitting data between a plurality of digital audio apparatuses for transmitting digital data in a manner of synchronizing by adding corresponding one of six synchronous data consisting of 8 bits, the data inverse value of the P bits is determined. When the data to be referred to as P 'data, the data representing the data value representing the øth frame is referred to as øframe data, and the data representing the data values representing the left and right channels are referred to as left channel and right channel data. Input P 'data to select the 2nd bit from the øth bit among the 8 bits of the synchronous data. Buffer means for outputting the value; An inverter configured to input the P 'data to form values of third and seventh bits of the synchronization data; Buffer means for inputting the P data and the P 'data and outputting a value from the? Bit to the second bit of the 8 bits of the synchronous data; A first multiplexer for selectively outputting the value of the fourth bit of the synchronization data as the P 'data; A second multiplexer for selectively outputting a value of the fifth bit of the synchronization data by inputting the P data and the P 'data; And a third multiplexer for selectively outputting the value of the sixth bit of the synchronization data by inputting the P data and the P 'data.
제1항에 있어서, 상기 제1멀티플렉서로부터 출력되는 상기 동기 데이타의 4번째 비트는 상기 ø프레임 데이타와 좌채널 데이타를 부정 논리곱하기 위한 부정 논리곱수단의 결과에 따라 결정되는 것을 특징으로 하는 동기 데이타 발생장치.4. The synchronization data according to claim 1, wherein the fourth bit of the synchronization data output from the first multiplexer is determined according to the result of the negative AND product for negative ANDing the? Frame data and the left channel data. Generator.
제1항에 있어서, 상기 제2멀티플렉서로부터 출력되는 상기 동기 데이타의 5번째 비트는 상기 우채널을 나타내는 비트 데이타에 따라 결정되는 것을 특징으로 하는 동기 데이타 발생장치.The synchronization data generating device of claim 1, wherein the fifth bit of the synchronization data output from the second multiplexer is determined according to bit data representing the right channel.
제1항에 있어서, 상기 제3멀티플렉서로부터 출력되는 상기 동기 데이타의 6번째 비트는 상기 ø프레임 데이타와 우채널을 나타내는 비트 데이타를 부정 논리합하기 위한 부정 논리합수단의 결과에 따라 결정되는 것을 특징으로 하는 동기 데이타 발생장치.The sixth bit of the synchronous data output from the third multiplexer is determined according to a result of a negative logical sum means for negative logical sum of the? Frame data and bit data representing a right channel. Synchronous data generator.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.