KR940007649B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR940007649B1
KR940007649B1 KR1019910005360A KR910005360A KR940007649B1 KR 940007649 B1 KR940007649 B1 KR 940007649B1 KR 1019910005360 A KR1019910005360 A KR 1019910005360A KR 910005360 A KR910005360 A KR 910005360A KR 940007649 B1 KR940007649 B1 KR 940007649B1
Authority
KR
South Korea
Prior art keywords
chip
pads
bonding
integrated circuit
bonded
Prior art date
Application number
KR1019910005360A
Other languages
English (en)
Other versions
KR920020686A (ko
Inventor
김영수
안재문
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910005360A priority Critical patent/KR940007649B1/ko
Priority to US07/706,900 priority patent/US5166866A/en
Priority to JP3159965A priority patent/JPH07123149B2/ja
Publication of KR920020686A publication Critical patent/KR920020686A/ko
Application granted granted Critical
Publication of KR940007649B1 publication Critical patent/KR940007649B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 패키지
제 1 도는 이 발명에 따른 반도체 패키지의 단면도.
제 2 도의 a는 이 발명에 따른 반도체 패키지에 적용되는 전기적 연결체의 일시예를 나타낸 평면도, b는 전기적 연결체가 칩에 설치된 상태의 단면도.
제 3 도의 a 및 b는 이 발명에 따른 반도체 패키지에 적용되는 전기적 연결체에 의해 칩이 본딩된 상태를 나타낸 평면도 및 배면도.
제 4 도는 이 발명에 다른 반도체 패키지에 적용되는 전기적 연결체의 다른 실시예를 나타낸 평면도.
제 5 도 a 및 b는 이 발명에 따른 반도체 패키지에 적용되는 전기적 연결체에 의해 칩이 본딩된 상태를 나타낸 평면도 및 배면도.
제 6 도는 종래기술에 따른 반도체 패키지의 칩 본딩 상태를 나타낸 배면도이다.
이 발명은 집적회로 칩이 내장되어 있는 반도체 패키지에 관한 것으로서, 반도체 패키지의 다기능화 및 고집적화 추세에 따라 대형화 되어가는 칩의 탑재와 와이어 본딩에 적합한 전기적 연결체를 갖는 반도체 패키지에 관한 것이다.
일반적으로 칩을 탑재하는 반도체 패키지는, 패드상에 칩을 부착하고, 패드 주위에 배열된 리이드와 칩을 와이어 본딩하여 전원을 공급할 수 있도록 연결한 후 봉지수지로 몰딩함으로써 구성된 것이다. 그러나, 상기의 반도체 패키지는 칩이 부착되는 패드가 형성됨으로써 패드가 차지하는 공간이 필요하게 되고, 상기 패드와 리이드 간에 소정 간격이 유지되어야 하므로 전체적으로 패드가 차지하는 점유면적이 커지게 됨에 따라 반도체 패키지가 대형화되는 단점이 있었다. 또한, 패드와 리이드가 소정간격 떨어지는 것에 의해 칩의 와이어 본딩 길이가 길어지게 됨으로써 와이어 본딩 능률이 저하되고 와이어의 변형등에 의해 제품의 신뢰성이 저하되었던 것이다. 더우기, 칩의 다기능, 고집적화에 따라 칩이 대형화되고, 이에 대응하여 리이드의 수도 증가하게 되므로 상기의 문제점은 더욱 가증되었던 것이다. 따라서, 근래에 반도체 패키지의 고기능, 고집적화 및 경박단소화를 위해 제 6 도에서와 같이 다이패드를 제거하고 반도체 칩을 탑재할 수 있는 반도체 패키지가 개발되었다.
이와 같은 반도체 패키지는 칩(41)의 전극(41a)을 중앙부 위에 형성하고, 리이드(42)를 칩(41)의 중앙부에 근접된 위치까지 연장하여 배열 형성한 것으로서, 칩(41)상에 리이드(42)를 올려놓고 이들을 접착제로 부착하여 칩(41)이 연장되어 형성된 리이드(42)에 의해 지지되게 함으로써 해결하였던 것이다. 그러나, 상기와 같은 반도체 패키지(40)는 칩(41)의 전극(41a)이 중앙 부위에 오도록 설계한 상태에서는 리이드(42)가 칩(41)을 지지할 수 있는 면적이 커서 가능하나, 칩(41)의 설계상 또는 기준에 칩 (41)의 전극(41a)이 칩(41)의 가장자리에 배열 형성된 반도체 칩은 리이드(42)의 길이가 연장되어 형성된 상태에서는 와이어 본딩이 불가능하게 되고, 와이어 본딩이 가능하도록 리이드(42)의 길이를 짧게 형성할 경우 리이드(42)가 칩(41)을 지지할 수 있는 부위가 짧아지므로 칩(41)의 탑재가 불가능하게 되는 문제점이 발생하였던 것이다.
이 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 반도체 패키지의 크기에 제한을 받는 고기능 또는 고집적 제품(4M DRAM 이상) 및 이에 따라 리이드가 증가하는 반도체 패키지의 와이어 본딩이 유리하고, 반도체 패키지의 경박단소화를 이룰 수 있는 반도체 패키지를 제공하는데 있다.
이 발명의 다른 목적은 칩의 설계상 전극이 칩의 중앙 부위 또는 가장자리부에 형성되어도 칩의 탑재가 가능하여 호환성 있는 반도체 패키지를 제공하는데 있다.
상기의 목적을 달성하기 위한 이 발명에 따른 반도체 패키지의 특징은, 리드 프레임의 다수개를 리이드들상에 미세 금속선에 의한 접속부가 형성된 접착 테이프를 개재하여 다수개의 전극 패드가 형성된 집적회로 칩의 하면을 접착시키고, 상기 다수개의 전극 패드가 형성된 집적회로 칩의 상면에 상기 전극 패드와 대향되어 2열로 본딩패드가 형성되고 상기 본딩패드는 미세 금속선에 의해 전기적으로 접속된 연결체를 접착시킨 후, 상기 집적회로 칩의 전극패드와 상기 연결체의 본딩패드를 와이어 본딩하며, 상기 본딩된 와이어와 집적회로 칩을 외부 환경으로 부터 보호하기 위하여 수지로 봉지하는 점에 있다.
이 발명에 따른 반도체 패키지의 다른 특징은, 리드 프레임의 다수개의 리이드들상에 미세 금속선에 의한 접속부가 형성된 접착 테이프를 개재하여 칩의 중앙부에 다수개의 전극 패드가 형성된 집적회로 칩이 하면을 접착시키고, 상기 칩의 중앙부에 다수개의 전극 패드가 형성된 집적회로 칩의 상면에 상기 전극 패드외 대향되어 2열로 본딩패드가 형성되고 상기 본딩패드는 미세 금속선에 의해 전기적으로 접속된 연결체를 접착시킨 후, 상기 칩의 중앙부에 형성된 전극패드와 상기 연결체의 본딩패드를 와이어 본딩하며, 상기 본딩된 와이어와 집적회로 칩을 외부 환경으로 부터 보호하기 위하여 수지로 봉지하는 점에 있다.
이하, 이 발명에 따른 반도체 패키지의 바람직한 하나의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제 1 도는 이 발명에 따른 반도체 패키지의 단면도이다.
제 1 도를 참조하면, 상기 반도체 패키지는 먼저, 리드 프레임의 다수개의 리이드(4)들상에 미세 금속선(도시생략됨)에 의한 접속부(12)가 형성된 절연 테이프를 개재하여 다수개의 전극 패드(2a)가 형성된 집적회로 칩(2)의 하면을 접착시킨다. 다음, 상기 다수개의 전극 패드(2a)가 형성된 집적회로 칩(2)의 상면에 상기 전극 패드(2a)와 대향되어 2열로 본딩패드(11)가 형성되고 상기 본딩패드(11)는 미세 금속선(13)에 의해 전기적으로 접속된 연결체(10)를 접착시킨 후, 상기 집적회로 칩(2)의 전극패드(2a)와 상기 연결체(10)의 본딩패드(11)를 와이어 본딩하며, 상기 본딩된 와이어(6)와 집적회로 칩(2)을 외부 환경으로 부터 보호하기 위하여 수지(5)로 봉지한다.
제 2 도의 a는 이 발명에 따른 반도체 패키지에 적용되는 전기적 연결체의 일시예를 나타낸 평면도이고, b는 전기적 연결체가 칩에 설치된 상태의 단면도이다.
제 2 도를 참조하면, 상기 전기적 연결체(10)는 절연필름 상에 미세 금속선(13)과 이 미세 금속선(13)의 단부에 다수개의 본딩패드(11) 절단선을 중심으로 좌 ·우 대칭으로 형성되어 있다. 여기서 상기 절연필름은 집적회로 칩(2)의 하면에 개재되어 있는 접착 테이프와 동일 재질로 되어 있다. 또한 상기 연결체(10)는 미세 금속선(13)과 본딩패드(11)를 연속적으로 형성하여 집적회로 칩(2) 실장시 반복하여 잘라 사용할 수 있다.
따라서, 상기 연결체(10)를 제 2 도의 b와 같이, 리이드(4)상에 부착된 칩(2)의 둘레로 접착하되, 본딩패드(11)가 칩(2)의 상측에 위치되게 하고, 접속부(12)는 칩(2)의 하측에 위치되게 하여, 제 1 도 및 제 3 도의 a 및 b와 같이, 칩(2)의 전극패드(2a)와 본딩패드(11)가 와어어(6)로 연결되고, 리이드(4)와 접속부(12)가 범프(Bump) 또는 전도도가 높은 금속을 페이스트(Paste)화한 접착제(도시않음)로 접속되어 칩(2)의 전극패드(2a)와 리이드(4)가 연결체(10)에 의해 연결되며, 봉지수지(5)로 몰딩하여 반도체 패키지(1)가 구성된다. 이때, 제 3 도의 a 및 b에서와 같이, 칩(2)의 전극패드(2a)가 칩(2)의 가장자리에 형성된 경우는, 연결체(10)의 본딩패드(11) 및 접속부(12)를 상기 칩(2)의 전극패드(2a)와 근접되도록 절연 테이프(14)의 가장자리부에 배열형성하여 미세 금속선(13)으로 절연 테이프(14)의 안쪽으로 연결되었고, 제 5 도의 a 및 b에서와 같이, 칩(22)의 전극패드(22a)가 칩(22) 중앙부에 형성된 경우는, 연결체(30)의 본딩패드(31) 및 접속부(32)를 절연 테이프(34)의 중앙 부위에 배열 형성하여 미세 금속선(33)으로 절연 테이프(34)의 바깥쪽으로 연결하고, 상기 본딩패드(31)의 사이에 칩(22)의 전극패드(22a)가 노출되는 개구부(34a)를 형성하여 개구부(34a)로 노출되는 칩(22)의 전극패드(22a)와 본딩패드(31)를 와이어(26)로 연결하고, 접속부(32)와 리이드(24)를 접착제로 접착시킴으로써 칩(22)의 전극패드(22a)와 리이드(24)를 연결한다.
한편, 이 발명은 연결체(10)를 칩(2)의 둘레로 감싸 접착제(3)로 접착하되, 칩(2)의 상측으로 연결체(10)의 본딩패드(11)가 위치되도록하고, 칩(2)의 하측으로는 연결체(10)의 접속부(12)가 위치되도록 하여 상기 칩(2)의 전극패드(2a)와 본딩패드(11)를 와이어(26)로 연결하고 접속부(12)를 리이드(4)에 연결하면, 상기 본딩패드(11)와 접속부(12)는 미세 금속선(13)으로 연결된 것이므로 칩(2)의 전극패드(2a)와 리이드(4)가 연결체(10)로서 간접적으로 연결되어 전원공급이 가능하게 되는 것이다. 따라서 패드없이 리이드(4)상에 칩(2)이 직접 부착되므로 정해진 패키지 크기에서 면적 및 공간을 최대한 활용할 수 있게 되어 대형칩의 탑재가 가능하게 된다.
제 4 도는 이 발명에 따른 반도체 패키지에 적용되는 전기적 연결체의 다른 실시예를 나타낸 평면도이다.
제 4 도를 참조하면, 상기 절연체는 절연필름의 상측 또는 하측에 형성된 미세 금속선(33)과 이 미세 금속선(33)의 단부에 다수개의 본딩패드(31)가 절단선을 중심으로 좌·우 대칭으로 형성되어 있다. 이때, 상기 본딩패드(31)는 개구부(34a)의 주변에 상·하 대칭되게 형성되어 있다.
제 5 도a 및 b는 이 발명에 따른 반도체 패키지에 적용되는 전기적 연결체에 의해 칩이 본딩된 상태를 나타낸 평면도 및 배면도이다.
제 5 도a 및 b를 참조하면, 리드 프레임의 다수개의 리이드(24)들 상에 미세 금속선(33)에 의한 접속부(34)가 형성된 절연 테이프(34)를 개재하여 칩(22)의 중앙부에 다수개의 전극 패드(22a)가 형성된 집적회로 칩(22)의 하면을 접착시킨다. 이어서 상기 칩(22)의 중앙부에 다수개의 전극 패드(22a)가 형성된 집적회로 칩(22)의 상면에 상기 전극 패드(22a)와 대향되어 2열로 본딩패드(31)가 형성되고, 상기 본딩패드(31)는 미세 금속선(33)에 의해 전기적으로 접속된 연결체(30)를 접착시킨다. 다음, 도면에 도시되지 않았지만, 상기 칩(22)의 중앙부에 형성된 전극패드(22a)와 상기 연결체(30)의 본딩패드(31)를 와이어 본딩하며, 상기 본딩된 와이어(26)와 집적회로 칩(22)를 외부 환경으로 부터 보호하기 위하여 수지로 봉지함으로써 반도체 패키지를 형성한다. 상기한 실시예에서 살펴본 바와 같이 집적회로 칩(2)(22)의 전극패드(2a)(22a)가 칩(20)(22)의 가장자리 또는 중심부위의 어느 위치에 형성되어도 본딩패드(11)(31) 및 접속부(12)(32)를 상기 전극패드(2a)(22a)에 대응된 절연 테이프(14)(34)의 가장자리 또는 중심부위에 선택하여 배열 형성하고, 미세 금속선(13)(33)으로 좌·우 대칭되게 연결한 연결체(10)(30)로서 칩(2)(22)의 전극패드(2a) (22a)와 리이드(4)(14)가 간접적으로 연결가능하게 되므로, 칩(2)(22)의 설계가 자유롭게 된다. 또한, 집적회로 칩(2)(22)의 전극패드(2a)(22a)에 연결체(10)(30)의 본딩패드(11)(31)를 근접된 위치에 형성할 수 있어 와이어 본딩 길이가 짧아지게 됨으로써, 와이어 본딩 능률이 향상되고, 제 3 도의 a 및 b와 같이 칩(2)의 전극패드(2a)가 자장자리에 형성된 경우에도 리이드(4)가 연결체(10)의 접속부(12)와 접속되므로, 상기 칩(2)은 리이드(4)상에 충분한 접촉면적이 유지되어 칩(2)이 리이드(4)에 지지될 수 있는 것이고, 예를 들어 상기 접속부(12)를 중심부에 가까운 쪽에 형성시키게 되면, 리이드(4)의 접촉면적이 더욱 커지게 되는 것은 용이하게 이해 가능한 것이다.
이상에서와 같이 이 발명에 따른 반도체 패키지에 의하면, 칩을 리이드에 부착하고 칩의 전극패드와 리이드가 전기적 연결체로서 간접적으로 연결되어 전원공급이 가능하게 됨으로써 패드 없이도 대형 칩의 탑재가 가능하게 되고, 탑재되는 칩의 전극패드 위치와 근접된 곳에 연결체의 본딩패드 및 접속부가 자유자재로 형성될 수 있게 되므로 칩의 설계가 자유롭고 와이어 본딩길이가 짧아져 와이어 본딩 능률이 증대되며 제품의 신뢰성을 향상시킬 수 있는 것이다.

Claims (2)

  1. 리드 프레임의 다수개의 리이드들상에 미세 금속선에 의한 접속부가 형성된 절연 테이프를 개재하여 다수개의 전극패드가 형성된 집적회로 칩의 하면을 접착시키고, 상기 다수개의 전극패드가 형성된 집적회로 칩의 상면에 상기 전극패드와 대향되어 2열로 본딩패드가 형성되고 상기 본딩패드는 미세 금속선에 의해 전기적으로 접속된 연결체를 접착시킨 후, 상기 집적회로 칩의 전극패드와 상기 연결체의 본딩패드를 와이어 본딩하며, 상기 본딩된 와이어와 집적회로 칩을 외부 환경으로 부터 보호하기 위하여 수지로 접속함을 특징으로 하는 반도체 패키지.
  2. 리드 프레임의 다수개의 리이드들상에 미세 금속선에 의한 접속부가 형성된 접착 테이프를 개재하여 칩의 중앙부에 다수개의 전극패드가 형성된 집적회로 칩의 하면을 접착시키고, 상기 칩의 중앙부에 다수개의 전극패드가 형성된 집적회로 칩의 상면에 상기 전극패드와 대향되어 2열로 본딩패드가 형성되고 상기 본딩패드는 미세 금속선에 의해 전기적으로 접속된 연결체를 접착시킨 후, 상기 칩의 중앙부에 형성된 전극패드와 상기 연결체의 본딩패드를 와이어 본딩하며, 상기 본딩된 와이어와 집적회로 칩을 외부 환경으로 부터 보호하기 위하여 수지로 봉지함을 특징으로 하는 반도체 패키지.
KR1019910005360A 1991-04-03 1991-04-03 반도체 패키지 KR940007649B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910005360A KR940007649B1 (ko) 1991-04-03 1991-04-03 반도체 패키지
US07/706,900 US5166866A (en) 1991-04-03 1991-05-29 Semiconductor package
JP3159965A JPH07123149B2 (ja) 1991-04-03 1991-06-05 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910005360A KR940007649B1 (ko) 1991-04-03 1991-04-03 반도체 패키지

Publications (2)

Publication Number Publication Date
KR920020686A KR920020686A (ko) 1992-11-21
KR940007649B1 true KR940007649B1 (ko) 1994-08-22

Family

ID=19312856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005360A KR940007649B1 (ko) 1991-04-03 1991-04-03 반도체 패키지

Country Status (3)

Country Link
US (1) US5166866A (ko)
JP (1) JPH07123149B2 (ko)
KR (1) KR940007649B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2668651A1 (fr) * 1990-10-29 1992-04-30 Sgs Thomson Microelectronics Circuit integre a boitier moule comprenant un dispositif de reduction de l'impedance dynamique.
JPH04179263A (ja) * 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置とその製造方法
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US5509070A (en) * 1992-12-15 1996-04-16 Softlock Services Inc. Method for encouraging purchase of executable and non-executable software
US6266654B1 (en) * 1992-12-15 2001-07-24 Softlock.Com, Inc. Method for tracking software lineage
US7089212B2 (en) * 1992-12-15 2006-08-08 Sl Patent Holdings Llc System and method for controlling access to protected information
US5426263A (en) * 1993-12-23 1995-06-20 Motorola, Inc. Electronic assembly having a double-sided leadless component
US5624316A (en) * 1994-06-06 1997-04-29 Catapult Entertainment Inc. Video game enhancer with intergral modem and smart card interface
JP3395863B2 (ja) * 1994-08-10 2003-04-14 富士通株式会社 ソフトウエア管理モジュール、ソフトウエア再生管理装置およびソフトウエア再生管理システム
US6108637A (en) 1996-09-03 2000-08-22 Nielsen Media Research, Inc. Content display monitor
US5948061A (en) 1996-10-29 1999-09-07 Double Click, Inc. Method of delivery, targeting, and measuring advertising over networks
US6407333B1 (en) * 1997-11-04 2002-06-18 Texas Instruments Incorporated Wafer level packaging
US6643696B2 (en) 1997-03-21 2003-11-04 Owen Davis Method and apparatus for tracking client interaction with a network resource and creating client profiles and resource database
US6014316A (en) * 1997-06-13 2000-01-11 Irvine Sensors Corporation IC stack utilizing BGA contacts
AU8072798A (en) * 1997-06-16 1999-01-04 Doubleclick Inc. Method and apparatus for automatic placement of advertising
EP1142260A2 (en) 1998-08-03 2001-10-10 Doubleclick Inc. Network for distribution of re-targeted advertising
AUPQ206399A0 (en) 1999-08-06 1999-08-26 Imr Worldwide Pty Ltd. Network user measurement system and method
EP1252735B1 (en) 2000-01-12 2011-08-24 Jupiter Media Metrix, Inc. System and method for estimating prevalence of digital content on the world-wide-web
US8271778B1 (en) 2002-07-24 2012-09-18 The Nielsen Company (Us), Llc System and method for monitoring secure data on a network
CN1326432C (zh) * 2002-12-23 2007-07-11 矽统科技股份有限公司 无焊垫设计的高密度电路板及其制造方法
US9185435B2 (en) 2013-06-25 2015-11-10 The Nielsen Company (Us), Llc Methods and apparatus to characterize households with media meter data
US9277265B2 (en) 2014-02-11 2016-03-01 The Nielsen Company (Us), Llc Methods and apparatus to calculate video-on-demand and dynamically inserted advertisement viewing probability
US10219039B2 (en) 2015-03-09 2019-02-26 The Nielsen Company (Us), Llc Methods and apparatus to assign viewers to media meter data
US9848224B2 (en) 2015-08-27 2017-12-19 The Nielsen Company(Us), Llc Methods and apparatus to estimate demographics of a household
US10791355B2 (en) 2016-12-20 2020-09-29 The Nielsen Company (Us), Llc Methods and apparatus to determine probabilistic media viewing metrics

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3113248A (en) * 1960-07-13 1963-12-03 Sperry Rand Corp Electrical assembly of modules
US3967162A (en) * 1974-07-24 1976-06-29 Amp Incorporated Interconnection of oppositely disposed circuit devices
JPS6042620A (ja) * 1983-08-18 1985-03-06 Sanyo Electric Co Ltd 歪ゲ−ジ式体重計
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
US4980082A (en) * 1986-09-02 1990-12-25 Seiko Instruments Inc. Ferroelectric SmC liquid crystal composition which comprises pyrimidinylphenyl ester compounds
DE3722791A1 (de) * 1987-07-10 1989-01-26 Fortuna Werke Maschf Ag Geblaese zum umwaelzen grosser gasmengen fuer hochleistungs-laser nach dem gastransport-prinzip
GB8719075D0 (en) * 1987-08-12 1987-09-16 Bicc Plc Surface mounted component adaptor
US4833568A (en) * 1988-01-29 1989-05-23 Berhold G Mark Three-dimensional circuit component assembly and method corresponding thereto
JP2602278B2 (ja) * 1988-03-18 1997-04-23 日本電気株式会社 樹脂封止型半導体装置
JPH027598A (ja) * 1988-06-27 1990-01-11 Matsushita Electric Ind Co Ltd 混成集積回路用素子
US5046954A (en) * 1991-01-31 1991-09-10 Amp Incorporated Planar electrical connector

Also Published As

Publication number Publication date
KR920020686A (ko) 1992-11-21
US5166866A (en) 1992-11-24
JPH04324662A (ja) 1992-11-13
JPH07123149B2 (ja) 1995-12-25

Similar Documents

Publication Publication Date Title
KR940007649B1 (ko) 반도체 패키지
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6731015B2 (en) Super low profile package with stacked dies
US6555902B2 (en) Multiple stacked-chip packaging structure
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6261865B1 (en) Multi chip semiconductor package and method of construction
US7485490B2 (en) Method of forming a stacked semiconductor package
JPH09260552A (ja) 半導体チップの実装構造
US7508060B2 (en) Multi-chip semiconductor connector assemblies
KR960706194A (ko) 계층화된 도전 평면을 갖는 리드 프레임(a lead frame having layered conductive planes)
US20120217657A1 (en) Multi-chip module package
US10211134B2 (en) Semiconductor package
JPH05326735A (ja) 半導体装置及びその製造方法
US6747342B1 (en) Flip-chip packaging
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR950014116B1 (ko) 반도체 장치 및 그 제조방법
KR100381836B1 (ko) 반도체패키지
JPS6245159A (ja) 半導体装置
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
JP2629461B2 (ja) 樹脂封止形半導体装置
KR100355639B1 (ko) 수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법
JPH08316361A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee