KR940003328B1 - Manufacturing automation protocol network interface unit - Google Patents

Manufacturing automation protocol network interface unit Download PDF

Info

Publication number
KR940003328B1
KR940003328B1 KR1019910022633A KR910022633A KR940003328B1 KR 940003328 B1 KR940003328 B1 KR 940003328B1 KR 1019910022633 A KR1019910022633 A KR 1019910022633A KR 910022633 A KR910022633 A KR 910022633A KR 940003328 B1 KR940003328 B1 KR 940003328B1
Authority
KR
South Korea
Prior art keywords
bus
ram
data
controller
personal computer
Prior art date
Application number
KR1019910022633A
Other languages
Korean (ko)
Other versions
KR930014063A (en
Inventor
김현기
한동원
채영도
김정훈
하정현
Original Assignee
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019910022633A priority Critical patent/KR940003328B1/en
Publication of KR930014063A publication Critical patent/KR930014063A/en
Application granted granted Critical
Publication of KR940003328B1 publication Critical patent/KR940003328B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)

Abstract

The MAP network interface for data exchange between the central processing unit and a Mini-Map comprises a micro-processor (M) to control peripheral devices, a latch (L) to recognize address data bus, a bus transceiver (BT) for two-way transmission, system RAM (SDRAM) and ROM (SROM), a bus control modem to control system bus access between the processor and a token-bus controller, a system RAM controller (DRC), a token-bus controller (TBC) for data transmission between CPU and the transmission media, and an interface for personal computer communication.

Description

맵 네트워크 인터페이스 장치Map network interface device

제1도는 본 발명의 맵(MAP) 네트워크 인터페이스 장치에 대한 블럭 구성도.1 is a block diagram of a MAP network interface device of the present invention.

제2도는 본 발명을 위한 맵 네트워크 인터페이스의 플로우차트.2 is a flowchart of a map network interface for the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

M : 마이크로 프로세서 L : 래치M: microprocessor L: latch

BT : 버스 트랜시버 SROM : 시스템 롬BT: Bus Transceiver SROM: System ROM

NVRAM : 불 휘발성 램 TBC : 토큰버스 제어기NVRAM: Nonvolatile RAM TBC: Token Bus Controller

DRC : 다이나믹 램 제어기 SDRAM : 시스템 램DRC: Dynamic RAM Controller SDRAM: System RAM

DPRAM : 듀얼포트 램 PCBI : 퍼스널 컴퓨터 버스 인터페이스DPRAM: Dual Port RAM PCBI: Personal Computer Bus Interface

ALE : 어드레스 래치 인에이블 신호 UCS : 상위 메모리 칩 선택 신호ALE: Address latch enable signal UCS: Upper memory chip select signal

MCS : 중간 메모리 칩 선택신호 PCS : 주변회로 칩 선택신호MCS: Intermediate memory chip select signal PCS: Peripheral circuit chip select signal

DRAM : 다이나믹 램DRAM: Dynamic RAM

본 발명은 범용 맵(MAP) 접속장치용 MAP(Manufacturing Automation Protocol) 네트워크 인터페이스 장치로 퍼스널 컴퓨터 버스 인터페이스와 전송매체간의 통신을 위한 맵 (MAP) 네트워크 인터페이스 장치에 관한 것이다.The present invention relates to a Map Automation (MAP) network interface device for communication between a personal computer bus interface and a transmission medium as a Manufacturing Automation Protocol (MAP) network interface device for a general purpose map (MAP) connection device.

종래에는 공장 자동화를 위한 생산 자동화 분야에서 고장내의 각종 제조장비들인 CIM(Computer Integrated Mdnufacturing)을 구축하고자 할 때 상기의 제조장비들이 상호간에 통신을 수행하여야 하지만 국제표준 통신 프로토콜인 맵(MAP) 또는 미니 맵(Mini-MAP) 네트워크와 통신이 가능한 맵 네트워크 인터페이스 장치가 별도로 설계되어 있지 않으므로 국제표준 통신 프로토콜이 아닌 다른 네트워크를 사용하여 왔다.Conventionally, when manufacturing CIM (Computer Integrated Mdnufacturing), which is a variety of manufacturing equipments in a breakdown in the field of production automation for factory automation, the above manufacturing equipments must communicate with each other, but it is an international standard communication protocol (MAP) or mini Since a map network interface device capable of communicating with a Mini-MAP network is not designed separately, a network other than the international standard communication protocol has been used.

그러나, 본 발명은 공장내의 각종 제조장비들을 국제표준 통신 프로토콜인 미니 맵을 이용하여 하나의 통합된 네트워크를 구성하기 위한 맵(MAP) 네트워크 인터페이스 장치로 다른 노드의 맵 인터페이스 기기들 과 정보를 교환하여 퍼스널 컴퓨터 버스 인터페이스와 전송매체간의 통신이 가능하도록 한 것이다.However, the present invention exchanges information with map interface devices of other nodes by using a map (MAP) network interface device for constructing a single integrated network using mini map, which is an international standard communication protocol, for various manufacturing equipments in a factory. Communication between the personal computer bus interface and the transmission medium is made possible.

이를 위하여 본 발명은 제1도에서와 같이, 주변 하드웨어를 제어하는 마이크로 프로세서(M)와 어드레스 래치 인에이블 신호(ALE)에 따라 어드레스 데이타 버스를 분리하는 래치 (L)와 양방향으로 데이타를 송수신하는 버스 트랩시버 (BT)와 시스템의 운영을 위해 필요로 하는 시스템 롬(SROM)과 시스템에서 필요로 하는 램의 영역을 정보를 처리하기 위한 시스템 램(SDRAM)과 프로세서와 토큰버스 제어기간에 시스템 버스의 사용권한을 중재해 주는 버스중재 로직과 모뎀 그리고 디코더(D)와 프로그램 및 데이타를 저장하는 시스템 롬(SROM), 시스템 램(SDRAM), 불휘발성 램(NVRAM)과 시스템 램(SDRAM)을 제어하는 다이나믹 램 제어기(DRC)와 중앙제어장치와 전송매체간의 데이타 송수신을 담당하는 토큰버스 제어기(TBC)와 듀얼포트 램(DPRAM)과 퍼스널 컴퓨터 버스 인터페이스(PCSI)로 구성된다.To this end, the present invention transmits and receives data in both directions with a microprocessor (M) controlling peripheral hardware and a latch (L) separating the address data bus according to the address latch enable signal (ALE), as shown in FIG. Bus trap transceiver (BT) and system ROM (SROM) required for the operation of the system and system RAM (SDRAM) to process the information of RAM required by the system and the system bus during the processor and token bus control period. Controls bus arbitration logic, modems and decoders (D), system ROM (SROM), system RAM (SDRAM), nonvolatile RAM (NVRAM) and system RAM (SDRAM), which mediate the usage rights of Dynamic RAM Controller (DRC), Token Bus Controller (TBC), Dual Port RAM (DPRAM), and Personal Computer Bus Interface, which are responsible for transmitting and receiving data between the central controller and the transmission medium. It consists of (PCSI).

상기 마이크로 프로세서(M)는 10MHz에서 동작되는 인텔의 80186 마이크로 프로세서를 사용하여 8086 마이크로 프로세서와 동일한 기능외에 클럭 발생기, 직접 메모리 엑세스(DMA) 제어기, 타이머/카운터, 메모리/주변회로 선택 로직등이 내장되어 있고, 따라서 인터럽트 처리, 데이타의 입출력 제어등 주변 하드웨어를 제어하는 역할을 한다.The microprocessor (M) uses Intel's 80186 microprocessor operating at 10 MHz, and includes a clock generator, direct memory access (DMA) controller, timer / counter, and memory / peripheral selection logic, in addition to the same functions as the 8086 microprocessor. Therefore, it controls the surrounding hardware such as interrupt processing and data input / output control.

또한, 래티(L)는 어드레스 래치 인에이블 신호(ALE)에 따라 어드레스와 데이타 버스를 분리하기 위하여 사용하였고 버스 트랜시버(BUS TRANCEIVER)는 양방향으로 데이타를 송수신하며 데이타 버스에 연결되어 있다.In addition, the lattice L is used to separate the address and data bus according to the address latch enable signal ALE, and the bus transceiver BUS TRANCEIVER transmits and receives data in both directions and is connected to the data bus.

시스템 롬(SROM)은 시스템의 운영을 위해 필요로 하는 소프트웨어가 실리게 되는 메모리 영역이다.The system ROM (SROM) is a memory area in which software necessary for operating the system is loaded.

시스템 램(SDRAM)은 다이나믹 램 제어기(DRC)에 의해서 제어되는 다이나믹 메모리로 시스템에서 필요로 하는 램의 영역뿐만이 아니라 듀얼포트 램(DUAL PORT RAM)을 통하여 퍼스널 컴퓨터 버스와 전송매체간에 전송되어진 정보를 처리하기 위한 영역으로서 시스템 프로세서와 토큰버스 제어기(TBC)가 공유하는 구조를 가진다.System RAM (SDRAM) is a dynamic memory controlled by the Dynamic RAM Controller (DRC). It not only provides the RAM required by the system but also transfers information between the personal computer bus and the transmission medium through the Dual Port RAM. As an area for processing, the system processor and token bus controller (TBC) share a structure.

불휘발성 램(NVRAM)은 네트워크에서 사용되는 고유의 변수를 영구히 저장하기 위한 영역이다.Non-volatile RAM (NVRAM) is an area for permanent storage of unique variables used in the network.

퍼스널 컴퓨터 버스 인터페이스(PCSI)는 MAP 네트워크 인터페이스 장치와 퍼스널 컴퓨터 버스간의 통신에 사용되는 부분으로 본 발명의 회로(제1도)에서 듀얼포트 램이 그 역할을 수행한다.The personal computer bus interface (PCSI) is a part used for communication between the MAP network interface device and the personal computer bus, and the dual port RAM plays a role in the circuit (FIG. 1) of the present invention.

토큰버스 제어기부(TBC)는 미니 맵의 미디엄 엑세스 제어(MAC) 부계층으로서 주제어장치(MCU : Main Control Unit)와 전송매체간에 데이타의 송수신을 담당한다.The token bus controller unit (TBC) is a sub-layer of medium access control (MAC) of a mini map, and is responsible for transmitting and receiving data between a main control unit (MCU) and a transmission medium.

토큰버스 제어기(TBC)는 자신이 받아들인 정보들을 마이크로 프로세서(M)가 기동 초기에 지정하여 중 데이타 영역에 차례로 받아 들이고 이에 따른 처리를 요구하는 역할을 수행한다. 버스중재 로직은 프로세서와 토큰버스 제어기간에 시스템 버스의 사용권한을 중재해 주는 회로들로 구성된다.The token bus controller (TBC) plays a role in which the microprocessor (M) receives the information received by the microprocessor (M) at the initial stage of startup and sequentially receives the data in the middle data area and requests processing accordingly. The bus arbitration logic consists of circuits that arbitrate the use of the system bus during the processor and token bus control periods.

모뎀부는 미니 맵 네트워크의 물리계층에 해당되는 부분으로 토큰버스 제어기(TBC)와 전송매체인 5 Mbps의 동축 케이블에 접속된다.The modem unit corresponds to the physical layer of the mini-map network and is connected to a token bus controller (TBC) and a 5 Mbps coaxial cable which is a transmission medium.

이상과 같이 구성한 본 발명의 동작설명을 제2도의 플로우차트에 따라 설명하면 다음과 같다.Operation of the present invention configured as described above will be described with reference to the flowchart of FIG.

먼저 프로세서의 초기화가 이루어지면(제1단계) 토큰버스 제어기 (TBC)와 모뎀의 초기화를 포함하는 전체 시스템의 초기화를 수행한다(제2단계). 시스템의 초기화가 완전히 이루어진 후 시스템은 데이타의 송수신을 위한 대기 상태로 된다. 만약 데이타가 중앙제어장치(MCU)에서 모뎀으로 데이타를 전송하는 경우 데이타 송신 모드가 된다(제3단계). 처음 주제어장치의 데이타가 듀얼포트 램(DPPRM) (제4단계)를 통하여 시스템 램으로 전송되며(제5단계) 이때 데이타는 프로세서에 의해 토큰버스 제어기(TBC)(제6단계)와 모뎀(제7단계)을 통하여 전송매체에 전송된다(제8단계). 따라서 데이타 수신시에는(제9단계) 데이카가 모뎀 (제10단계)를 경유하여 토큰버스 제어기(TBC)(제11단계)에 전송된다.First, when the processor is initialized (step 1), initialization of the entire system including initialization of the token bus controller (TBC) and the modem is performed (step 2). After the initialization of the system is completed, the system is ready to send and receive data. If the data is transmitted from the central control unit (MCU) to the modem, the data transmission mode is entered (step 3). Initially, data from main controller is transferred to system RAM through dual port RAM (DPPRM) (step 4). At this time, the data is transferred by the processor to the token bus controller (TBC) (step 6) and modem. In step 7), the data is transmitted to the transmission medium (step 8). Therefore, upon data reception (step 9), deika is transmitted to the token bus controller (TBC) (step 11) via the modem (step 10).

이때 토큰버스 제어기는 이들 데이타를 시스템 램(SDRAM) (제12단계)에 저장한 후 마이크로 프로세서에 의해 듀얼포트 램(DPRAM)에 전달하고(제13단계) 퍼스널 컴퓨터 버스 인터페이스를 통하여 주제어장치(제14단계)로 전송된다. 따라서 본 발명의 MAP 인터페이스 장치에 의하여서는 다른 노드의 MAP 인터페이스 기기들과 정보를 교환하며 중앙제어 장치의 요구에 따라 호스트가 필요로 하는 정보를 주고 받게 된다.At this time, the token bus controller stores these data in the system RAM (step 12) and transfers the data to the dual port RAM (DPRAM) by the microprocessor (step 13). Step 14). Therefore, the MAP interface device of the present invention exchanges information with MAP interface devices of other nodes, and exchanges and receives information required by the host according to the request of the central controller.

이와 같이 본 발명은 맵 네트워크 인터페이스 장치는 미니 맵 네트워크에서 중앙제어장치와 미니 맵간의 인터페이스를 가능하게 하여 다른 노드의 맵 인터페이스 기기들과 정보의 교환을 가능하게 하는 효과가 있는 것이다.As such, the present invention has the effect of enabling the map network interface device to exchange information with the map interface devices of other nodes by enabling the interface between the central controller and the mini map in the mini map network.

Claims (1)

주변 하드웨어를 제어하는 마이크로 프로세서(M)와 어드레스 래치 인에이블 신호(ALE)에 따라 어드레스 데이타 버스를 분리하는 래치(L)와 양방향으로 데이타를 송수신하는 버스 트랜시버(BT)와 시스템의 운영을 위해 필요로 하는 시스템 롬(SROM)과 시스템에서 필요로 하는 램의 영역을 정보를 처리하기 위한 시스템 램(SDRAM)과 프로세서와 토큰버스 제어기간에 시스템 버스의 사용 권한을 중재해 주는 버스중재 로직과 모뎀 그리고 디코더와 프로그램 및 데이타를 저장하는 시스템 롬(SROM), 시스템 램(SDRAM), 불휘발성 램(NVRAM)과 시스템 램(SDRAM)을 제어하는 다이나믹 램 제어기(DRC)와 중앙제어장치와 전송매체간의 데이타 송수신을 담당하는 토큰버스 제어기(TBC)와 듀얼포트 램(DPRAM)과 퍼스널 컴퓨터와의 통신을 연결하여 주는 퍼스널 컴퓨터 버스 인터페이스(PCSI)와로 구성하여 MAP 네트워크 인터페이스 장치로 퍼스널 컴퓨터 버스 인터페이스와 전송매체간의 통신이 이루어지게 함을 특징으로 하는 맵 네트워크 인터페이스 장치.Necessary for the operation of the system and the microprocessor (M) that controls the peripheral hardware, the latch (L) that separates the address data bus according to the address latch enable signal (ALE), and the bus transceiver (BT) that transmits and receives data in both directions. The system ROM (SROM) and the system RAM (SDRAM) to process the information required by the system, the bus mediation logic and modem to arbitrate the usage rights of the system bus during the processor and token bus control periods. Decoder and system RAM (SROM) to store programs and data, Dynamic RAM controller (DRC) to control nonvolatile RAM (NVRAM) and system RAM (SDRAM) and data between central controller and transmission media Personal computer bus interface (P) that connects the communication between token bus controller (TBC), dual port RAM (DPRAM), and personal computer. And CSI), so that the MAP network interface device communicates with the personal computer bus interface and the transmission medium.
KR1019910022633A 1991-12-11 1991-12-11 Manufacturing automation protocol network interface unit KR940003328B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910022633A KR940003328B1 (en) 1991-12-11 1991-12-11 Manufacturing automation protocol network interface unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910022633A KR940003328B1 (en) 1991-12-11 1991-12-11 Manufacturing automation protocol network interface unit

Publications (2)

Publication Number Publication Date
KR930014063A KR930014063A (en) 1993-07-22
KR940003328B1 true KR940003328B1 (en) 1994-04-20

Family

ID=19324534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022633A KR940003328B1 (en) 1991-12-11 1991-12-11 Manufacturing automation protocol network interface unit

Country Status (1)

Country Link
KR (1) KR940003328B1 (en)

Also Published As

Publication number Publication date
KR930014063A (en) 1993-07-22

Similar Documents

Publication Publication Date Title
JP3382631B2 (en) Computer network system
US6738845B1 (en) Bus architecture and shared bus arbitration method for a communication device
US5860021A (en) Single chip microcontroller having down-loadable memory organization supporting "shadow" personality, optimized for bi-directional data transfers over a communication channel
EP1226493B1 (en) Bus architecture and shared bus arbitration method for a communication processor
US20030061431A1 (en) Multiple channel interface for communications between devices
KR20000053380A (en) A port manager controller for connecting various function modules
JP2002073531A (en) Multimaster/multislave system bus for field programmable gate array (fpga)
US4939636A (en) Memory management unit
JPH0450622B2 (en)
JPS63255759A (en) Control system
KR930002787B1 (en) Universal peripheral controller self-configuring bootloadable ramware
KR100395383B1 (en) Data transfer apparatus
US6032204A (en) Microcontroller with a synchronous serial interface and a two-channel DMA unit configured together for providing DMA requests to the first and second DMA channel
KR940003328B1 (en) Manufacturing automation protocol network interface unit
JP2005078630A (en) Method and apparatus for sharing device in two or more cpu systems
US20050235110A1 (en) Method, device and memory controller for adapting data transfer bus
US20030200374A1 (en) Microcomputer system having upper bus and lower bus and controlling data access in network
EP0473453B1 (en) Work station having a selectable CPU
US6052746A (en) Integrated circuit having programmable pull device configured to enable/disable first function in favor of second function according to predetermined scheme before/after reset
US5864300A (en) Communication system for selecting a communication transmission method
JP2723970B2 (en) Data transfer control device
KR20060112349A (en) Bus system and bus data processing method for system on chip
KR100272012B1 (en) Module apparatus of mpc860 processor
JPH04545A (en) Communication control circuit
CN111949573A (en) Relay device, recording medium, and information processing system

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980313

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee