KR940000159Y1

KR940000159Y1 - Keyed pulse generator for high definition of tv

Info

Publication number: KR940000159Y1
Application number: KR2019910001977U
Authority: KR
Inventors: 한병완
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1991-02-08
Filing date: 1991-02-08
Publication date: 1994-01-10
Also published as: KR920017349U

Abstract

내용 없음.No content.

Description

Kid Pulse Generator for High Definition

제1도는 종래의 키드펄스 발생기 블록도.1 is a block diagram of a conventional kid pulse generator.

제2a도∼ 제2d도 제1도에서의 요부 출력 파형도.2A to 2D are the principal output waveform diagrams in FIG.

제3도는 본 고안에 따른 키드 펄스 발생기 블록도.3 is a block diagram of a kid pulse generator according to the present invention.

제4도는 본 고안에 따른 키드 펄스 발생기 상세회로도.4 is a detailed circuit diagram of a kid pulse generator according to the present invention.

제5a도∼제5h도는 제4도에서의 요부 출력 파형도.5A to 5H are the principal output waveform diagrams in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 비교부 2 : 펄스 딜레이1: comparison unit 2: pulse delay

3 : 적분기3: integrator

본 고안은 비데오 신호 처리에 관한 것으로, 특히 휘도신호의 클램핑(Clamping) 및 AGC검출을 정확히 유지시켜 고화질의 화면 재생에 적당하도록한 고화질용 키드펄스 발생기(Keyed Pulse Generator)에 관한 것이다.The present invention relates to video signal processing, and more particularly to a high-quality keyed pulse generator (Keyed Pulse Generator) to maintain the clamping (Clamping) and AGC detection of the luminance signal accurately suitable for high-quality screen reproduction.

종래의 기술구성은 제1도에 도시된 바와같이 삼각파 발생기(12)에서 발생된 제2a도와 같은 삼각파가 동기신호 분리기(11)에 의해 비데오 휘도신호(10)로부터 분리된 제2b도와 같은 동기신호와 가산기(13)에서 가산된후 제2c도와 같은 톱니파가 되고, 적분기(14)에서 지연(td)되어 제2d도와 같은 키드펄스를 출력하는 구성이다.In the prior art configuration, as shown in FIG. 1, a triangular wave generated in the triangular wave generator 12, as shown in FIG. 2A, is separated from the video luminance signal 10 by the synchronizing signal separator 11, as in FIG. Is added by the adder 13 and becomes a sawtooth wave as shown in FIG. 2C, and is delayed td in the integrator 14 to output a kid pulse as shown in FIG.

그러나 이와같은 종래의 기술구성에 있어서는 삼각파 발생기(12)가 있어 회로가 복잡해질뿐 아니라 동기신호를 적절히 검파해 내야만 정확한 키드펄스가 발생하도록 구성되어 있어 삼각파의 오동작과 동기분리기의 오류치가 최종 출력에 상당한 영향을 미치므로 화질이 양호하지 못한 문제점이 있었다.However, in the conventional technology configuration, the triangular wave generator 12 has not only complicated circuits, but also accurate kid pulses are generated only when the synchronization signal is properly detected so that the malfunction of the triangular wave and the error value of the synchronous separator are output. There is a problem in that the image quality is not good because it has a significant effect.

이에따라 본 고안은 상기한 문제점을 해결하기 위한 것으로써, 제3도에 도시된 바와같이 동기신호(Vi)를 기준전압(VB)와 비교하여 포지티브펄스와 네가티브펄스로 분리출력하는 비교부(1)와 그 비교부(1)에 출력을 소정시간 딜레이시켜 출력하는 펄스딜레이(2)와 그 펄스딜레이(2)출력의 하강에지에서 적분된 키드펄스를 출력하는 적분기(3)로 구성한다. 이하 상기한 기술구성의 동작상태 및 작용효과를 제4도에 도시된 상세회로 및 제5도의 출력파형을 참고로 상세히 설명하면 다음과같다.Accordingly, the present invention is to solve the above problems, and as shown in FIG. 3, the comparator 1 which separates the synchronous signal Vi from the reference voltage VB and outputs the positive and negative pulses separately. And a pulse delay 2 for outputting the output to the comparator 1 by a predetermined time delay, and an integrator 3 for outputting the kid pulses integrated at the falling edge of the output of the pulse delay 2. Hereinafter, the operation state and the effect of the above described technical configuration will be described in detail with reference to the detailed circuit shown in FIG. 4 and the output waveform of FIG.

기준전압(VB2)이 트랜지스터(Q1)에 인가되는 비교부(1)의 트랜지스터(Q2)에 제5a도와 같은 동기신호(Vi)가 입력되면 상기 트랜지스터(Q1, Q2)는 제5b도, 제5c도와 같은 포지티브펄스(Positive Pulse)(V1)와 네가티브펄스(Negative Pulse)를 각기 출력한다.When the synchronous signal Vi as shown in FIG. 5a is input to the transistor Q2 of the comparator 1 to which the reference voltage VB2 is applied to the transistor Q1, the transistors Q1 and Q2 are respectively referred to as 5b and 5c. Positive pulses (V1) and negative pulses (Vegative Pulse) are output respectively.

즉, 동기신호(Vi)에 의해 트랜지스터(Q1, Q2)의 온-오프 작용으로 상기 트랜지스터(Q1, Q2)의 콜렉터전압은 V₁=Vcc-R₁Icc(제5b도)V₂=Vcc-R₂Icc (제5c도)가 되며, 이는 펄스딜레이(2)의 로우패스필터(Q4, Q7)를 통해서 제5e도, 제5d도 파형으로 출력되어 트랜지스터(Q5, Q6)의 베이스에 입력된다.That is, the collector voltages of the transistors Q1 and Q2 are turned on and off by the synchronization signal Vi, so that the collector voltage of the transistors Q1 and Q2 is V ₁ = Vcc-R ₁ Icc (FIG. 5b) V ₂ = Vcc- R ₂ Icc (figure 5c), which is outputted as waveforms 5e and 5d through the low pass filters Q4 and Q7 of the pulse delay 2 and inputs to the bases of the transistors Q5 and Q6. .

따라서, 트랜지스터(Q5, Q6)의 비교출력펄스가 캐패시터(C1, C2)의 값에 따라 일정시간(td)딜레이되어 상기트랜지스터(Q6)에서 제5f도 파형이 출력되고, 이 딜레이된 출력파형은 적분기(3)로 입력되어 캐패시터(C3)에 의해 적분동작을 한다.Accordingly, the comparison output pulses of the transistors Q5 and Q6 are delayed for a predetermined time td in accordance with the values of the capacitors C1 and C2 so that the waveform of the fifth waveform is output from the transistor Q6, and the delayed output waveform is It is input to the integrator 3 to perform the integral operation by the capacitor C3.

즉 펄스딜레이(2)의 출력(V5)이 로우에서 하이로 되면, 적분기(3)의 트랜지스터(Q8)가 턴-온되어 캐패시터(C3)는 순간적인 방전이 일어나 상기 트랜지스터(Q8)의 콜렉터전압(V6)은 제5g도에 도시한 바와같이 (i)에서 하이가 출력된다.In other words, when the output V5 of the pulse delay 2 goes from low to high, the transistor Q8 of the integrator 3 is turned on, and the capacitor C3 causes a momentary discharge to cause the collector voltage of the transistor Q8. V6 outputs high in (i) as shown in FIG. 5G.

즉 V6=V5h-Vbe(단 V5h는 V5의 high전압, Vbe는 트랜지스터(Q8)의 베이스-에미터간 전압으로서 약 0.7V정도)가 된다.That is, V6 = V5h-Vbe (where V5h is a high voltage of V5 and Vbe is about 0.7V as the base-emitter voltage of the transistor Q8).

반면 펄스딜레이(2)의 출력(V5)이 하이에서 로우로되면 트랜지스터(Q8)는 턴-오프되므로 커패시터(3)에 충전된 전압에 의해 전류가 공급되므로 상기 트랜지스터(Q8)의 콜렉터전압(V6)은 제5g도와 같이 로우로 떨어진다.On the other hand, when the output V5 of the pulse delay 2 goes from high to low, the transistor Q8 is turned off, so that the current is supplied by the voltage charged in the capacitor 3, so that the collector voltage V6 of the transistor Q8 is supplied. ) Drops low as shown in FIG.

이것은 V6〉V5L-Vbe(V5L은 Low전압)일 때,즉 V6=V5L-Vbe(단 i는 트랜지스터(QP)의 콜렉터전류이고, △t는 캐패시터((3)의 충전시간)가 된다. 따라서 최종출력(Vo3)은 제5h도에 도시한 바와같이 출력되며, 이때의 Vo3=V6-Vbe(단, Vbe는 트랜지스터(Q11)의 베이스-에미터간 전압)가 된다.This is when V6> V5L-Vbe (V5L is low voltage) That is, V6 = V5L-Vbe (where i is the collector current of the transistor QP and? T is the charging time of the capacitor (3).) Therefore, the final output Vo3 is output as shown in FIG. In this case, Vo3 = V6-Vbe (where Vbe is the base-emitter voltage of the transistor Q11).

이와같이 본 고안에 따른 고화질용 키드펄스 발생기는 고화질이 요구되는 S-VHS나 Hi-8㎜등 고품위 시스템에서 요구되는 정확한 키드 펄스를 유도하여 AGC검출에 정확성을 기할수 있고, 동기신호의 클램핑을 유효적절히 조절가능하여 고화질 세트에서의 적용으로 화면의 안정성을 추구할수 있는 효과를 갖는다.As described above, the high-quality kid pulse generator according to the present invention can induce accurate kid pulses required in high-grade systems such as S-VHS or Hi-8 mm, which requires high image quality, to ensure accuracy in AGC detection, and to effectively clamp the synchronization signal. Appropriately adjustable, it has the effect to pursue the stability of the screen by applying in a high-quality set.

Claims

A comparator 1 for outputting a positive pulse and a negative pulse by comparing the synchronization signal Vi with a reference voltage V _B2 , and a pulse delay delaying the output of the comparator 1 for a predetermined time td ( 2) and an integrator (3) for outputting a kid pulse at the falling edge of the output delayed by the pulse delay (2).