KR930006697Y1 - Encoding adding circuit of encoder - Google Patents

Encoding adding circuit of encoder Download PDF

Info

Publication number
KR930006697Y1
KR930006697Y1 KR2019910019477U KR910019477U KR930006697Y1 KR 930006697 Y1 KR930006697 Y1 KR 930006697Y1 KR 2019910019477 U KR2019910019477 U KR 2019910019477U KR 910019477 U KR910019477 U KR 910019477U KR 930006697 Y1 KR930006697 Y1 KR 930006697Y1
Authority
KR
South Korea
Prior art keywords
gate
output
encoder
exclusive
flip
Prior art date
Application number
KR2019910019477U
Other languages
Korean (ko)
Other versions
KR930012348U (en
Inventor
최종복
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910019477U priority Critical patent/KR930006697Y1/en
Publication of KR930012348U publication Critical patent/KR930012348U/en
Application granted granted Critical
Publication of KR930006697Y1 publication Critical patent/KR930006697Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/001—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used
    • H03M7/005—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits characterised by the elements used using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses

Abstract

내용 없음.No content.

Description

인코더의 인코딩 증가회로Encoder Encoding Circuit

제1도는 일반적인 인코더 디스크의 개략도.1 is a schematic diagram of a typical encoder disk.

제2도는 종래의 인코더 회로도.2 is a conventional encoder circuit diagram.

제3도는 본 고안의 인코더 회로도.3 is an encoder circuit diagram of the present invention.

제4도는 본 고안 인코더 디스크의 정, 역회전에 따른 각부분의 파형도.Figure 4 is a waveform diagram of each part according to the forward and reverse rotation of the encoder disk of the present invention.

* 도면의 주요부분에 대한 부호의 설명.* Explanation of symbols for the main parts of the drawings.

1 : 디스크 2,3 : 센싱부1 disc 2, 3 sensing unit

8 : 증폭부 9 : 발진부8 amplification part 9 oscillation part

10 : 배타적 논리회로 FF1, FF2: 디-플립플릅10: Exclusive logic circuit FF 1 , FF 2 : De-flip plane

MV1-MV4: 멀티바이브레이터 OR1-OR4: 오아게이트MV 1 -MV 4 : Multivibrator OR 1 -OR 4 : Oagate

본 고안은 인코더(Encorder)의 인코딩 능력을 증가시킬 수 있게 한 회로에 관한 것이다.The present invention relates to a circuit that enables to increase the encoding capability of an encoder.

일반적으로 인코더는 여러개의 입력단자와 출력단자를 갖춘 회로에서 임의의 한 입력단자에 신호가 가해졌을 때 그 입력단자에 대응하는 출력단자의 조합에 신호가 나타나도록 하는 역할을 한다.In general, an encoder serves to cause a signal to appear in a combination of output terminals corresponding to an input terminal when a signal is applied to any one input terminal in a circuit having several input terminals and output terminals.

종래의 인코더 디스크는 제1도와 같이 반복되는 흑백 라인으로 이루어지며 이러한 디스크(1)가 제2도의 센싱부(2)(3)사이에 삽입되어 정, 역 회전을 하게 된다.The conventional encoder disk is composed of black and white lines repeated as shown in FIG. 1 and the disk 1 is inserted between the sensing units 2 and 3 of FIG. 2 to perform forward and reverse rotation.

즉, 센싱부(2)(3)의 포토다이오드 빛이 디스크(1)의 흑라인은 통과 하지 못하고 백라인만 통과하므로 디스크의 회전에 따라 라인수에 일치되는 업/다운 시그널이 디-플립플롭(4)(5)과 익스크르시브 오아게이트(6) 및 인버터(7)를 통해 출력된다.That is, since the photodiode light of the sensing units 2 and 3 does not pass the black line of the disc 1 but passes only the back line, the up / down signal corresponding to the number of lines according to the rotation of the disc is de-flip-flop. (4) (5) and the output via the exclusive oragate 6 and the inverter 7.

그러나, 상기와 같은 종래의 인코더 디스크에서는 한라인에 한펄스만 센싱되기 때문에 인코더를 사용하는 장비(예를 들어 서보모터, 롤러(Ruler), NC머신, 자동제어장비)에서 보다 정밀한 제어를 할 경우에는 인코더시스크의 라인수를 증가시켜야하나 이와같이 라인수를 증가시키는데는 면적에 한계가 있을뿐만 아니라 증가된 라인을 센싱하기가 어렵다.However, in the conventional encoder disk as described above, since only one pulse is sensed per line, more precise control is performed in equipment using an encoder (for example, a servo motor, a roller, an NC machine, and an automatic control equipment). In this case, the number of lines of the encoder sequence must be increased, but there is a limit in area to increase the number of lines, and it is difficult to sense the increased lines.

또한, 인코더의 라인수가 증가함에 따른 안정된 동작을 위한 기계, 전자 회로 설계상의 어려움이 있다.In addition, there is a difficulty in mechanical and electronic circuit design for stable operation as the number of lines of the encoder increases.

본 고안은 이와같은 종래의 결점을 해결하기 위한 것으로, 라인수를 증가시키지 않고도 인코더의 능력을 증가시킬 수 있는 회로를 제공하는데 그 목적이 있다.The present invention aims to solve such a conventional drawback, and to provide a circuit capable of increasing the capability of an encoder without increasing the number of lines.

이하에서 이와같은 목적을 달성하기 위한 본 고안의 실시예를 첨부된 도면 제3도와 제4도에 의하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention for achieving the above object will be described in detail with reference to FIGS. 3 and 4 of the accompanying drawings.

먼저 제3도는 본 고안의 회로도로 디스크의 정, 역 회전에 따라 흑백 라인을 센싱하는 센싱부(2)(3)와, 센싱부(2)(3)에 의해 센싱된 펄스를 필요한 만큼 증폭시키는 OP 앰프(OP1)(OP2), 저항(R1), (R2)으로된 증폭부(8)와, 증폭부(8)의 출력을 받아 시정수에 따라 발진시키는 멀티바이브레이터(MV1-MN4), 저항(R3-R6), 콘덴서(C1-C4)로된 발진부(9)와, 발진부(9)의 출력을 논리합시키는 오아게이트(OR1)(OR2)와, 상기 증폭부(8)의 출력을 받아 배타적 논리를 행하는 익스크르시브오아(EX1)와 익스크르시브노아(EX2)로된 배타적 논리회로(10)와, 상기 오아게이트(OR1)(OR2)의 출력을 클락으로 배타적 논리회로(10)의 출력을 입력으로 받아 입력신호를 클럭펄스의 시간 간격만큼 지연시켜 출력시키는 디-플립플롭(FF1)(FF2)과, 상기 디-플립플롭 (FF1)(FF2)의 지연된 펄스를 논리합시켜 업/다운 카운트하게 하는 오아게이트(OR3)와, 상기 오악이트(OR1)와 익스크르시브 노아게이트(EX2)의 출력을 논리합시켜 카운트 클락을 발생시키는 오아게이트(OR4)를 구비하여서 이루어진 것이다.First, FIG. 3 is a circuit diagram of the present invention for sensing the black and white lines according to the forward and reverse rotation of the disk, and for sensing the pulses sensed by the sensing units 2 and 3 as necessary. An amplifier 8 composed of an OP amplifier OP 1 (OP 2 ), a resistor R 1 , and an R 2 , and a multivibrator receiving the output of the amplifier 8 and oscillating according to a time constant (MV 1). -MN 4 ), an oscillator 9 consisting of a resistor (R 3 -R 6 ), a capacitor (C 1- C 4 ), and an oragate (OR 1 ) (OR 2 ) for logically combining the output of the oscillator (9). And an exclusive logic circuit 10 comprising an exclusive ora EX 1 and an exclusive noa EX 2 that receive the output of the amplifying unit 8 and perform exclusive logic, and the ora gate OR 1 ( OR 2 ) a de-flip-flop (FF 1 ) (FF 2 ) for receiving the output of the exclusive logic circuit 10 as an input and delaying the input signal by a time interval of a clock pulse with the output of the clock, and the de- Delayed Flip-Flop (FF 1 ) (FF 2 ) And Iowa gate (OR 3) to the up / down count by a logical OR of pulses, Iowa gate of the Oaxaca is to OR the outputs of the bit (OR 1) and extreme croissants sheave NOR gate (EX 2) generating a count clock (OR It is made with 4 ).

이와같이 구성된 본 고안을 제4도와 같은 파형도(여기서(A)-(H)는 디스크의 정회전, (A')-(H')는 역회전을 나타냄)를 참고로하여 상세히 설명하면 다음과 같다.The present invention configured as described above will be described in detail with reference to the waveform diagram of FIG. 4 (where (A)-(H) represents the forward rotation of the disk and (A ')-(H') represents the reverse rotation). same.

즉, 제1도와 같은 인코더 디스크(1)가 역회전하면 센싱부(2)(3)에서 흑백라인에 따라 펄스를 발생시키게 되고 증폭부(8)를 통하여 필요한 만큼 증폭된다.That is, when the encoder disk 1 as shown in FIG. 1 reversely rotates, the sensing units 2 and 3 generate pulses along the black and white lines, and are amplified as necessary through the amplifier 8.

따라서, 증폭부(8)를 통한 제4a도, 제4b도와 같은 90의 위상을 갖는 파형이 배타적 논리회로(10)의 익스크르시브 노아게이트(EX2)를 통해 제4c도와 같은 파형이 되고 익스크르시브 오아게이트(EX1)를 통해 제4d도와 같은 파형이 된다.Therefore, a waveform having a phase of 90 as shown in FIGS. 4A and 4B through the amplifying unit 8 becomes a waveform as shown in FIG. 4C through an Exclusive Noah gate EX 2 of the exclusive logic circuit 10. The corrugated oragate EX 1 forms a waveform as shown in FIG. 4D.

또한, 증폭부(8)를 통해 증폭된 펄스가 발진부(9)의 멀티 바이브레이터(MV1-MV4)입력단에 각각 입력되면 각 멀티바이브 레이터의 시정수(여기서는 저항(R3-R6)과 콘덴서(C1-C4)에 의해 결정)에 의해 펄스가 발진되어 오아게이트(OR1)(OR2)에 의해 제4e도, 제4f도와 같은 파형이 출력된다.In addition, when the pulses amplified by the amplifier 8 are input to the multivibrator (MV 1 -MV 4 ) input terminals of the oscillator 9, respectively, the time constant of each multivibrator (here, resistors R 3 -R 6 ) and The pulses are oscillated by the capacitors C 1 -C 4 ) and the same waveforms as 4e and 4f are output by the OR gate OR 1 (OR 2 ).

따라서, 오아게이트(OR1)(OR2)의 출력이 디-플립플롭(FF1)(FF2)의 클락단에 입력되고 배타적 논리회로(10)의 출력이 디-플립플롭(FF1)(FF2)의 입력단에 입력되어 일정시간 지연된 후 오아게이트(OR3)를 통해 제4g도와 같은 업/다운 카운트를 발생시킨다.Thus, the output of the OR gate OR 1 (OR 2 ) is input to the clock end of the de-flip flop FF 1 (FF 2 ) and the output of the exclusive logic circuit 10 is the de-flip flop FF 1 . After being input to the input terminal (FF 2 ) and being delayed for a predetermined time, an up / down count as shown in FIG. 4g is generated through the OR gate OR 3 .

한편, 상기 오아게이트(OR1)와 익스크르시브 노아게이트(EX2)의 출력이 오아게이트(OR4)를 통해 제4h도와 같이 제4e도와 제4f도가 합쳐진 클락으로 출력되어 결국 하나의 주기안에 4개의 카운트 클락이 발생하게 된다.On the other hand, the output of the oragate (OR 1 ) and the Exclusive noagate (EX 2 ) is output through the oragate (OR 4 ) to the clock of the sum of the 4e and 4f degrees as shown in the 4h diagram and finally in one period Four count clocks will occur.

제4a'도 내지 제4h'도의 파형은 디스크(1)가 역회전할대의 각 부분의 파형도를 나타낸 것이다.The waveforms of FIGS. 4A 'to 4H' show the waveform diagrams of the respective portions of the disk 1 in the reverse rotation.

이상에서 설명한 바와같은 본 고안은 인코더 라인을 증가시키지 않고도 하나의 라인안에 4개의 클락을 발생시킬 수 있어 종래의 인코더에 비해 4배의 인코딩 능력을 증가시킬 수 있는 효과가 있다.As described above, the present invention can generate four clocks in one line without increasing the encoder line, thereby increasing the encoding capability of 4 times compared to the conventional encoder.

Claims (1)

디스크의 정, 역 회전에 따라 흑백 라인을 센싱하는 센싱부(2)(3)와, 센싱부(2)(3)에 의해 센싱된 펄스를 필요한 만큼 증폭시키는 증폭부(8)와, 상기 증폭부(8)에 의해 증폭된 펄스를 시정수에 따라 발진시키는 발진부(9)와, 상기 증폭부(8)의 출력을 받아 배타적 논리를 행하는 배타적 논리회로(10)와, 상기 발진부(9)의 출력을 논리합시키는 오아게이트(OR1)(OR2)와, 상기 오아게이트(OR1)(OR2)의 출력을 클락으로 배타적 논리회로 (10)의 출력을 입력으로 받아 입력신호를 클럭펄스의 시간 간격만큼 지연시켜 출력시키는 디-플립플롭(FF1)(FF2)과, 상기 디-플립플롭(FF1) (FF2)의 지연된 펄스를 논리합시켜 업/다운 카운트 하게하는 오아게이트(OR3)와, 상기 오아게이트(OR1)와 익스크르시브 노아게이트(EX2)의 출력을 논리합시켜 카운트 클락을 발생시키는 오아게이트(OR4)를 구비하여서된 인코더의 인코딩 증가회로.A sensing unit (2) (3) for sensing black and white lines according to the forward and reverse rotation of the disk, an amplifier (8) for amplifying the pulse sensed by the sensing unit (2) (3) as needed, and the amplification An oscillator 9 for oscillating the pulse amplified by the unit 8 according to a time constant, an exclusive logic circuit 10 for receiving exclusive output from the amplifier 8 and performing exclusive logic, and the oscillator 9 Iowa gate for logical OR of the output (OR 1) a (OR 2) with the Iowa gate (OR 1) (OR 2) clock pulses to the input signal receives the output of the exclusive logic circuit 10 is output to the clock input of De-flip-flop (FF 1 ) (FF 2 ) to delay and output the delayed time interval and O-gate (OR) to logically sum up the delayed pulses of the de-flip-flop (FF 1 ) (FF 2 ) 3 ) an OR that generates a count clock by logically combining the outputs of the OR gate OR 1 and the exclusive NO gate EX 2 . Encoding increase circuit of an encoder having a gate (OR 4 ).
KR2019910019477U 1991-11-14 1991-11-14 Encoding adding circuit of encoder KR930006697Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910019477U KR930006697Y1 (en) 1991-11-14 1991-11-14 Encoding adding circuit of encoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910019477U KR930006697Y1 (en) 1991-11-14 1991-11-14 Encoding adding circuit of encoder

Publications (2)

Publication Number Publication Date
KR930012348U KR930012348U (en) 1993-06-25
KR930006697Y1 true KR930006697Y1 (en) 1993-10-04

Family

ID=19322222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910019477U KR930006697Y1 (en) 1991-11-14 1991-11-14 Encoding adding circuit of encoder

Country Status (1)

Country Link
KR (1) KR930006697Y1 (en)

Also Published As

Publication number Publication date
KR930012348U (en) 1993-06-25

Similar Documents

Publication Publication Date Title
US4755693A (en) ECL latch circuit insensitive to alpha ray disturbances
US4689497A (en) Master-slave type flip-flop circuits
KR900005694A (en) Pulse generation circuit of predetermined pulse width according to trigger signal
KR930006697Y1 (en) Encoding adding circuit of encoder
NO890781L (en) WAVE FORM ENCODES / DISCOVER.
KR890011169A (en) Rotation Angle Detection Circuit of Step Motor
US3609705A (en) Multivibrator responsive to noisy and noiseless signals
KR930006226B1 (en) Digital monostable multivibrator
US4473819A (en) Digital-to-analog conversion apparatus with a variable active-level
KR890009425Y1 (en) Remote controller
KR880003263Y1 (en) Remote control signal demodulation circuit
KR920007300Y1 (en) Printer head driving pulse generation circuit
KR930006135Y1 (en) Circuit for generating electric pulses
KR940005876Y1 (en) Non-superimposed clock pulse generating circuit
KR100236083B1 (en) Pulse generator
KR0168082B1 (en) Digital pwm signal generating apparatus
JPH0534409A (en) Test mode control signal generating circuit
KR880001478Y1 (en) Noise elimination circuit for logic circuit
KR200156832Y1 (en) Circuit for generating clamp signals
KR860001360Y1 (en) Trigger flip-flop
SU403049A1 (en) COVER VOLTAGE CONVERTER
KR860002287Y1 (en) Circuit for speed regulation of motor
SU1339591A1 (en) Analog-to-digital integrator
SU1175027A1 (en) Transistor switch
KR890005925Y1 (en) Arrangement for starting motor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020918

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee