KR930004044Y1 - Circuit for recording and displaying data in video program system - Google Patents

Circuit for recording and displaying data in video program system Download PDF

Info

Publication number
KR930004044Y1
KR930004044Y1 KR2019870023896U KR870023896U KR930004044Y1 KR 930004044 Y1 KR930004044 Y1 KR 930004044Y1 KR 2019870023896 U KR2019870023896 U KR 2019870023896U KR 870023896 U KR870023896 U KR 870023896U KR 930004044 Y1 KR930004044 Y1 KR 930004044Y1
Authority
KR
South Korea
Prior art keywords
vps
data
video signal
character
signal
Prior art date
Application number
KR2019870023896U
Other languages
Korean (ko)
Other versions
KR890014666U (en
Inventor
김동수
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019870023896U priority Critical patent/KR930004044Y1/en
Publication of KR890014666U publication Critical patent/KR890014666U/en
Application granted granted Critical
Publication of KR930004044Y1 publication Critical patent/KR930004044Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor

Abstract

내용 없음.No content.

Description

VPS 데이타 문자 기록 및 표시 회로VPS data character recording and display circuit

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 본 고안에 따른 VPS데이타 문자 기록 및 표시 회로의 블록 구성도.2 is a block diagram of a VPS data character writing and display circuit according to the present invention.

제3도는 제2도의 마이크로 콘트롤러 신호 흐름 블럭도.3 is a microcontroller signal flow block diagram of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 튜너IF단 2 : VPS디코더1: Tuner IF stage 2: VPS decoder

3 : 비데오 신호 테이프 레코더 4 : 마이크로 콘트롤러3: video signal tape recorder 4: microcontroller

5 : TV 수상기 6 : 비데오 신호 합성기5: TV receiver 6: video signal synthesizer

7 : 문자 신호 발생기7: character signal generator

본 고안은 VCR회로에 관한 것으로 특히 TV신호를 녹화하는 도중에 VPS(Video program system)데이타를 TV수상기 또는 모니터의 화면상에 표시하고, 비데오 테이프에 VPS데이타 코드를 영상 비데오 신호와 함께 기록할 수 있는 한 VCR의 VPS데이타 문자 기록 및 표시 회로에 관한 것이다.The present invention relates to a VCR circuit, and in particular, during recording a TV signal, VPS (Video program system) data can be displayed on the screen of a TV receiver or a monitor, and a VPS data code can be recorded on a video tape together with a video video signal. It relates to a VPS data character recording and display circuit of a VCR.

종래의 기술 구성은 제1도서 보는 바와 같이, TV안테나가 튜너IF단(1)에 연결되며 튜너IF단(1)은 VPS디코더(2)와 비데오 신호 테이프 레코더(3)에 각각 접속되고, 상기 VPS디코더(2)는 마이크로 콘트롤러(4)와 버스라인(a)을 통해 상호 연결되며 마이크로 콘트롤러(4)는 튜너IF단(1)과 비데오 신호 테이프 레코더(3)에 각각 연결되어 비데오 신호 테이프 레코더(3)가 TV수상기 또는 모니터(5)에 연결되는 구성으로, 상기 구성의 동작상태를 살펴보면, VPS데이타는 공지된 내용으로 TV신호와 수직 블랭킹기간중의 16번째 라인에 실려 전송되게 되는데, 이 VPS 데이타를 갖고 있는 TV신호는 제1도에서와 같이 안테나를 통해 튜너IF단(1)에 전송되고, 튜너IF단(1)에서는, 이 신호를 TV영상 신호와 함께 분리되어 VPS디코더(2)와 비데오 신호 테이프 레코더(3)에 각각 인가된다.In the prior art configuration, as shown in the first book, the TV antenna is connected to the tuner IF stage 1 and the tuner IF stage 1 is connected to the VPS decoder 2 and the video signal tape recorder 3, respectively. The VPS decoder (2) is interconnected via a microcontroller (4) and a bus line (a), and the microcontroller (4) is connected to a tuner IF stage (1) and a video signal tape recorder (3), respectively, to a video signal tape recorder. (3) is connected to the TV receiver or the monitor (5). Looking at the operating state of the configuration, the VPS data is transmitted on the 16th line during the TV blank and the vertical blanking period, which is known content. The TV signal having the VPS data is transmitted to the tuner IF stage 1 via an antenna as shown in FIG. 1, and in the tuner IF stage 1, this signal is separated together with the TV video signal and the VPS decoder 2 And a video signal tape recorder 3, respectively.

상기 VPS 디코더(2)에서는 기공지된 바와 같이 동작되어 TV신호중의 수직 블랭킹 기간중의 16번째 라인에 실려 있는 VPS 데이타를 디코드(De Code)하여 버스라인(a)을 통해 마이크로 콘트롤러(4)와 상호간에 인터페이스가 가능하게 된다.The VPS decoder 2 is operated as described in the prior art to decode the VPS data contained in the 16th line during the vertical blanking period of the TV signal and decode the VPS data through the bus line a. It is possible to interface with each other.

한편 마이크로 콘트롤러(4)는 시청자가 원하는 TV신호를 수신할 수 있도록 튜너IF단(1)으로 튜닝에 필요한 데이타(튜닝 전압)을 공급하게 된다.Meanwhile, the microcontroller 4 supplies data (tuning voltage) necessary for tuning to the tuner IF stage 1 so that the viewer can receive a desired TV signal.

그리고 마이크로 콘트롤러(4)는 공지된 사실과 같이 타이머 동작 및 비데오 신호 테이프 레코더(3)에 필요한 동작을 하고 있으며, 특히 타이머 예약 녹화 동작을 하도록 되어 있다.The microcontroller 4 performs a necessary operation for the timer operation and the video signal tape recorder 3, as is known in the art. In particular, the microcontroller 4 performs a timer reservation recording operation.

이때 이 VPS데이타를 이용하여 방송국에서 송출되는 프로그램을 매우 효율적으로 녹화 할 수 있게 되고, 또한 마이크로 콘트롤러(4)에서 보내진 테이프 레코딩 신호(6)로는 비데오 신호 테이프 레코더(3)에 인가되어 비데오 신호 테이프 레코더(3)에서 튜너IF단(1)의 TV신호를 기록하도록 하며, 한편으로는 튜너IF단(1)에서 보내진 TV신호를 모니터 혹은 모듈레이터를 통해 TV수상기를 통해 시청할 수 있도록 되어 있다.At this time, the VPS data can be used to record a program transmitted from a broadcasting station very efficiently, and the video signal tape recorder 3 is applied to the video signal tape recorder 3 as the tape recording signal 6 sent from the microcontroller 4. The recorder 3 allows the TV signal of the tuner IF stage 1 to be recorded, while the TV signal sent from the tuner IF stage 1 can be viewed through a TV receiver through a monitor or a modulator.

이와 같이 동작되는 기존의 VCR의 VPS처리회로는 이상의 설명에서와 같이 VPS데이타가 TV신호에서 수직귀선 소거 기간중에 실려 있으므로 화면상에 직접 나타나지 않게 되고, 또한 디코딩을 하지 않으면 설사 화면을 강제 이동시켜 관찰한다 하더라도 쉽게 판별하기 어렵게 되었다.As described above, the VPS processing circuit of the conventional VCR operated as described above does not appear directly on the screen because the VPS data is loaded during the vertical blanking period in the TV signal. Even if it is easy to distinguish easily.

그리고 시청자 혹은 VCR 사용자가 TV프로그램이 정확하게 혹은 제 시간에 송출되었는지를 확인 하고자 할때에는 이 VPS데이타를 판별하기 어렵게 되었고, 예약 녹화된 TV프로그램이 언제 방영된것인지 알기 어렵고 현재 수신되는 VPS 데이타코드가 무엇인지 확인 할 때에도 많은 어려움이 있었다.And when a viewer or a VCR user wants to check whether a TV program is transmitted correctly or on time, it becomes difficult to determine the VPS data, it is difficult to know when the scheduled recorded TV program was aired, and what VPS data code is currently received. There were a lot of difficulties when checking if it was.

이에 본 고안은 상기한 문제점을 개선시키기 위해 안출된것으로서, 비데오 신호 합성기와 문자 신호 발생기를 기존의 회로에 연결 구성시켜 VPS데이타 문자를 기록 및 표시 할 수 있도록 한 것으로, 이하 그의 기술 구성을 첨부된 도면에 따라 설명하면 다음과 같다.Accordingly, the present invention has been made to improve the above-mentioned problems, and the video signal synthesizer and the text signal generator are connected to an existing circuit to record and display the VPS data characters. Referring to the drawings as follows.

제2도는 본 고안에 따른 VCR의 VPS데이타 문자 기록 및 표시 회로를 나타낸 것으로 그의 연결 구성을 살펴 보면 튜너IF단(1), VPS디코더(2), 비데오 신호 테이프 레코더(3), 마이크로 콘트롤러(4) 그리고 TV수상기(5)를 포함하는 기존의 제1도에 있어서, 상기 튜너IF단(1)의 출력이 비데오 신호 합성기(3)의 일측으로 인가되며 마이크로 콘트롤러(4)의 출력은 문자 신호 발생기(7)를 거쳐 비데오 신호 합성기(3)의 타 일측으로 인가되어 합성된 출력이 비데오 신호 테이프 레코더(3)에 인가되도록한 구성으로, 제3도는 상기 마이크로 콘트롤러(4)의 신호흐름 블럭도를 나타낸 것이다.2 shows a VPS data character recording and display circuit of the VCR according to the present invention. Looking at the connection configuration thereof, the tuner IF stage 1, the VPS decoder 2, the video signal tape recorder 3, and the microcontroller 4 are shown. And a conventional TV receiver 5, the output of the tuner IF stage 1 is applied to one side of the video signal synthesizer 3 and the output of the microcontroller 4 is a character signal generator. (7) is configured to be applied to the other side of the video signal synthesizer (3) so that the synthesized output is applied to the video signal tape recorder (3), Figure 3 shows the signal flow block diagram of the microcontroller (4) It is shown.

상기 회로 구성의 동작 상태 및 작용 효과를 첨부된 도면에 따라 설명하면 다음과 같다.Operational states and operational effects of the circuit configuration will be described with reference to the accompanying drawings.

제2도에서 튜너IF단(1)에서 출력된 비데오 신호는 비데오 신호 합성기(6)에 공급되고, 마이크로 콘트롤러(4)는 버스라인(a)에 의해 VPS디코더(2)와 연결되어 있으므로 VPS디코더(2)와 마이크로 콘트롤러(4)의 버스제어용 포트와 인터페이스 되며, 이 인터페이스된 VPS데이타는 마이크로 프로세서 장치로 이송되어 메모리의 일부를 차지한다. (VPS 데이타 변환 플래그, 카운터 지역 등을 메모리 부분에 할당하여 이용함)In FIG. 2, the video signal output from the tuner IF stage 1 is supplied to the video signal synthesizer 6, and the microcontroller 4 is connected to the VPS decoder 2 by the bus line a so that the VPS decoder It is interfaced with the bus control port of (2) and the microcontroller (4), and this interfaced VPS data is transferred to the microprocessor device and occupies a part of memory. (VPS data conversion flag, counter area, etc. are allocated to the memory part)

이 VPS 데이타를 이용하여 TV신호를 기록하는데 사용하는데, 이때 필요로 하는 비데오 신호 레코드용 데이타 신호를 입, 추력 제어 포트들을 통하여 비데오 신호 테이프 레코더(3)로 전송된다.This VPS data is used to record a TV signal. At this time, a data signal for video signal recording required is transmitted to the video signal tape recorder 3 through the input and thrust control ports.

한편 메모리의 VPS데이타는 마이크로 프로세서 장치에서 화면에 디스플레이 하기 위한 신호로 바뀌어 문자위치 설정 및 문자 데이타 발생 신호로 전환되며, 이 신호들이 문자 신호 발생기(7)로 전송되게 된다.On the other hand, the VPS data of the memory is converted into a signal for display on the screen by the microprocessor device is converted into a character position setting and character data generation signal, these signals are transmitted to the character signal generator (7).

상기문자 신호 발생기(7)는 마이크로 콘트롤러(4)로 부터 입력된 문자 데이타 및 문자 표시 데이타로 부터 화면상의 위치 및 문자 신호를 기공지된 바와 같이 발생시켜 비데오 신호 합성기(6)에 인가됨으로, 비데오 신호 합성기(6)에서는 튜너IF단(1)로 부터 전송된 TV영상 신호와 문자 신호 발생기(7)로 부터 발생된 영상 신호(문자 신호)를 합성하여 비데오 신호 테이프 레코더(3)로 인가 시키게 된다.The character signal generator 7 generates the position and the character signal on the screen from the character data and the character display data inputted from the microcontroller 4, and is applied to the video signal synthesizer 6 by being known. In the signal synthesizer 6, the TV video signal transmitted from the tuner IF stage 1 and the video signal (text signal) generated from the text signal generator 7 are synthesized and applied to the video signal tape recorder 3. .

이때 마이크로 콘트롤러(4)는 VPS 데이타를 디스플레이 하는 시각과 시간등을 VPS 데이타변환 플래그 등의 VPS 데이타 관련 플레그와 카운터 등을 이용하여 위에 언급된 디스 플레이 시각과 시간 등을 설정할 수 있게 된다.At this time, the microcontroller 4 can set the display time and time described above using the VPS data related flags and counters such as the VPS data conversion flag and the like for the time and time for displaying the VPS data.

그러므로 VPS데이타 코드는 예약 녹화의 경우 화면상에 나타낼수 있는 위치에 삽입되어 비데오 카세트 테이프에 기록될 수 있으며 TV수상기 혹은 모니터 화면상에 디스 플레이 할 수 있게 된다.Therefore, the VPS data code can be inserted in a position that can be displayed on the screen in the case of reserved recording, recorded on the video cassette tape, and displayed on the TV set or the monitor screen.

따라서 본 고안에 따른 VPS 데이타 문자 기록 및 표시회는 이상의 설명에서와 같이 VPS데이타를 모니터 혹은 수상기에 나타낼 수 있으므로 예약 녹화된 혹은 예약 녹화 되고 있는 VPS데이타를 육안으로 쉽게 알수 있으며, 또한 VCR을 VPS 데이타를 이용하여 동작시킬때 VCR이 제방송 시각에 제대로 작동하고 있는지 체크 할 수 있으므로 일종의 감시 기능을 갖게 되고, 또한 VPS데이타 코드를 기록함으로서 예약 녹화된 프로그램의 경우 그 녹화된 프로그램이 인재 반영될 것인가를 알수 있어 정말로 예약된 프로그램이 녹화 되었는지를 알 수 있는 효과를 갖게 된다.Therefore, the VPS data character recording and display session according to the present invention can display the VPS data on the monitor or the receiver as in the above description, so that the VPS data that is pre-recorded or pre-recorded can be easily seen with the naked eye, and the VCR VPS data You can check whether the VCR is operating properly at the time of the broadcast when you use it, and it has a kind of monitoring function. Also, if the recorded program is reserved by recording the VPS data code, whether the recorded program will be reflected in the talents. Knowing that it has the effect of knowing if a scheduled program has been recorded.

Claims (2)

튜너IF단(1), VPS디코더(2), 비데오 신호 테이프 레코더(3), 그리고 마이크로 콘트롤러(4)를 포함하고 VPS데이타를 디코드하여 사용하는 VCR에 있어서, 튜너IF단(1)의 출력이 비데오 신호 합성기(6)의 일측으로 인가되며 마이크로 콘트롤러(4)의 출력은 문자 신호 발생기(7)를 거쳐 비데오 신호 합성기(6)의 타 일측으로 인가되어 합성된 출력이 비데오 신호 테이프 레코더(3)에 인가되도록 구성한 것을 특징으로 하는 VPS 데이타 문자 기록 및 표시 회로.In a VCR that includes a tuner IF stage 1, a VPS decoder 2, a video signal tape recorder 3, and a microcontroller 4 and decodes and uses VPS data, the output of the tuner IF stage 1 is It is applied to one side of the video signal synthesizer 6 and the output of the microcontroller 4 is applied to the other side of the video signal synthesizer 6 through the character signal generator 7 so that the synthesized output is the video signal tape recorder 3. And a VPS data character recording and display circuit configured to be applied to the VPS data character. 제1항에 있어서, 마이크로 콘트롤러(4)는 버스라인(a)을 통해 VPS디코더(2)와 인터페이스된 VPS 데이타를 마이크로 프로세서장치로 이송시켜 VPS 데이타 변환 플래그, 카운터 지역 등을 메모리부 부분에 할당하도록 하고, 이 VPS 데이타는 비데오 신호 레코드용 데이타로 되어 입, 출력 데이타 포트를 통해 비데오 신호 테이프 레코더(3)로 전송되며, 한편으로 메모리의 VPS 데이타는 마이크로 프로세서 장치에서 화면 디스 플레이 신호로 변환되고 문자 위치 설정 및 문자 데이타 발생 신호로 변환되어 문자 신호 발생기(7)에 인가되도록 한 것을 특징으로 하는 VPS 데이타 문자 기록 및 표시 회로.The microcontroller 4 transfers the VPS data interfaced with the VPS decoder 2 through the bus line a to the microprocessor device, and allocates the VPS data conversion flag, the counter area, etc. to the memory part. This VPS data becomes video signal record data and is transmitted to the video signal tape recorder 3 through the input and output data ports, while the VPS data in the memory is converted into a screen display signal by the microprocessor device. A VPS data character recording and display circuit, characterized in that it is converted into a character position setting and character data generation signal and applied to the character signal generator (7).
KR2019870023896U 1987-12-30 1987-12-30 Circuit for recording and displaying data in video program system KR930004044Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870023896U KR930004044Y1 (en) 1987-12-30 1987-12-30 Circuit for recording and displaying data in video program system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870023896U KR930004044Y1 (en) 1987-12-30 1987-12-30 Circuit for recording and displaying data in video program system

Publications (2)

Publication Number Publication Date
KR890014666U KR890014666U (en) 1989-08-11
KR930004044Y1 true KR930004044Y1 (en) 1993-06-25

Family

ID=19271099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870023896U KR930004044Y1 (en) 1987-12-30 1987-12-30 Circuit for recording and displaying data in video program system

Country Status (1)

Country Link
KR (1) KR930004044Y1 (en)

Also Published As

Publication number Publication date
KR890014666U (en) 1989-08-11

Similar Documents

Publication Publication Date Title
US4635132A (en) Printer used for a television receiver
EP1335594A2 (en) A system for unattended recording of television programs
US4680629A (en) Display unit
KR960006524A (en) Caption processing device and caption processing method of caption VSI (VCR) with separate display device
MY115871A (en) Automatic title or description captioning for a vcr recording
JP2966510B2 (en) Video subtitle recorder recording signal selection method
KR930004044Y1 (en) Circuit for recording and displaying data in video program system
US5612789A (en) Video signal recorder and video apparatus with internal clock index signal
KR100373194B1 (en) Local communication system and station for use in such a system
US6289168B2 (en) Video tape recorder with a function of controlling a character display
US6751397B1 (en) Video signal recording and playing-back apparatus and video signal displaying apparatus
KR19980049443A (en) Super simple reservation recording device
KR910003099B1 (en) Text picture display method on teletext mode
KR100229551B1 (en) Method for timer reservation using kbps data
JPS6117398B2 (en)
KR960013741B1 (en) Reservation seeing and hearing and recording method of particular typed program
KR100228494B1 (en) Added information output apparatus
KR100203632B1 (en) Apparatus for displaying kbps information
JPH02117288A (en) Teletext receiver
JPH0272085U (en)
KR0153985B1 (en) Remote controller for timer recording a video cassette recorder
JPS6222317B2 (en)
KR970063231A (en) How to control the current time and tape count display in TVCR
KR19980048132A (en) How to display reservation recording status of composite TV
KR970029581A (en) Method switching system and its switching method in VCC using PAL / SECAM dual system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee