KR930002238Y1 - Multi-video deck system for video production - Google Patents

Multi-video deck system for video production Download PDF

Info

Publication number
KR930002238Y1
KR930002238Y1 KR2019910000717U KR910000717U KR930002238Y1 KR 930002238 Y1 KR930002238 Y1 KR 930002238Y1 KR 2019910000717 U KR2019910000717 U KR 2019910000717U KR 910000717 U KR910000717 U KR 910000717U KR 930002238 Y1 KR930002238 Y1 KR 930002238Y1
Authority
KR
South Korea
Prior art keywords
nand
video
output
unit
deck system
Prior art date
Application number
KR2019910000717U
Other languages
Korean (ko)
Other versions
KR920015568U (en
Inventor
권기하
Original Assignee
대우전자 주식회사
김용원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 김용원 filed Critical 대우전자 주식회사
Priority to KR2019910000717U priority Critical patent/KR930002238Y1/en
Priority to GB9117730A priority patent/GB2249656B/en
Priority to JP3249260A priority patent/JPH087893B2/en
Priority to DE19914134861 priority patent/DE4134861C3/en
Publication of KR920015568U publication Critical patent/KR920015568U/en
Application granted granted Critical
Publication of KR930002238Y1 publication Critical patent/KR930002238Y1/en
Priority to US08/580,236 priority patent/US5796538A/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B15/026—Control of operating function, e.g. switching from recording to reproducing by using processor, e.g. microcomputer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B15/023—Control of operating function, e.g. switching from recording to reproducing remotely controlled

Abstract

내용 없음.No content.

Description

비디오 프로덕션용 멀티 비디오 덱크 시스템Multi Video Deck System for Video Production

제1도는 종래의 멀티비디오 덱크 시스템의 회로도.1 is a circuit diagram of a conventional multi-video deck system.

제2도는 본 고안에 의한 멀티비디오 덱크 시스템의 회로도.2 is a circuit diagram of a multi-video deck system according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 조합 논리회로 Sw : 슬라이드(slide)스위치10: combination logic circuit Sw: slide switch

NAAD1-NAND4: 낸드게이트 INT1, INT2: 인버터NAAD 1 -NAND 4 : NAND gate INT 1 , INT 2 : Inverter

본 고안은 1개의 유니트 마이컴이 재생동작을 하는 동안 다수 유니트 마이컴에서는 레코딩 동작이 동시에 진행되도록 함으로써 다수 비디오 테이프의 복제 작업이 이루어질 수 있게하는 비디오 프로덕선용 멀티 비디오 덱크 시스템에 관한 것으로, 특히 단순한 조작에 의하여 정확한 복제작업이 동시에 이루어질 수 있도록 한것이다.The present invention relates to a multi-video deck system for video production, which allows multiple video tapes to be duplicated by allowing recording operations to proceed simultaneously in a multi-unit microcomputer while a single microcomputer is playing. By doing so, exact duplication can be done at the same time.

종래에는 제1도에 도시된 바와같이 유선리모콘에 의하여 아날로그 신호를 A/D변환기에 인가하고 그 디지탈 출력으로 다수의 버퍼를 구동시켜 유니트의 마이컴에 재생 또는 레코딩 동작이 일률적으로 이루어지도록 하였던 것이다.In the related art, as shown in FIG. 1, an analog signal is applied to an A / D converter by a wired remote controller and a plurality of buffers are driven by the digital output so that playback or recording operations are uniformly performed in the microcomputer of the unit.

그러므로 어느 한 유니트 마이컴이 재생동작을 실시하도록 수동으로 조작하고 난후 상기의 유선리모콘을 조작하여 여타의 유니트 마이컴이 모두 레코딩 동작을 실시하도록 하였던 것이어서 유선리모콘 조작이 매우 번거로울 뿐만 아니라, 리모콘 조작이 실수로 인한 피해가 속출하였던 문제점이 있었다.Therefore, after one unit microcomputer was manually operated to perform the playback operation, the above wired remote controller was operated so that all other unit microcomputers could perform the recording operation. There was a problem caused by the damage caused.

본 고안은 이러한 문제점을 해결하기 위하여 이루어진 것으로서, 단 하나의 슬라이드스위치를 조작시킴에 따라 조합논리 회로에 의하여 각 유니트의 마이컴에 재생 또는 레코딩등의 적절한 신호파형이 선택적으로 인가되도록 하여 극히 단순한 조작으로 정확한 복제 작업이 능률적으로 실시될 수 있도록 한 것으로, 이를 첨부된 도면에 따라 본 고안을 상세히 설명하면 다음과 같다.The present invention has been made to solve this problem, and by operating only one slide switch, the combinational logic circuit allows the appropriate signal waveforms such as playback or recording to be selectively applied to the microcomputer of each unit. The exact duplication work is to be carried out efficiently, the present invention will be described in detail according to the accompanying drawings as follows.

유선리모콘(1)과 접속된 A/D변환기(2)의 출력을 버퍼(B1)-(Bn)를 거쳐 다수의 유니트 마이컴(A),(B),(C)입력에 접속하여서 된 공지의 비디오 프로덕션용 멀티 비디오 덱크 시스템에 있어서, 성가 버퍼 (B1)-(Bn)와 유니트 마이컴(A),(B),(C) 입력에 슬라이드스위치 (Sw)와 낸드게이트(NAND1)-(NAND4), 인버터(INT1),(INT3)로 구성한 조합 논리회로(10)를 접속하여서 구성한 것이다.The output of the A / D converter 2 connected to the wired remote controller 1 is connected to a plurality of unit microcomputer (A), (B) and (C) inputs through the buffers (B 1 ) to (B n ). In a known multi-video deck system for video production, slide switches (Sw) and NAND gates (NAND 1 ) at the inputs of annoying buffers (B 1 )-(B n ) and unit microcomputers (A), (B) and (C). The combinational logic circuit 10 composed of)-(NAND 4 ), inverters (INT 1 ), and (INT 3 ) is connected to each other.

이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effects of the present invention configured in this way in detail as follows.

우선 본 고아은 위하여 1개의 유니트마이컴(A)이 재생(Play)될때 다수의 유니트마이컴(B),(C)를 레코딩(Recording)시키는 동작에 대하여 설명한다.First, this orphan describes the operation of recording a plurality of unit microcomputers B and C when one unit microcomputer A is played.

먼저 슬라이드 스위치(Sw)를 "온"상태로 하면 버퍼(B1)에서는 로우(L)신호가, 버퍼(B2)에서는 하이(H)신호가 출력되어 조합 논리회로(10)내의 낸드게이트(NAND1)의 입력일측(①)단자에 버퍼(B2)에서 출력된 로우신호가 인가되고, 낸드게이트(NAND2),(NAND3)의 각 입력일측(①)단자에는 버퍼(B2)에서 출력된 하이 신호가 인가됨과 동시에 Vcc전원이 "온"된 슬라이드 스위치(Sw)를 통해 그라운드 되므로 낸드게이트(NAND1)(NAND3)의 각 입력타측(②)단자에는 로우신호가 인가되고, 낸드게이트(NAND2)의 입력타측(②)단자에는 인버터(INT1)에 의하여 반전된 하이신호가 인가된다.First, if the slide switch (Sw) to the "on" state buffer (B1) in the low (L) signal, a buffer (B 2) in the NAND gates in the high (H) signals are output combinational logic circuit (10) (NAND one type of 1) (①) is applied to a low signal output from the buffer (B 2) to the terminal, in the NAND gate (NAND 2), one for each type of (NAND 3) (①) terminal of the buffer (B 2) As the output high signal is applied and the Vcc power is grounded through the slide switch Sw that is "on", a low signal is applied to each input (②) terminal of the NAND gates NAND 1 and NAND 3 . The high signal inverted by the inverter INT 1 is applied to the other input terminal ② of the gate NAND 2 .

그리하여 상기 낸드게이트(NAND1)에서는 하이신호가 출력되고 출력된 하이신호는 낸드게이트(NAND4)의 입력일측(①)단자에 인가됨과 동시에 낸드게이트(NAND2)에서는 로우신호가 출력되어 낸드게이트(NAND4)의 입력타측(②)단자에 인가되어 낸드게이트(NAND4)로부터 하이신호가 출력된다.Thus, a high signal is output from the NAND gate NAND 1 , and the output high signal is applied to the input terminal (①) of the NAND gate NAND 4 , and a low signal is output from the NAND gate NAND 2 . is applied to the other input (②) of the terminal (NAND 4) and output a high signal from the NAND gate (NAND 4).

상기 낸드게이트(NAND3)에서는 하이신호가 출력되고 출력된 하이신호를 인버터(INT2)에 의하여 로우신호로 반전시키고 반전된 로우신호와 낸드게이트(NAND4)에서 출력된 하이신호가 유니트 마이컴(A)에 입력되므로 유니트 마이컴(A)은 재생동작을 하게 하게 된다.The NAND gate NAND 3 outputs a high signal and inverts the output high signal into a low signal by the inverter INT 2 , and the inverted low signal and the high signal output from the NAND gate NAND 4 are unit microcomputers (MAND). Since it is input to A), the unit microcomputer A performs the regeneration operation.

이와같이 1개의 유니트 마이컴(A)이 재생동작을 하고, 다수의 유니트 마이컴(B),(C)은 버퍼(B1)에서 출력된 로우신호와 버퍼(B2)에서 출력된 하이신호가 그대로 다수의 유니트 마이컴(B),(C)에 입력됨으로서 레코딩동작이 동시에 진행되는 것이다.In this way, one unit microcomputer A performs a regeneration operation, and a plurality of unit microcomputers B and C have a large number of low signals output from the buffer B 1 and high signals output from the buffer B 2 as they are. The recording operation proceeds simultaneously by being input to the unit microcomputers (B) and (C).

다음에 다수의 유니트 마이컴(A),(B),(C)를 레코딩시키는 동작에 대하여 설명한다.Next, an operation of recording a plurality of unit microcomputers A, B, and C will be described.

먼저 슬라이드 스위치(Sw)를 "오프"상태로 하면 앞서 상술한 바와같이 버퍼(B1)에서는 로우(L)신호가, 버퍼(B2)에서는 하이(H)신호가 출력되어 조합 논리회로(10)내의 낸드게이트(NAND1)의 입력일측(①)단자에 버퍼(B1)에서 출력된 로우신호가 인가되고, 낸드게이트(NAND2),(NAND3)의 각 입력일측(①)단자에는 버퍼(B2)에서 출력된 하이 신호가 인가됨과 동시에 상기 낸드게이트(NAND1)(NAND3)의 각 입력타측(②)단자 및 인버터(INT2)로 슬라이드 스위티(Sw)가 "오프"됨에 따라 Vcc전원이 인가되므로 낸드게이트(NAND1)에서는 하이신호가 출력되고, 낸드게이트(NAND3)에서는 로우신호가 출력되고, 낸드게이트(NAND2)에서는 인버터(INT1)에 의하여 반전된 로우신호에 의하여 하이신호가 출력된다.First, if the slide switch (Sw) to the "off" state buffer as previously described above (B 1) in the low (L) signal, a buffer (B 2) in the high (H) signals are output combinatorial logic circuit (10 ) NAND gates (a low level signal output from the input side (①), the buffer (B 1) to a terminal of NAND 1) is applied, the NAND gate (NAND 2), one for each type of (NAND 3) (①) terminals in the When the high signal output from the buffer B 2 is applied, the slide switch Sw is " off " to each input other terminal ② of the NAND gate NAND 1 and NAND 3 and the inverter INT 2 . Accordingly, since the Vcc power is applied, the high signal is output at the NAND gate (NAND 1 ), the low signal is output at the NAND gate (NAND 3 ), and the low signal inverted by the inverter (INT 1 ) at the NAND gate (NAND 2 ). The high signal is outputted.

이렇게 낸드게이트(NAND1),(NAND2)에서 출력된 하이신호에 의하여 낸드게이트(NAND4)에서는 로우신호가 출력되고, 상기 낸드게이트(NAND2)의 출력된 로우신호는 인버터(INT2)에 의하여 하이신호로 반전하고 반전된 하이신호와 낸드게이트(NAND4)에서 출력된 로우신호가 유니트 마이컴(A)에 입력되므로 유니트마이컴(A)이 레코딩 동작이 이루어짐과 동시에 다수의 유니트 마이컴(B),(C)도 버퍼(B1)에서 출력된 로우신호와 버퍼(B2)에서 출력된 하이신호가 그대로 다수의 유니트 마이컴(B),(C)에 입력됨으로서 레코딩 동작이 동시에 이루어지게 되는 것이다.The low signal is output from the NAND gate NAND 4 by the high signal output from the NAND gates NAND 1 and NAND 2 , and the low signal output from the NAND gate NAND 2 is the inverter INT 2 . The high signal and the low signal output from the NAND gate NAND 4 are inputted to the unit microcomputer A, so that the unit microcomputer A performs recording operation and a plurality of unit microcomputers B. ), (C) is also the low signal output from the buffer (B 1 ) and the high signal output from the buffer (B 2 ) is input to a plurality of units of the microcomputer (B), (C) as the recording operation is performed at the same time will be.

이와같이 본 고안은 1개의 유니트가 재생동작을 하는 동안 다수의 유니트 마이컴에서는 레코딩 동작이 동시에 이루어지게 함으로서 단순한 리모콘 조작에 의하여 정확한 복제작업이 동시에 이루어지게한 효과가 있는 것이다.In this way, the present invention has the effect that the recording operation is simultaneously performed in a plurality of unit microcomputer while one unit is playing, so that the exact copying operation can be simultaneously performed by a simple remote control operation.

Claims (1)

통상의 리모콘(1)과 접속된 A/D변환기(2)의 출력을 버퍼(B1)-(Bn)를 거쳐 다수의 유니트마이컴(A),(B),(C)입력에 접속하여서 된 공지의 비디오 프로덕션용 멀티 비디오 덱크 시스템에 있어서, 상기 버퍼(B1)-(Bn)와 유니트 마이컴(A),(B),(C)입력에 1개의 유니트 마이컴(A)이 재생동작을, 다수의 유니트 마이컴(B),(C)에서는 레코딩 동작이 동시에 이루어지게 한 슬라이드스위치(Sw)와, 조합논리 수단(10)을 접속하여서 구성함을 특징으로 하는 비디오 프로덕션용 멀티 비디오 덱크 시스템.The output of the A / D converter 2 connected to the normal remote controller 1 is connected to a plurality of unit microcomputers (A), (B) and (C) inputs through the buffers (B 1 ) to (B n ). In a well-known multi video deck system for video production, one unit microcomputer (A) is inputted to the buffers (B 1 ) to (B n ) and the unit microcomputers (A), (B), and (C). The multi-video deck system for video production, comprising a plurality of unit microcomputers (B), (C) by connecting a slide switch (Sw) and a combinational logic means (10) for recording operation at the same time .
KR2019910000717U 1990-11-12 1991-01-18 Multi-video deck system for video production KR930002238Y1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR2019910000717U KR930002238Y1 (en) 1991-01-18 1991-01-18 Multi-video deck system for video production
GB9117730A GB2249656B (en) 1990-11-12 1991-08-16 A multi-deck video cassette recorder system
JP3249260A JPH087893B2 (en) 1990-11-12 1991-09-27 Multi-deck VCR system
DE19914134861 DE4134861C3 (en) 1990-11-12 1991-10-22 Multi-deck video cassette recorder system
US08/580,236 US5796538A (en) 1990-11-12 1995-12-28 Multi-deck video cassette recorder system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910000717U KR930002238Y1 (en) 1991-01-18 1991-01-18 Multi-video deck system for video production

Publications (2)

Publication Number Publication Date
KR920015568U KR920015568U (en) 1992-08-17
KR930002238Y1 true KR930002238Y1 (en) 1993-04-26

Family

ID=19309957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910000717U KR930002238Y1 (en) 1990-11-12 1991-01-18 Multi-video deck system for video production

Country Status (1)

Country Link
KR (1) KR930002238Y1 (en)

Also Published As

Publication number Publication date
KR920015568U (en) 1992-08-17

Similar Documents

Publication Publication Date Title
JPH06508965A (en) Transmit gate series multiplexer
JPH0276411A (en) Controller for enabling/disabling multiplexer output making use of channel selection control signal
US4176251A (en) Modular switching system
KR930002238Y1 (en) Multi-video deck system for video production
CA2108725A1 (en) Expansible High Speed Digital Multiplexer
KR0137587B1 (en) Selective noise reduction device for semiconductor
KR900010115Y1 (en) Double deck cassette control circuit
KR910003208Y1 (en) Dubbing connecting apparatus for camcorder
SU1411754A1 (en) Device for checking logical units
JPS5917631A (en) Input device
JPS6075959A (en) Switch interface circuit
JP2969821B2 (en) Data output circuit
JPH06201794A (en) Test circuit for semiconductor device
SU1037424A1 (en) Pulse switch with control signal storing
US3654625A (en) Rapid sequential information record, storage and playback system
GB1575814A (en) Electronic cross-conection panel
KR900002232B1 (en) Video signal transfering circuit of double deck vtr
JPS6045457B2 (en) Logout method
JPH0618627A (en) Testing circuit
JPS598027A (en) Operating method of system controller
JPH05135600A (en) Semiconductor memory
JPH0877091A (en) Setting system for extended equipment channel
JPH0738242B2 (en) Head switching processing circuit
JPS6017461U (en) Test wiring switch
JPH01196995A (en) Self-diagnostic device in video switching device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020329

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee