KR910007425Y1 - Multi type signal switching circuit - Google Patents

Multi type signal switching circuit Download PDF

Info

Publication number
KR910007425Y1
KR910007425Y1 KR2019880009378U KR880009378U KR910007425Y1 KR 910007425 Y1 KR910007425 Y1 KR 910007425Y1 KR 2019880009378 U KR2019880009378 U KR 2019880009378U KR 880009378 U KR880009378 U KR 880009378U KR 910007425 Y1 KR910007425 Y1 KR 910007425Y1
Authority
KR
South Korea
Prior art keywords
pal
signal
switch
selector
switching
Prior art date
Application number
KR2019880009378U
Other languages
Korean (ko)
Other versions
KR900002009U (en
Inventor
문양춘
이춘표
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880009378U priority Critical patent/KR910007425Y1/en
Publication of KR900002009U publication Critical patent/KR900002009U/en
Application granted granted Critical
Publication of KR910007425Y1 publication Critical patent/KR910007425Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/642—Multi-standard receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems

Abstract

내용 없음.No content.

Description

다방식 신호 절환회로Multi mode signal switching circuit

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 본 고안의 회로도.2 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

5 : 임피던스 정합회로 10 : PAL-N 선택부5: Impedance matching circuit 10: PAL-N selector

15 : PAL-M 선택부 20 : NTSC 선택부15: PAL-M selector 20: NTSC selector

25 : 직류레벨 고정부 ICI : 스위칭 집적소자25 DC level fixing part ICI: switching integrated device

SW1-SW4 : 스위치 Q1-Q4 : 트랜지스터SW1-SW4: Switch Q1-Q4: Transistor

C1,C2 : 콘덴서 R1-R14 : 저항C1, C2: Capacitor R1-R14: Resistance

본 고안은 3개의 시스템(PAL-N, PAL-M, NTSC)을 공용화하는 영상 수신기기에서 3개의 시스템 신호 중 하나의 시스템 신호를 선택하여 공급해 줄수 있도록 한 다방식 신호 절환 회로에 관한 것이다.The present invention relates to a multi-mode signal switching circuit that can select and supply one system signal among three system signals in a video receiver that uses three systems (PAL-N, PAL-M, NTSC).

종래에는 PAL-N, PAL-M, NTSC등 3가지 방송신호를 수신하여 그중 한개 시스템의 방송 신호를 선택해 주기 위해서는 3개의 선택 스위치로 각각의 시스템 신호를 선택한후 임피던스 정합 회로를 통하여 출력되게 하였다.Conventionally, in order to receive three broadcast signals such as PAL-N, PAL-M, and NTSC, and to select one of the broadcast signals, one system selects each system signal and outputs it through an impedance matching circuit.

즉, 제1도의 종래에 회로도에서 살펴볼수 있듯이 PAL-M시스템을 선택하기 위하여 스위치(SW1)를 '온'시키면 PAL-M신호가 직류 제어 콘덴서(C1)를 통한후 저항(R2-R5)과 트랜지스터(Q2)로 구성된 임피던스 정합회로(5)를 통하여 출력되어지고, PAL-N시스템을 선택하기 위하여 스위치(SW2)를 "온"시키면 PAL-N신호는 직류제어 콘덴서(C1)와 임피던스 정합회로(5)를 통하여 출력되어지며, NTSC시스템을 선택하기 위하여 스위치(SW3)를 "온"시키면 전원(B+)이 바이어스용 저항(R1)이 연결된 트랜지스터(Q1)의 베이스에 인가되어 트랜지스터(Q1)를 "턴온"시킴으로써 트랜지스터(Q1)의 콜렉터 측으로 인가되는 PAL-M, PAL-N신호를 모두 바이패스 시켜주고 NTSC시스템 신호만 도시되지 아니한 경로를 통하여 출력될수 있도록 선택해 주었다.That is, as shown in the conventional circuit diagram of FIG. 1, when the switch SW1 is turned on to select the PAL-M system, the PAL-M signal passes through the DC control capacitor C1 and then the resistors R2-R5. The PAL-N signal is output through the impedance matching circuit 5 composed of the transistor Q2, and the switch SW2 is turned on to select the PAL-N system. Outputted through (5), when the switch SW3 is turned "on" to select the NTSC system, the power supply B + is applied to the base of the transistor Q1 to which the bias resistor R1 is connected to the transistor Q. By turning " 1 " on, it bypasses all PAL-M and PAL-N signals applied to the collector side of transistor Q 1 and selects only NTSC system signals to be output through a path not shown.

따라서 종래에는 3가지 시스템 신호중 하나의 시스템 신호를 선택하기 위해서는 선택용 스위치가 3개 필요하게 되며 또한 세트의 전면에 3개의 스위치를 설치 구성해 주어야 하므로 스위치의 사용에 따른 단가 상승과 세트의 전면이 수려하지 못하고 조잡하게 되는 단점이 있었다.Therefore, conventionally, three selection switches are required to select one system signal among three system signals, and three switches must be installed on the front of the set. There was a drawback to being crude and crude.

본 고안은 이와 같은 점을 감안하여 하나의 3접점 선택용 스위치와 스위칭 접적소자를 사용하여 간단한 회로를 구성해 주므로써 3개의 시스템 신호중 하나의 시스템 신호를 선택할수 있도록 하여 세트의 전면에는 하나의 3접점 선택용 스위치만 설치 구성되도록 한 것이다.In view of the above, the present invention uses a single three-contact selection switch and a switching integrated device to configure a simple circuit so that one system signal among three system signals can be selected. Only the switch for contact selection is installed.

제2도는 본 고안의 회로도로써, 본 고안은 PAL-M, PAL-N, NTSC시스템 신호중 하나의 시스템 신호를 선택하는 다방식 영상 수신 기기에 있어서, 시스템 신호 선택을 하나의 단자 선택으로 선택하는 스위치(SW4)와, 상기 스위치(SW4)의 단자 선택으로 구동되고 시스템 신호 스위칭 신호를 출력시키는 시스템 선택 수단과, 상기 시스템 선택 수단의 시스템 신호 스위칭 신호에 의하여 내부 스위치(S1)(S2)(S3)절환이 선택되어지는 스위칭 집적소자(IC1)와, 상기 스위칭 집적소자(IC1)에서 선택된 PAL-M, PAL-N시스템 신호의 직류 레벨을 고정시켜 임피던스 정합회로(5)로 출력시키는 직류레벨 고정부(25)로 구성되어진 것이다.2 is a circuit diagram of the present invention, the present invention is a multi-mode video receiver for selecting one system signal among PAL-M, PAL-N, NTSC system signal, switch for selecting the system signal selection to one terminal selection (SW4), system selection means for driving the terminal selection of the switch SW4 and outputting a system signal switching signal, and internal switches S1 (S2) (S3) by the system signal switching signal of the system selection means. Switching integrated device IC1 for which switching is selected, and a DC level fixing unit for fixing the DC level of the PAL-M and PAL-N system signals selected by the switching integrated device IC1 and outputting them to the impedance matching circuit 5. It is composed of (25).

그리고, 본 고안에서 시스템 선택 수단은 상기 3접점 선택용 스위치(SW4)의 각 단자(A)(B)(C) 선택에 따라 트랜지스터(Q1)(Q3)(Q4)의 구동이 제어되게 PAL-N선택부(10), PAL-M선택부(15), NTSC선택부(20)를 구성하고 상기 트랜지스터(Q1)(Q3)(Q4)의 콜렉터측 시스템 신호 스위칭 신호가 스위칭 집적소자(IC1)의 제어단(①)(②)(③)에 인가되게 연결 구성시켜 된 것이다.In the present invention, the system selecting means is configured to control the driving of the transistors Q1, Q3, Q4 according to the selection of the terminals A, B, and C of the three-contact selecting switch SW4. The N selector 10, the PAL-M selector 15, and the NTSC selector 20 comprise the collector side system signal switching signals of the transistors Q1, Q3, and Q4. It is configured to be applied to the control stage (①) (②) (③) of the.

이때 스위칭 접적소자(IC1)의 각 스위치(S1-S3)는 제어단(①)(②)(③)에 하이레벨이 인가되어지면 단자(H)로 접속되고 제어단(①)(②)(③)에 로우레벨이 인가될때에는 단자(L)로 접속되어진다.At this time, each switch S1-S3 of the switching integrated circuit IC1 is connected to the terminal H when a high level is applied to the control terminals ①, ②, ③, and the control terminals ①, ②. When low level is applied to ③, it is connected to terminal (L).

이와 같이 구성된 본 고안은 3개의 시스템(PAL-N, PAL-M, NTSC)을 공용화하는 영상 수신 기기에서 하나의 시스템 신호를 선택하여 사용할수 있도록 한것으로써 세트의 전면에 걸쳐 구성된 3접점 선택용 스위치(SW4)의 절환에 따라 각 시스템의 신호가 선택되어 지는 것이다.The present invention configured as described above allows three system selection switches configured over the front of the set by allowing one system signal to be selected and used in a video receiving device that uses three systems (PAL-N, PAL-M, NTSC). According to the switch of (SW4), the signal of each system is selected.

먼저 스위치(SW4)를 단자(A)로 접속시키면 스위치(SW4)에 인가된 전원(B+)은 시스템 선택 수단이 PAL-N선택부(10)의 트랜지스터(Q1)를 '턴온'시켜 주어 트랜지스터(Q1)의 콜렉터 전위를 로우레벨로 떨어뜨림으로써 스위칭 집적소자(IC1)의 제어단(①)에 로우레벨이 인가되어 스위치(S1)는 단자(L)로 접속되게 된다.First, when the switch SW4 is connected to the terminal A, the power source B + applied to the switch SW4 causes the system selection unit to 'turn on' the transistor Q1 of the PAL-N selector 10 so that the transistor is turned on. By lowering the collector potential of Q1 to the low level, a low level is applied to the control terminal ① of the switching integrated device IC1 so that the switch S1 is connected to the terminal L.

이때 트랜지스터(Q3)(Q4)는 '턴오프'상태이므로 스위칭 접적소자(IC1)의 제어단(②)(③)에는 하이레벨이 인가되어 스위치(S2)(S3)는 단자(H)로 접속되어진다.At this time, since the transistors Q3 and Q4 are 'turned off', a high level is applied to the control terminals ② and ③ of the switching integrated circuit IC1 so that the switches S2 and S3 are connected to the terminal H. It is done.

따라서 스위칭 접적소자(IC1)의 스위치(S2)로 인가되는 PAL-N신호는 저항(R1)과 콘덴서(C2)로 구성된 직류레벨 고정부(25)에서 직류레벨이 고정된후 스위칭 집접소자(IC1)의 스위치(S3)를 통하여 공지의 임피던스 정합회로(5)에 인가되므로 PAL-N신호가 출력되어진다.Therefore, the PAL-N signal applied to the switch S2 of the switching integrated circuit IC1 has the DC level fixed by the DC level fixing unit 25 composed of the resistor R1 and the capacitor C2, and then the switching integrated device IC1. The PAL-N signal is outputted to the known impedance matching circuit 5 through the switch S3.

즉 스위치(SW4)를 단자(A)에 접속시키면 PAL-N시스템 신호를 선택하여 출력시키게 된다.That is, when the switch SW4 is connected to the terminal A, the PAL-N system signal is selected and output.

한편 스위치(SW4)를 단자(B)에 접속시키면 시스템 선택 수단인 PAL-N선택부(15)의 트랜지스터(Q3)가 '턴온'하게 되어 스위칭 집적소자(IC1)의 제어단(②)에 로우레벨이 인가되므로써 스위치(S2)는 단자(L)에 접속되고 이때 트랜지스터(Q1)(Q4)는 '턴오프'상태이므로 스위칭 집적소자(IC1)의 제어단(①)(③)에 하이레벨이 인가되어 스위치(S1)(S3)는 단자(H)에 접속되어진다.On the other hand, when the switch SW4 is connected to the terminal B, the transistor Q3 of the PAL-N selector 15, which is a system selection means, is 'turned on' so that it is low on the control terminal ② of the switching integrated device IC1. Since the level is applied, the switch S2 is connected to the terminal L. At this time, since the transistors Q1 and Q4 are 'turned off', the high level is applied to the control terminals ① and ③ of the switching integrated device IC1. It is applied and the switches S1 and S3 are connected to the terminal H.

따라서 스위칭 집적소자(IC1)의 스위치(S1)를 인가되는 PAL-M신호는 스위치(S1)를 통하여 직류레벨 고정부(25)에서 직류레벨이 고정되어 진후 스위칭 집적소자(IC1)의 스위치(S3)를 통하여 공지의 임피던스 정합회로(5)에 인가되므로써 PAL-M신호가 출력되어진다.Therefore, the PAL-M signal applied to the switch S1 of the switching integrated device IC1 has the DC level fixed by the DC level fixing unit 25 through the switch S1, and then the switch S3 of the switching integrated device IC1. The PAL-M signal is output by applying to the well-known impedance matching circuit (5).

즉 스위치(SW4)를 단자(B)에 접속시키면 PAL-M시스템 신호를선택하여 출력시키게 된다.That is, when the switch SW4 is connected to the terminal B, the PAL-M system signal is selected and output.

그러나 스위치(SW4)를 단자(C)에 접속시키면 시스템 선택 수단인 NTSC선택부(20)의 트랜지스터(Q4)가 '턴온'되어 스위칭 집적소자(IC1)의 제어단(③)에 로우레벨을 인가시킴으로써 스위치(S3)는 단자(L)와 접속되게 된다.However, when the switch SW4 is connected to the terminal C, the transistor Q4 of the NTSC selector 20, which is a system selection means, is 'turned on' to apply a low level to the control terminal ③ of the switching integrated device IC1. In this way, the switch S3 is connected to the terminal L. FIG.

따라서 임피던스 정합회로(5)에 인가되는 신호가 모두 차단되게 되어 PAL-N, PAL-M신호가 출력되지 않게 되며 NTSC신호는 도시되지 아니한 다른 경로를 통하여 다음단으로 선택되어지는 것이다.Therefore, all signals applied to the impedance matching circuit 5 are blocked so that the PAL-N and PAL-M signals are not output, and the NTSC signal is selected to the next stage through another path not shown.

이상에서와 같이 본 고안은 3접점 선택용 스위치를 절환시킴에 따라 시스템 선택 수단인 PAL-N선택부, PAL-M 선택부, NTSC선택부 구동을 제어해주어 스위칭 집적소자의 스위치 솝속을 절환시킴으로써 PAL-N, PAL-M, NTSC신호중 하나의 신호를 선택하여 출력시키는 것이다.As described above, the present invention controls the driving of the PAL-N selector, PAL-M selector, and NTSC selector, which is a system selector, by switching a three-contact selector switch. -Select one of N, PAL-M, NTSC signal and output it.

즉 본 고안은 세트의 전면에 하나의 선택 스위치를 설치해주어 3개의 시스템 신호중 하나의 신호를 선택해 줄수 있도록 하므로써 종래 3개의 선택 스위치를 설치 구성해 주는 것에 비하여 하나의 선택 스위치만 구성해 주므로 외관이 수려해지고 또한 선택 스위치의 사용 감소로 단가의 하락을 기대할수 있는 것이다.That is, the present design installs one selector switch on the front of the set so that one of the three system signals can be selected so that only one selector switch can be configured compared to the conventional configuration of the three selector switches. In addition, the decrease in the use of the selector switch can be expected to lower the unit price.

Claims (2)

PAL-M, PAL-N, NTSC시스템 신호중 하나의 시스템 신호를 선택하는 다방식 영상 수신 기기에 있어서, 시스템 신호 선택을 하나의 단자 선택으로 선택하는 스위치(SW4)와 상기 스위치(SW4)의 단자 선택으로 구동되고 시스템 신호 스위칭 신호를 출력시키는 시스템 선택 수단과, 상기 시스템 선택 수단의 시스템 신호 스위칭 신호에 의하여 내부 스위치(S1)(S2)(S3)절환이 선택되어지는 스위칭 직접소자(IC1)와, 상기 스위칭 직접소자(IC1)에서 선택된 PAL-M, PAL-N시스템 신호의 직류 레벨을 고정시켜 임피던스 정합회로(5)로 출력시키는 직류레벨 고정부(25)로 구성된 다방식 신호 절환 회로.In a multi-mode video receiver for selecting one system signal among PAL-M, PAL-N, and NTSC system signals, a switch SW4 for selecting the system signal selection by one terminal selection and a terminal selection of the switch SW4 A system selection means for driving a system signal and outputting a system signal switching signal, a switching direct element IC1 for switching internal switches S1, S2, and S3 by a system signal switching signal of the system selection means, And a DC level fixing part (25) for fixing the DC level of the PAL-M and PAL-N system signals selected by the switching direct element (IC1) to output the impedance matching circuit (5). 제1항에 있어서, 시스템 선택 수단은 상기 3접점 선택용 스위치(SW4)의 각 단자(A)(B)(C)선택에 따라 트랜지스터(Q1)(Q3)(Q4)의 구동이 제어되게 PAL-N선택부(10), PAL-M선택부(15), NTSC선택부(20)를 구성하고, 상기 트랜지스터(Q1)(Q3)(Q4)의 콜렉터측 시스템 신호 스위칭 신호가 스위칭 직접소자(IC1)의 제어단(①)(②)(③)에 인가되게 연결 구성시킨 다방식 신호 절환회로.2. The system selector according to claim 1, wherein the system selecting means is configured to control the driving of the transistors Q1, Q3, and Q4 according to the selection of the terminals A, B, and C of the three-contact selecting switch SW4. -N selector 10, PAL-M selector 15, NTSC selector 20, and the collector side system signal switching signals of transistors Q1, Q3, Q4 Multi-mode signal switching circuit configured to be connected to the control terminal (①) (②) (③) of IC1).
KR2019880009378U 1988-06-18 1988-06-18 Multi type signal switching circuit KR910007425Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880009378U KR910007425Y1 (en) 1988-06-18 1988-06-18 Multi type signal switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880009378U KR910007425Y1 (en) 1988-06-18 1988-06-18 Multi type signal switching circuit

Publications (2)

Publication Number Publication Date
KR900002009U KR900002009U (en) 1990-01-19
KR910007425Y1 true KR910007425Y1 (en) 1991-09-26

Family

ID=19276414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880009378U KR910007425Y1 (en) 1988-06-18 1988-06-18 Multi type signal switching circuit

Country Status (1)

Country Link
KR (1) KR910007425Y1 (en)

Also Published As

Publication number Publication date
KR900002009U (en) 1990-01-19

Similar Documents

Publication Publication Date Title
KR910007425Y1 (en) Multi type signal switching circuit
US5561478A (en) Tri-state controlled video switch
KR890005761Y1 (en) Input mode switching circuit for t.v.
KR910004789Y1 (en) Canal plus decoder automatic switching circuit
JPH067654Y2 (en) Color display device
KR920002766Y1 (en) Rf signal selecting circuit of two
KR940003249Y1 (en) Front switching circuit of tv and av
KR930004547Y1 (en) Text mode apparatus of color monitor
KR900010908Y1 (en) Switching circuit for muti-method television
KR910007635Y1 (en) Multi-function too screen mode automatic on/off circuit for vtr
EP0501412B1 (en) Signal line changeover circuit
KR970010538B1 (en) Automatic control circuit of lighting for front panel in car audio system
JP2885330B2 (en) Power circuit
KR19980049141U (en) Input switching automatic control circuit of TV and VSI system
KR100213163B1 (en) Remote controller of car audio
KR900008278Y1 (en) Automatic mode selecting circuit for tv/video
KR890008297Y1 (en) Audio/video signal switching circuit
KR0119957Y1 (en) Switching control circuit
KR910000555Y1 (en) Multi-lateral auto converting circuit
KR880000905Y1 (en) Signal switching circuit
KR960016382B1 (en) Satellite receiver
JPH0212759Y2 (en)
KR900010954Y1 (en) Image switching circuit
JPH0112418Y2 (en)
KR900009974Y1 (en) Mode control of a/v system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980827

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee