KR910007196Y1 - Brightness correction circuit - Google Patents
Brightness correction circuit Download PDFInfo
- Publication number
- KR910007196Y1 KR910007196Y1 KR2019880016973U KR880016973U KR910007196Y1 KR 910007196 Y1 KR910007196 Y1 KR 910007196Y1 KR 2019880016973 U KR2019880016973 U KR 2019880016973U KR 880016973 U KR880016973 U KR 880016973U KR 910007196 Y1 KR910007196 Y1 KR 910007196Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- gain
- parabola
- image
- circuit
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/002—Intensity circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/28—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using colour tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Abstract
내용 없음.No content.
Description
제1도는 본 고안을 설명하기 위하 도면으로서 라스터를 디스플레이 시킬때 휘도가 스크린의 중앙부 보다 주면부에서 저하됨을 예시한 도면.FIG. 1 is a view for explaining the present invention, which illustrates that the luminance is lowered at the main surface than the center of the screen when the raster is displayed.
제2도는 본 고안에 따른 휘도 보정회로의 블럭도.2 is a block diagram of a luminance correction circuit according to the present invention.
제3도는 본 고안에 따른 상세 회로도이고, 제4도는 제3도의 주요부분에 있어서의 출력신호 파형도이다.FIG. 3 is a detailed circuit diagram according to the present invention, and FIG. 4 is an output signal waveform diagram in the main part of FIG.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 영상신호입력단자 20 : 수직신호입력단자10: video signal input terminal 20: vertical signal input terminal
30 : 수평신호입력단자 40 : 파라볼라신호발생부30: horizontal signal input terminal 40: parabola signal generator
50 : 영상신호이득보정부 60 : 증폭부50: video signal gain correction unit 60: amplifying unit
70 : 브라운관 드라이버 80 : 영상출력부70: CRT driver 80: Video output unit
90 : 브라운관90: CRT
본 고안은 칼라브라운관의 휘도보정 회로에 관한 것으로서, 상세하게는 영상신호의 이득을 보정하여 칼라브라운관의 전체화면에서 동일한 휘도를 갖게하는 휘도보정 회로에 관한 것이다.The present invention relates to a luminance correction circuit of a color brown tube, and more particularly, to a luminance correction circuit for correcting a gain of an image signal so as to have the same luminance in the entire screen of the color brown tube.
칼라브라운관이 고정세화되고, 이러한 브라운관의 화면이 대형화됨에 따라 브라운관 화면의 중앙부와 주면부간에 생기는 색순도차를 제거하기 위한 목적으로 화면의 중앙부에서 주변부로 갈수록 R. G. B형광체 사이에 있는 블랙 매트릭스(black matrix)부분이 점차 넓어지는 구조로 되어 있다.As the color CRT becomes high definition and the CRT screen becomes larger, the black matrix between the RG B phosphors from the center to the periphery of the CRT is removed to remove the color purity difference between the center and the main surface of the CRT screen. The part becomes wider gradually.
따라서, 칼라브라운관의 캐소우드(Cathode)에 영상신호를 공급하여 칼라브라운관을 구동하는 경우, 영상신호의 이득은 수평편향신호가 수직편향신호의 임의 주기내에서 변동없이 일정한 값을 갖고 있기 때문에 상기에서 언급한 화면구조를 갖는 칼라 브라운관의 화면전역에 동일한 비임(beem)전류로 백색의 라스터(raster)를 표시할때 화면주변부의 휘도는 화면 중앙부의 휘도에 비해 저하된다.Therefore, when driving a color brown tube by supplying a video signal to a cathode of the color brown tube, the gain of the video signal is constant because the horizontal deflection signal has a constant value within a certain period of the vertical deflection signal. When displaying a white raster with the same beam current in the entire screen of a color CRT having the screen structure mentioned above, the brightness of the periphery of the screen is lower than that of the center of the screen.
이와 같이, 칼라브라운관 화면의 주변부가 제1도가 예시한 바와 같이 중앙부 보다 휘도가 저하됨에 따라 주변부가 어두워져서, 화면일부가 얼룩져 보이는 현상이 나타나 화질이 떨어지는 결점이 있었다.As described above, as shown in FIG. 1, the peripheral portion of the color CRT screen becomes darker than the central portion, and thus the peripheral portion becomes darker, and thus a portion of the screen appears stained, resulting in a poor image quality.
본 고안은 칼라브라운관의 구동에 있어 칼라브라운관 화면의 중앙부를 기준하여 수직방향파 수평방향의 주변부로 갈수록 화면의 휘도가 점차 저하되는 현상을 해결하여 브라운관의 전체화면의 휘도분포가 균일하게 하는 휘도 보정회로를 제공햐는데 그 목적이 있다.The present invention solves the phenomenon that the brightness of the screen gradually decreases toward the periphery of the vertical wave in the horizontal direction with respect to the center of the screen of the color CRT when the color CRT is driven. The purpose is to provide a circuit.
상기한 목적을 달성하기 위한 수단으로서, 본 고안은 칼라브라운관에 제공되는 영상신호의 이득을 수평 편향신호와 수직편향신호의 주기에 따라 보상하여 수평, 수직주기의 시작부분은, 예컨대 화면의 좌측 및 상측의 주변부는 영상신호의 이득을 크게 하고 아울러 중앙부에서는 이득을 낮게하며, 다시 수평, 수직주기의 마지막부분, 예컨대 화면 우측 및 하측의 주변부에서는 이득을 크게하는 휘도 보정회로를 특징으로 하는 바, 이를 첨부도면에 따른 본 고안의 실시예를 통해 구체적으로 설명한다.As a means for achieving the above object, the present invention compensates the gain of the image signal provided to the color CRT in accordance with the period of the horizontal deflection signal and the vertical deflection signal, so that the beginning of the horizontal and vertical periods, The upper peripheral portion increases the gain of the image signal, while the lower central portion decreases the gain, and furthermore, the luminance correction circuit increases the gain at the end of the horizontal and vertical periods, for example, on the right and lower sides of the screen. It will be described in detail through an embodiment of the present invention according to the accompanying drawings.
제2도는 본 고안에 따른 휘도 보정회로의 블럭도로서, 수상기의 영상검파기(도변에 도시되어 있지 않음)에서 출력되는 칼러 합성 영상신호(명도신호, 색도신호, 동기신호 및 칼러버어스트 신호를 포함하고 있음)를 필요한 크기까지 증폭하고, 동기회로나 대역증폭회로에 신호분배를 하며, 또한 색신호와 휘도신호의 대역폭의 차이에 의한 지연시간의 보정과 직류분의 재생 및 고역특성의 보상을 하는 영상증폭회로(도면에 도시되어 있지 않음)에서 제공되는 영상신호가 수직 및 수평편향신호의 주기에 따라 이득 보상되어 브라운관 드라이버(70)및 영상출력부(80)를 통해 브라운관(90)의 캐소오드로 제공되게 한 회로이다.2 is a block diagram of a luminance correction circuit according to the present invention, and the color composite image signal (brightness signal, chromaticity signal, synchronization signal and color burst signal) output from an image detector (not shown) of the receiver is shown. Amplified to the required size, signal distribution to the synchronous circuit or the bandwidth amplifier circuit, and correction of the delay time by the difference of the bandwidth of the color signal and the luminance signal, the reproduction of the DC component, and the compensation of the high frequency characteristic. The image signal provided from the amplifying circuit (not shown) is gain compensated according to the period of the vertical and horizontal deflection signals to the cathode of the cathode ray tube 90 through the cathode ray tube driver 70 and the image output unit 80. It is a circuit that has been provided.
즉, 상기한 영상신호는 영상신호 입력단자(10)를 통해 영상신호 이득보정부(50)에서 이득보정된 다음 증폭부(60)에 의해 증폭되어서 브라운관 드라이버(70)로 제공된다.That is, the video signal is gain-compensated by the video signal gain correction unit 50 through the video signal input terminal 10 and then amplified by the amplifier 60 to be provided to the CRT driver 70.
상기한 이득 보정부(50)에서 영상신호를 이득 보정하는 수단은 단자(20)를 통해 인가되는 수직신호와 단자(30)를 통해 인가되는 수평신호를 입력으로 하는 파라볼라신호 발생(40)에서는 각각의 수직, 수평의 파라볼라(parabola)파형을 갖는 신호로 변형시킨 다음 하나의 파라볼라신호로 합성시켜 상기한 영상신호 이득보정부(50)로 제공되게 한다.Means for gain correcting the video signal in the gain correction unit 50 is the parabolic signal generation 40 which receives the vertical signal applied through the terminal 20 and the horizontal signal applied through the terminal 30, respectively. The parabola waveform is transformed into a signal having vertical and horizontal parabola waveforms and then synthesized into a single parabola signal to be provided to the image signal gain compensator 50 described above.
상기의 수직신호 입력단자(20)와 수평신호 입력단자(30)는 각각 통상적인 브라운관의 수평편향회로와 수평편향회로에서 제공되는 신호들을 출력하는 단자와 접속된다.The vertical signal input terminal 20 and the horizontal signal input terminal 30 are connected to terminals for outputting signals provided from a horizontal deflection circuit and a horizontal deflection circuit of a conventional CRT, respectively.
이러한 구성을 갖는 본 고안의 상세회로도는 제3도에 도시되어 있다.A detailed circuit diagram of the present invention having such a configuration is shown in FIG.
단자(20)를 통해 입력되는 수직 편향 주기에 상응하는 수직신호는 수직편향 코일 L1을 거친다음 블로킹 다이오드 D1를 통해 저항 R12및 콘덴서 C1로 구성된 적분회로로 제공되고, 단자(30)를 통해 입력되는 수평 편향주기에 상응하는 수평신호는 수평 편향 코일 L2를 거친다음 가변저항 VR, 블로킹 다이오드 D2를 통해 상기의 적분회로에 제공된다.The vertical signal corresponding to the vertical deflection period input through the terminal 20 passes through the vertical deflection coil L 1 and then is provided to the integrating circuit composed of the resistor R 12 and the condenser C 1 through the blocking diode D 1 , and the terminal 30. The horizontal signal corresponding to the horizontal deflection period inputted through is passed through the horizontal deflection coil L 2 and then provided to the integrating circuit through the variable resistance VR and blocking diode D 2 .
상기 수직편향 코일 L1과 다이오드 D1의 접속단에 직렬 연결된 콘덴서 C2와 접지된 저항 R13,이 연결되어있어 수직신호가 제4도(a)와 같은 파라볼라(Parabola)파형으로 변환되고, 수평편향 코일 L2과 가변저항 VR사이의 접속점에는 접지된 콘덴서 C3과 연결되어 있어 수평신호가 제4도(b)와 같은 파라볼라 파형으로 변환되는 바, 이러한 수직 또는 수평편향의 파라볼라 신호는 편향 주기와 일치한다.The capacitor C 2 connected in series with the vertical deflection coil L 1 and the diode D 1 is connected to a grounded resistor R 13 , and the vertical signal is converted into a parabola waveform as shown in FIG. 4 (a). The connection point between the horizontal deflection coil L 2 and the variable resistance VR is connected to a grounded capacitor C 3 so that the horizontal signal is converted into a parabolic waveform as shown in FIG. 4 (b). Matches the cycle.
따라서, 파라볼라 신호 발생부(40)의 적분회로에서는 수직, 수평편향의 두 파라볼라 신호를 제4도(c)의 파형과 같이 합성하여 영상 신호 이득 보정부(50)제공되게 한다.Therefore, in the integrating circuit of the parabola signal generator 40, two parabola signals of vertical and horizontal deflection are combined together with the waveform of FIG. 4 (c) so that the image signal gain correction unit 50 is provided.
단자(10)를 통해 입력되는 영상신호를 상기의 합성파라볼라 신호로 이득 보정되게 하는 영상신호 이득보정부(50)는 합성파라볼라 신호를 인가하는 영상신호 이득 보정 제어용 트랜지스터Q2와, 이 트랜지스터Q2베이스에 인가되는 합성파라볼라 신호에 의해 콜렉터-에미터 전압을 변화시키므로서 영상신호의 이득을 보정하는 트랜지스터Q3및 바이어스 저항 R1-R5으로 구성되어 있다.Terminal 10 is a video signal gain correcting section 50 to cause the gain correction to the video signal input through to the composite parabolic signals is a video signal gain correction control transistor Q 2 for applying a composite parabolic signal, the transistor Q 2 the collector of a synthetic parabolic signal applied to the base-emitter voltage because the change consists of a transistor Q, standing for correcting the gain of the video signal 3 and the bias resistor R 1 -R 5.
즉, 합성 파라볼라신호가 트랜지스터Q2의 베이스에 인가됨에 따라 트랜지스터Q2의 콜렉터-에미터 바이어스전압이 변화되고 아울러 트랜지스터Q2의 베이스에 인가되는 영상신호의 이득이 보정되어 트랜지스터Q2의 콜렉터에는 이득 보정된 영상신호가 출력되는바, 이 신호(제4도의 d)는 합성파라볼라신호(제4도의 c)와 반전된 위상을 갖는다.That is, the composite parabolic signal, the transistor Q collector of transistor Q 2 as applied to the base of 2-emitter bias voltage is changed as well as the gain of the image signal applied to the transistor Q 2, the base correction collector of the transistor Q 2 is A gain-corrected video signal is output, and this signal (d in FIG. 4) has a phase inverted with the synthesized parabola signal (c in FIG. 4).
즉, 영상신호의 이득이 수직, 수평 편향신호의 임의 주기내에서 변동없이 일정한 값을 갖게하는 것이 아니라 수직, 수평편향신호의 주기에 따라 보정되도록 하여, 수평 또는 수직주기의 시작 및 마지막 부분인 주변부에서는 크게 보상하고, 중앙부분인 수평 또는 수직주기의 가운데에서는 낮게 보상하도록 한 것이다.That is, the gain of the video signal is corrected according to the period of the vertical and horizontal deflection signals, rather than having a constant value without variation in any period of the vertical and horizontal deflection signals. Equation is largely compensated and low in the middle of the horizontal or vertical period.
이와 같이 이득이 보정된 영상신호는 트랜지스터 Q3, Q4, 및 Q5가 순차 연결되어 있는 증폭부(60)에 의해 단계적으로 3단 증폭된다.The gain-corrected video signal is amplified in three stages by the amplifier 60 in which the transistors Q 3 , Q 4 , and Q 5 are sequentially connected.
증폭부(60)에서 저항 R6-R11은 바이어스 저항이다.In the amplifier 60, the resistors R 6 -R 11 are bias resistors.
증폭된 이득보정의 영상신호는 브라운관 드라이버(70), 영상출력부(80)를 통해 브라운관(90)의 캐소오드로 제공되어 전체 화면에서 동일한 휘도를 갖게한다.The amplified gain correction video signal is provided to the cathode of the cathode ray tube 90 through the cathode ray tube driver 70 and the image output unit 80 to have the same luminance in the entire screen.
이상에서 설명한 바와 같이 본 고안에 의하면, 브라운관의 화면전체에 동일한 휘도를 갖도록 하여 주변부에서의 휘도차에 의해 생기는 얼룩현상이 제거되므로써 화질을 개선시킬 수 있다.As described above, according to the present invention, the image quality can be improved by removing the unevenness caused by the luminance difference in the peripheral part by making the entire screen of the CRT the same luminance.
Claims (3)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880016973U KR910007196Y1 (en) | 1988-10-18 | 1988-10-18 | Brightness correction circuit |
| JP1270135A JPH03205966A (en) | 1988-10-18 | 1989-10-17 | Brightness correction circuit |
| DE19893934762 DE3934762A1 (en) | 1988-10-18 | 1989-10-18 | CRT brightness control circuit - uses combined parabolic signals obtained from horizontal and vertical deflection signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880016973U KR910007196Y1 (en) | 1988-10-18 | 1988-10-18 | Brightness correction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900009336U KR900009336U (en) | 1990-05-04 |
| KR910007196Y1 true KR910007196Y1 (en) | 1991-09-24 |
Family
ID=19280345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880016973U KR910007196Y1 (en) | 1988-10-18 | 1988-10-18 | Brightness correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910007196Y1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100468706B1 (en) * | 1998-03-17 | 2005-04-06 | 삼성전자주식회사 | AL non-preamplifier with luminance compensation circuit |
| KR100493007B1 (en) * | 1998-06-17 | 2005-08-01 | 삼성전자주식회사 | Preamplifier and its operation method |
-
1988
- 1988-10-18 KR KR2019880016973U patent/KR910007196Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900009336U (en) | 1990-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633299A (en) | Color temperature control circuit using saturation level detector | |
| JPH11327496A (en) | Display device | |
| US4682231A (en) | Brightness and contrast adjusting apparatus | |
| US5519447A (en) | Wide aspect television receiver including a correcting waveform signal generator | |
| JPS60206292A (en) | Video signal processor | |
| US4354202A (en) | Television receiver on-screen alphanumeric display | |
| US5627555A (en) | Line flicker suppression by adaptive de-interlacing | |
| US3820155A (en) | Television receiver service adjustment system | |
| KR910007196Y1 (en) | Brightness correction circuit | |
| US3959689A (en) | Twisting distortion correcting circuitry | |
| JPH06105186A (en) | Method and circuit for contrast correction of color television signal | |
| AU648276B2 (en) | Nonlinear RGB video signal processing | |
| US5920157A (en) | Circuit and method for compensating for fluctuations in high voltage of fly back transformer for semiwide-screen television receiver | |
| KR100204430B1 (en) | Automatic kinescope bias control system | |
| KR910007197Y1 (en) | Brightness correction circuit | |
| US5333019A (en) | Method of adjusting white balance of CRT display, apparatus for same, and television receiver | |
| US6072540A (en) | Brightness control apparatus for video display appliance | |
| US5526059A (en) | White balance correction circuit of a color image receiving tube | |
| US4241362A (en) | Circuit for increasing a signal slope of a periodically occurring signal mainly near a reference level | |
| US5552783A (en) | Constant current voltage restoration | |
| JPH03205966A (en) | Brightness correction circuit | |
| JPH0622329A (en) | Color video display element drive circuit, color video display device and video signal processing circuit | |
| KR960015834B1 (en) | Corresting circuit of multi screen television | |
| KR100211462B1 (en) | The white balance correcting apparatus of tv receiver | |
| KR100284958B1 (en) | Line flicker suppression by adaptive interlacing release |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20010830 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |