KR900008852Y1 - Automatic tracking control circuit - Google Patents
Automatic tracking control circuit Download PDFInfo
- Publication number
- KR900008852Y1 KR900008852Y1 KR2019870006920U KR870006920U KR900008852Y1 KR 900008852 Y1 KR900008852 Y1 KR 900008852Y1 KR 2019870006920 U KR2019870006920 U KR 2019870006920U KR 870006920 U KR870006920 U KR 870006920U KR 900008852 Y1 KR900008852 Y1 KR 900008852Y1
- Authority
- KR
- South Korea
- Prior art keywords
- envelope
- circuit
- state
- track
- waveform
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B5/584—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on tapes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안의 블럭도.1 is a block diagram of the present invention.
제 2 도는 본 고안의 상세 회로도.2 is a detailed circuit diagram of the present invention.
제 3 도는 제 2 도에 따른 각부 파형도.3 is a waveform diagram of each part according to FIG.
제 4 도는 제 2 도에 따른 각부 파형도.4 is a waveform diagram of each part according to FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 지연회로 20 : 검출회로10: delay circuit 20: detection circuit
30 : 판별회로 40 : 변환회로30: discrimination circuit 40: conversion circuit
50 : 콘트롤 회로 G1-G18 :앤드게이트50: control circuit G 1 -G 18: end gate
IN1-IN3: 인버어터 T1-T4: T플립플롭IN 1 -IN 3 : Inverter T 1 -T 4 : T flip flop
본 고안은 VTR의 재생시 테이프의 상태에 따라 자동적으로 최적의 트랙상태를 조절할 수 있는 자동 트래킹조절회로에 관한 것이다.The present invention relates to an automatic tracking control circuit that can automatically adjust the optimal track condition according to the state of the tape during the playback of the VTR.
종래에는 트래킹 볼륨을 조절해 그 테이프의 상태에 맞게 조절하거나 차동증폭기를 사용해 설정된 기준과 그 상태를 비교하므로써 자동조절 했었다. 그러므로 트래킹 볼륨을 돌려서 테이프의 기록 상태에 플레이의 특성을 맞추기 때문에 정확한 조정이 불가능하고, 테이프마다 트래킹 볼륨을 조정해야 하는 불편함이 있었다.In the past, the tracking volume was adjusted to suit the condition of the tape or automatically adjusted by comparing the condition with the reference set using a differential amplifier. Therefore, since the tracking volume is turned to match the play characteristics to the recording state of the tape, accurate adjustment is impossible, and there is an inconvenience in that the tracking volume must be adjusted for each tape.
본 고안은 상기한 문제점을 해결하기 위한 자동 트래킹 조절회로로써, 검출된 엔벨로프(Envelop)의 양에 따라 카운터에 인가되는 클럭펄스가 다르므로 그 상태를 파악해 조합회로를 동작시키므로써 테이프를 재생시킬 때 기록시의 특성에 최적이 되도록 트랙을 자동조절하는데 본 고안 목적이 있다.The present invention is an automatic tracking control circuit for solving the above problems, and the clock pulse applied to the counter differs according to the detected envelope amount, so that when the tape is regenerated by operating the combination circuit by detecting the state. It is an object of the present invention to automatically adjust the track to be optimal for the characteristics at the time of recording.
이하에 첨부된 도면을 참조하여 본 고안의 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제 1 도와 제 2 도에 도시된 바와같이, 자동 트래킹 조절회로는 헤드스위칭 펄스를 이용해 각 채널 중간에서 엔벨로프를 검출하기 위해 엔벨로프를 검출하는 펄스를 채널 중간부분으로 지연시키는 저항(R1,-R5)과 인버어터(IN1, IN2)와 콘덴서(C1-C3)와 제너다이오드(ZD1-ZD2)와 트랜지스터(Q1)와 연산증폭기 (OP1)로 구성된 지연회로(10)와, 채널 중심에서 엔벨로프를 검출하는 콘덴서(C4-C6)와 저항(R6-R10)과 트랜지스터(Q2)와 제너 다이오드(ZD3, ZD4)와 연산증폭기 (OP2)와 앤드게이트(G1)로 구성된 엔빌로프 검출회로(20)와, 최적의 엔벨로프의 상태를 검출하기 위해 트랙의 상태를 판단하는 콘덴서(C7-C9)와 다이오드(D1, D2)와 저항(R11, R12)과 트랜지스터(Q3)와 연산증폭기(OP3)로 구성된 피이크 검출회로(30)와, 검출한 엔벨로프를 트랙을 콘트롤 할 수 있는 디지탈 신호로 변환하는 저항(R13-R15)과 연산중폭기(OP4,OP5)와 콘덴서(C10)와 트랜지스터(Q4)와 앤드게이트(G2)와 플립플롭(T1-T4)으로 구성된 아날로그/디지탈 변환회로(40)와, 디지탈 신호를 조합하여 트랙을 자동적으로 최적이 되도록 조절하는 앤드게이트(G3-G18)와 다이오드(D3-D18) 저항(R16-R31)으로 구성된 콘트롤회로(50)로 이루어져 있다.As shown in FIG. 1 and FIG. 2, the automatic tracking control circuit uses a headswitching pulse to delay the pulse detecting the envelope to the middle of the channel in order to detect the envelope in the middle of each channel (R 1 , -R). 5 ) Delay circuit (10) consisting of inverter (IN 1 , IN 2 ), capacitor (C 1 -C 3 ), zener diode (ZD 1 -ZD 2 ), transistor (Q 1 ) and operational amplifier (OP 1 ) ), A capacitor (C 4 -C 6 ), a resistor (R 6 -R 10 ), a transistor (Q 2 ), a Zener diode (ZD 3 , ZD 4 ), and an operational amplifier (OP 2 ) that detect the envelope at the center of the channel. And an envelope detection circuit 20 comprising an and gate G 1 , and capacitors C 7- C 9 and diodes D 1 , D 2 for determining the state of the track to detect the optimum envelope state. And a peak detection circuit 30 composed of a resistor (R 11 , R 12 ), a transistor (Q 3 ), and an operational amplifier (OP 3 ), and tracks the detected envelope. Resistor (R 13- R 15 ), Op Amp (OP 4 , OP 5 ), Capacitor (C 10 ), Transistor (Q 4 ), And Gate (G 2 ) and Flip-Flop (Converting to Controllable Digital Signal) Analog to digital conversion circuit 40 composed of T 1 -T 4 ), and an AND gate (G 3 -G 18 ) and a diode (D 3 -D 18 ) to adjust the track to be optimally by combining digital signals. It consists of a control circuit 50 composed of resistors R 16 -R 31 .
본 고안의 동작을 설명하면, 지연회로(10)의 입력단에 인가된 제 3 도의 파형(a)와 같은 헤드 스위칭펄스가 제 2 도의 인버어터(IN1)를 통해서 제 3 도의 파형(b)과 같이 반전되고, 파형(a)의 헤드스위칭펄스와 파형(b)의 반전된 헤드스위칭 펄스는 저항(R1, R2)과 콘덴서(C1, C2)로 된 각각의 미분기에 인가되어 제 3 도의 파형(c, d)과 같이 미분되어서 트랜지스터(Q1)를 온 또는 오프시킨다.Referring to the operation of the present invention, the head switching pulse, such as the waveform (a) of FIG. 3 applied to the input terminal of the delay circuit 10, is converted from the waveform (b) of FIG. 3 through the inverter IN 1 of FIG. Inverted as described above, the head switching pulse of waveform (a) and the inverted head switching pulse of waveform (b) are applied to each differentiator consisting of resistors (R 1 , R 2 ) and condensers (C 1 , C 2 ). The transistor Q 1 is turned on or off by differentiating the waveforms c and d of three degrees.
트랜지스터(Q1)가 온이 되면 콘덴서(C3)에 충전된 전압이 OV가 되고, 오프가 되면 전원전압(B+)가 다시 콘덴서(C3)에 충전되며, 이때 제 3 도의 파형(e)의 콘덴서(C3)의 양단전압(Vc3)이 기준전압(VR1)보다 작을 때 연산증폭기 (OP1)는 제 3 도의 파형(f)과 같은 하이상태(E)를 출력하고, 연산증폭기 (OP1)의 출력은 인버어터 (IN2)에 인가되어 제 3 도의 파형(h)과 같은 반전된 파형을 출력한다.When the transistor Q 1 is turned on, the voltage charged to the capacitor C 3 becomes OV, and when turned off, the power voltage B + is charged to the capacitor C 3 again, and the waveform e of FIG. The op amp OP 1 outputs a high state E such as the waveform f in FIG. 3 when the voltage Vc 3 at both ends of the capacitor C 3 is smaller than the reference voltage VR 1 . The output of amplifier OP 1 is applied to inverter IN 2 to output an inverted waveform such as waveform h of FIG.
지연회로(10)의 출력이 콘덴서(C4)와 저항(R6)으로 된 미분기에 인가되어 제 3 도의 파헝(i)과 같이 미분되고, 상기와 마찬가지로 이 미분파형(h)이 트랜지스터(Q2)를 통해 연산증폭기(OP2)의 반전단자(-)에 인가되므로 제 3 도의 파형(i)과 같은 콘덴서(C6)의 양단전압(Vc6)이 기준전압(VR2)보다 작을 경우에만 연산증폭기 (OP)의 출력은 제 3 도의 파형(k)과 같은 하이상태(H)를 출력하고 각 채널의 중심에서 앤벨로프를 검출할 수 있으므로 제 3 도의 파형(k)와 같이 앤드게이트(G1)에 의해 원하는 엔벨로프만을 선택할 수 있다.The output of the delay circuit 10 is applied to the differentiator consisting of the capacitor C 4 and the resistor R 6 , and differentiated as shown in FIG. 3, i. 2 is applied to the inverting terminal (-) of the operational amplifier (OP 2 ) through the case that the voltage (Vc 6 ) of both ends of the capacitor (C 6 ), such as the waveform (i) of Figure 3 is less than the reference voltage (VR 2 ) Only the output of the operational amplifier OP outputs a high state H such as the waveform k of FIG. 3 and the envelope can be detected at the center of each channel. By (G 1 ), only the desired envelope can be selected.
콘덴서(C7)를 통해 연산증폭기(OP3)의 비반전단자(+)에 인가된 엔벨로프 검출회로(20)외 출력신호(Vi)는 연산증폭기(OP3)에 의해 콘덴서(C8)에 충전되고, 이 신호(Vi)는 트랜지스터(Q3)에 의해 연산증폭기(OP3)의 반전단자(-)에 인가되어 다음 입력 신호의 기준신호가 된다.The output signal Vi and the envelope detection circuit 20 applied to the non-inverting terminal (+) of the operational amplifier OP 3 through the capacitor C 7 are supplied to the capacitor C 8 by the operational amplifier OP 3 . The signal Vi is charged to the inverting terminal (−) of the operational amplifier OP 3 by the transistor Q 3 to become the reference signal of the next input signal.
콘덴서(C3)에 충전된 전압(Vo)은 방전회로가 없어 계속 유지되고, 입력신호(Vi)가 전압(Vo)보다 클 때만 연산증폭기(OP3)는 온이 되므로 전압(Vo)을 증가시키고, 최대의 엔벨로프 상태를 검출해 낼 수 있다.The voltage Vo charged in the capacitor C 3 is maintained without a discharge circuit, and the operational amplifier OP 3 is ON only when the input signal Vi is greater than the voltage Vo, thereby increasing the voltage Vo. The maximum envelope state can be detected.
이때 전안(Vo)이 제 4 도의 파형(1)처럼 계속 변하는 것은 최적의 트랙상태를 찾는 중이고, 전압(Vo)이 변하지 않는 것은 이미 최적의 상태, 즉 엔벨로프의 가장 양호한 상태를 찾은 것이다. At this time, the constant change of the frontal Vo as in the waveform 1 of FIG. 4 is finding an optimal track state, and the unchanging voltage Vo has already found the optimum state, that is, the best state of the envelope .
인버어터(IN3)와 트랜지스터(Q4)의 제 4 도의 파형(j') (제 3 도의 파형(j')의 확대파형)의 엔벨로프 검출용 펄스인 연산증폭기(OP2)의 출력펄스를 이용하여 엔벨로프를 검출할 때는 트랜지스터(Q4)을 오프시켜 연산증폭기(OP4)와 저항(R13)과 콘덴서(C10)로 된 적분기를 동작시키고, 검출을 안할 때는 트랜지스터(Q4)를 온시켜 연산긍폭기 (OP4)의 출력을 접지시킨다. 그러므로 제 4 도의 파형 (j')인 연산증폭기 (OP2)의 출력펄스가 있으면 엔벨로프는 검출되어 저항(R13)을 통해 연산증폭기(OP4)의 반전단자(-)에 인가되고, 연산증폭기(OP4)는 적분기로 동작을 하여 비반전단자(+)는 접지되므로 전류는 콘덴서(C10)를 통해 연산증폭기(OP4)의 출력단을 통해서 흐른다.The output pulse of the operational amplifier OP 2 , which is an envelope detection pulse of the waveform j ′ of FIG. 4 (the magnified waveform of the waveform j ′ of FIG. 3 ) of the inverter IN 3 and the transistor Q 4 . when detecting the envelope by turning off the transistor (Q 4) the operational amplifier (OP 4) and a resistor (R 13) and capacitor (C 10) when it is a to operate the integrator, not doing the detection in the transistor (Q 4) ON to ground the output of the operational amplifier OP 4 . Therefore, if there is an output pulse of the operational amplifier OP 2 , the waveform j 'of FIG. 4, the envelope is detected and applied to the inverting terminal (-) of the operational amplifier OP 4 through the resistor R 13 , and the operational amplifier. (OP 4 ) operates as an integrator, so the non-inverting terminal (+) is grounded, so current flows through the output terminal of the operational amplifier OP 4 through the capacitor C 10 .
이때 제 4 도의 파형(m)의 연산증폭기(OP4)의 출력전압(V)을 0에 의해서 음의 콘덴서 양단전압(Vc/o)와 같이 되고, 전압(Vc10)이 시간에 비례해서 증가하므로 전압(V)은 반대로 음(-)의 방향으로 증가하며, 엔벨로프 검출용 펄스가 로우상태(L)로 떨어지는 순간에 정지한다.At this time, the output voltage V of the operational amplifier OP 4 of the waveform m of FIG. 4 becomes equal to the negative capacitor voltage Vc / o of the negative capacitor by 0, and the voltage Vc 10 increases in proportion to time. Therefore, the voltage V increases in the negative direction, and stops at the moment when the envelope detecting pulse falls to the low state L.
제 4 도의 파형(m)과 같은 연산증폭기(OP5)의 반전단자(-)의 전압이 기준전압(VR4)보다 작으면 연산증폭기(OP5)는 제 4 도의 파형(n)과 같은 하이상태(H)를 출력하고, 한 입력에 클럭펄스가 인가되는 앤드게이트(G2)의 다른 입력에 연산증폭기(OP5)의 출력이 인가되어 앤드게이트(G2)는 카운트 한다. 이때 카운터수는 연산증폭기(OP4)의 비반전단자(-)에 인가되는 아날로그 전압량에 따라 변한다.If the voltage of the inverting terminal (-) of the operational amplifier OP 5 such as the waveform m of FIG. 4 is less than the reference voltage VR 4 , the operational amplifier OP 5 is the same as the waveform n of FIG. 4. The state H is output, and the output of the operational amplifier OP 5 is applied to the other input of the AND gate G 2 to which the clock pulse is applied to one input, so that the AND gate G 2 counts. At this time, the number of counters varies depending on the amount of analog voltage applied to the non-inverting terminal (-) of the operational amplifier OP 4 .
Va : 엔벨로프의 크기Va: the size of the envelope
트랜지스터(Q4)을 통해 방전되는 시간(t2-t1)을 0으로 가정한다.Assume that the time t 2 -t 1 discharged through the transistor Q 4 is zero.
V는 엔벨로프의 크기(Va)에 비례한다.V is proportional to the size Va of the envelope.
앤드게이트(G2)가 제 4 도의 파형(O)의 클럭펄스를 출력하면, 4개의 T플립플롭으로 구성된 카운터가 동작하여 출력하고, 카운터의 각기 다른 16개의 출력을 조합하여 트랙의 각 위치를 16개로 나누며, 그 위치를 기억시킨 후 그 값을 출력하면 그 값에 해당되는 트래킹 볼륨과 동일한 전압을 만들어 주므로써 최적의 트랙상태를 유지할 수 있도록 콘트롤 회로(50)는 트랙을 자동으로 조절해준다.When the AND gate G 2 outputs the clock pulse of the waveform O of FIG. 4, a counter composed of four T flip-flops is operated and output, and each of the tracks is combined by combining the 16 different outputs of the counter. By dividing it into 16, storing the position and outputting the value, the control circuit 50 automatically adjusts the track to maintain the optimal track state by making the same voltage as the tracking volume corresponding to the value.
또, 엔벨로프의 검출량이 최대라고 판단되면 그 상태를 계속 유지하기 때문에 콘트를 회로(50)는 자동적으로 그 테이프의 상태에 맞는 트랙을 조절해준다.If the detection amount of the envelope is determined to be the maximum, the state is maintained so that the control circuit 50 automatically adjusts the track according to the state of the tape.
이때 다이오드(D1-D18)는 상호 에러방지용이고, 저항(R16-R31)은 전압분배용 저항이다.In this case, the diodes D 1 -D 18 are for mutual error prevention, and the resistors R 16 -R 31 are voltage distribution resistors.
본 고안의 회로에 의하면, A/D콘버어터를 사용하여 현재의 재생시의 테이프 상태를 점검하므로써 트랙을 최적의 상태로 제어할 수 있고, 수행부도 간단한 조합회로에 의해 이루어져 제어신호를 쉽고 정확하게 얻을 수 있어 최적의 트래킹 상태를 자동적으로 조절할 수 있다.According to the circuit of the present invention, the track can be optimally controlled by checking the tape state at the time of playback by using the A / D converter, and the execution part is also made by a simple combination circuit, so that the control signal can be obtained easily and accurately. The optimum tracking status can be adjusted automatically.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870006920U KR900008852Y1 (en) | 1987-05-07 | 1987-05-07 | Automatic tracking control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870006920U KR900008852Y1 (en) | 1987-05-07 | 1987-05-07 | Automatic tracking control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880022538U KR880022538U (en) | 1988-12-26 |
| KR900008852Y1 true KR900008852Y1 (en) | 1990-09-28 |
Family
ID=19262603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019870006920U KR900008852Y1 (en) | 1987-05-07 | 1987-05-07 | Automatic tracking control circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900008852Y1 (en) |
-
1987
- 1987-05-07 KR KR2019870006920U patent/KR900008852Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880022538U (en) | 1988-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003447B1 (en) | Schmittrigger circuit | |
| US4326245A (en) | Current foldback circuit for a DC power supply | |
| US4112381A (en) | Peak detector | |
| USRE34899E (en) | Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset | |
| US4626621A (en) | Circuit for generating a position in digital form | |
| JPH06502058A (en) | Integrating A/D converter with means for reducing rollover errors | |
| KR900008852Y1 (en) | Automatic tracking control circuit | |
| US4309692A (en) | Integrating analog-to-digital converter | |
| US4196419A (en) | Analog to digital converter | |
| US4383188A (en) | Voltage-controlled constant current source | |
| US4281291A (en) | Arrangement for detecting the binary values of bit cells having center transitions subject to phase distortion | |
| JPS6412028B2 (en) | ||
| JPH0345474B2 (en) | ||
| US4897738A (en) | Circuit for generating a frequency-modulated signal indicative of data to be recorded onto magnetic tape | |
| JPS61251235A (en) | Double integration type analog-digital converter | |
| JP2783543B2 (en) | Phase difference judgment circuit | |
| JP3036561B2 (en) | A / D converter | |
| CA1106971A (en) | Electric circuits | |
| JPH0727694Y2 (en) | Variable delay circuit | |
| SU790245A1 (en) | Device for registering pulse peak value | |
| JPH021946Y2 (en) | ||
| JPH0783244B2 (en) | Pulse circuit | |
| Lingane | Precise integration of voltage (current)-time functions with a fixed field dc motor-counter | |
| SU1674373A2 (en) | Analog-to-digital converter | |
| SU1094065A1 (en) | Device for control of speed of magnetic medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20010830 Year of fee payment: 12 |
|
| EXPY | Expiration of term |