KR900008272Y1 - The coding and decoding circuitry of ppm data - Google Patents

The coding and decoding circuitry of ppm data Download PDF

Info

Publication number
KR900008272Y1
KR900008272Y1 KR2019870024036U KR870024036U KR900008272Y1 KR 900008272 Y1 KR900008272 Y1 KR 900008272Y1 KR 2019870024036 U KR2019870024036 U KR 2019870024036U KR 870024036 U KR870024036 U KR 870024036U KR 900008272 Y1 KR900008272 Y1 KR 900008272Y1
Authority
KR
South Korea
Prior art keywords
data
ppm
coding
clock
ppm data
Prior art date
Application number
KR2019870024036U
Other languages
Korean (ko)
Other versions
KR890015125U (en
Inventor
황진권
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019870024036U priority Critical patent/KR900008272Y1/en
Publication of KR890015125U publication Critical patent/KR890015125U/en
Application granted granted Critical
Publication of KR900008272Y1 publication Critical patent/KR900008272Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902Pulse width modulation; Pulse position modulation

Abstract

내용 없음.No content.

Description

PPM 데이타의 코딩 및 디코딩회로PPM Data Coding and Decoding Circuit

제 1 도는 PPM 데이타 코딩회로도.1 is a PPM data coding circuit diagram.

제 2 도는 제 1 도의 각부 파형도.2 is a waveform diagram of each part of FIG.

제 3 도는 PPM 데이타의 디코딩회로도.3 is a decoding circuit diagram of PPM data.

제 4 도는 제 3 도의 각부파형도.4 is an angular waveform diagram of FIG.

제 5 도는 수단에 에러발생일시의 데이타 파형도.5 is a data waveform diagram at the time of error occurrence in the means.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 발진기 20-40, 130-140 : 플립플롭10: oscillator 20-40, 130-140: flip-flop

50-60, 150 : 익스클루시브 노아게이트 70 : 앤드게이트50-60, 150 Exclusive Noah Gate 70: Endgate

110 : 클럭재생회로 120 : 이상기110: clock regeneration circuit 120: ideal phase

본 고안은 디지탈 데이타의 전송장치에 관한 것으로, 특히 PPM 데이타를 코딩하여 전송하고 코딩한 PPM 데이타를 수신하여 디코딩할 수 있는 회로에 관한 것이다. ; PPM 데이타(Pulse Position Modulation Data)는 정보가 펄스자체에 있는 것이 아니라 펄스변의 시간위치에 있으므로 변의 위치를 지시하는 짧은 펄스를 발생하게 된다.The present invention relates to an apparatus for transmitting digital data, and more particularly, to a circuit capable of coding and transmitting PPM data and receiving and decoding coded PPM data. ; PPM data (Pulse Position Modulation Data) generates a short pulse indicating the position of the side because the information is not in the pulse itself but at the time position of the pulse side.

종래의 데이타의 코딩 및 디코딩 회로에서 데이타가 "하이" 또는 "로우"신호의 연속일시는 클럭을 추출하기 위해 별도의 동기를 맞추기 위한 데이타를 추가시켜야 했으며, 수신신호 상태에서 데이타에 에러가 있는데 판별하기가 어려웠고, 지터(Jitter)의 영향을 많이 받았으며, 시스템클럭을 기준으로 HDB-3방식에서는 5클럭이 지연되는 등 송신데이타와 수신데이타와 지연시간이 길었고, 송수신 회로의 코딩 및 디코딩 회로를 구성하기 위한 부품수가 많아 회로가 복잡해졌던 문제점등이 있었다.In the conventional data coding and decoding circuit, when data is consecutively held in a "high" or "low" signal, it is necessary to add data for synchronization separately in order to extract a clock. It was difficult to do it, it was influenced by jitter, and the transmission and reception data and the delay time were long, such as 5 clock delay in the HDB-3 system based on the system clock. There was a problem that the circuit became complicated due to a large number of parts.

따라서 본 고안의 목적은 "하이" 상태 또는 "로우"상태의 PPM 데이타로 각각 다른 특정형태로 코딩할 수 있는 PPM 데이타 코딩 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a PPM data coding circuit that can be coded in different specific forms with PPM data in a "high" state or a "low" state.

본 고안의 또다른 목적은 코딩한 PPM 데이타를 수신하여 원래의 PPM 데이타로 정확하게 디코딩할 수 있는 PPM 데이타 디코딩 회로를 제공함에 있다.Another object of the present invention is to provide a PPM data decoding circuit capable of receiving coded PPM data and decoding the original PPM data accurately.

이하 본 고안을 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

제 1 도는 PPM 데이타 코딩 회로도로서 발진기(10), 플립플롭(20-30)으로 구성하여 발진펄스를 2 분주하는 제 1 분주신호와 4 분주하는 제 2 분주신호를 발생하는 제 1 수단과, 플립플롭(40)에 의해 상기 제 1 수단의 제 1 분주신호를 클럭으로 하여 데이타를 출력함으로서 타이핑을 맞추기 위한 게이트 릴레이를 수행하는 제 2 수단과, 익스클루시브노아게이트(50)에 의해 상기 제 1 수단의 제 2 분주 신호와 상기 제 2 수단의 데이타를 논리조합하여 데이타의 상태("하이", "로우")에 따른 코딩위치를 결정하는 제 3 수단과, 익스클루시브 노아게이트(60)에 의해 제 1 분주신호를 게이트 지연하여 타이밍를 보상하는 제 4 수단과, 상기 제 3 수단 및 제 4 수단을 출력을 논리곱하여 데이타 상태에 따라 하이상태의 코딩 PPM 데이타("1000")와 "로우"상태의 코딩 PPM ("10")를 발생하는 제 5 수단으로 구성하며 제 2 도는 제 1 도의 각 부분의 동작 파형도이고 제 3 도는 코딩된 PPM 데이타의 디코딩회로로서 클럭재생신호(110)와 이상기(120)로 구성되어 코딩데이타로 부터 클럭을 재생하여 90°쉬프트시키는 제 1 수단과, 플립플롭(130)에 의해 상기 제 1 수단의 출력으로 하여 코딩된 PPM 데이타를 출력하는 제 2 수단과, 플립플롭(140)에 의해 상기 제 1 수단의 재생클럭을 2 분주하는 제 3 수단고, 익스클루시브 노아게이트(150)에 의해 상기 제 2 수단의 데이타와 상기 제 3 수단의 재생클럭을 논리 조합하여 본래의 PPM 데이타로 디코딩하는 제수단으로 이루어지며 제 4 도는 제 3 도의 각부분의 동작 파형도이고 제 5 도는 PPM 데이타의 "하이", "로우"에 따른 소정형태를 나타낸 도면으로 PPM 데이타는 (가)와 같이 "로우"상태이거나(0010) (나)와 같이 "하이"상태(1000)에 관계없이 펄스가 존재하며 (다)와 같이 펄스가 유실되었을시 에러상태임을 나타내고 있다.1 is a PPM data coding circuit diagram, comprising: an oscillator 10 and flip-flops 20-30, first means for generating a first division signal for dividing an oscillation pulse and a second division signal for four division; A second means for performing a gate relay for matching by outputting data by using the flop 40 as a clock for the first divided signal of the first means, and the first by means of the exclusive noar gate 50; A third means for logically combining the second divided signal of the means and the data of the second means to determine the coding position according to the state of the data (“high”, “low”), and to the exclusive no-gate 60. A fourth means for compensating timing by gate-delaying the first divided signal, and the output of the third means and the fourth means by the logical AND of the output, and the coding state of the coded PPM data ("1000") and the "low" state according to the data state. Causes coding PPM ("10") Fig. 2 is an operation waveform diagram of each part of Fig. 1, and Fig. 3 is a decoding circuit for coded PPM data, which is composed of a clock reproducing signal 110 and an ideal phaser 120 and clocked from coding data. First means for reproducing and shifting by 90 °, second means for outputting coded PPM data as an output of the first means by flip-flop 130, and first means for flip-flop 140; The third means for dividing the playback clock of the second means, and the exclusive means for decoding the original PPM data by logical combination of the data of the second means and the playback clock of the third means by the exclusive Noah gate 150 4 is an operation waveform diagram of each part of FIG. 3, and FIG. 5 is a view showing a predetermined form according to "high" and "low" of PPM data. 0010) (me) like "ha Regardless of the " state 1000 ", a pulse exists and indicates an error state when the pulse is lost as shown in (c).

상술한 구성에 의거 본 고안을 제 1, 2, 3, 4, 5 도를 참조하여 상세히 설명한다.Based on the above-described configuration, the present invention will be described in detail with reference to the first, second, third, fourth, and fifth degrees.

먼저 PPM 데이타의 코딩방식을 설명한다.First, a coding method of PPM data will be described.

발진기(10)에서 출력하는 제 2a 도와 같은 파형에 의해 전송속도와 시스템클럭을 결정하는데 플립플롭(20)의 발진기(10)의 출력을 클럭단에 입력하고 자신의 반전출력(Q)을 데이타 입력단자(D)로 받아 상기 제 2a 도와 같은 발진기(10)의 출력을 2분주하여 제 2b 도와 같이 듀티비가 50%인 신호를 출력한다.In order to determine the transmission speed and the system clock by the same waveform as the 2a diagram output from the oscillator 10, the output of the oscillator 10 of the flip-flop 20 is input to the clock stage and its inverted output Q is inputted to the data. In response to the terminal D, the output of the oscillator 10, such as the 2a diagram, is divided into two, and a signal having a duty ratio of 50% is output as shown in the 2b diagram.

플립플롭(30)은 상기 플립플롭(20)의 출력을 다시 2 분주하여 듀비티가 50%인 제 2c 도와 같은 신호를 출력하는데 플립플롭(30)의 발진기(10)의 출력을 4 분주한다.The flip-flop 30 divides the output of the flip-flop 20 again and outputs the same signal as the second c degree having a duty of 50%. The flip-flop 30 divides the output of the oscillator 10 of the flip-flop 30 into four.

상기 플립플롭(20)의 출력을 시스템 클럭으로 하여 플립플롭(30)의 클럭단에 인가하면 PPM 데이타는 제 2d 도와 같이 플립플롭(40)을 출력한다.When the output of the flip-flop 20 is applied to the clock terminal of the flip-flop 30 as a system clock, the PPM data outputs the flip-flop 40 as shown in the second diagram.

여기서 익스클루시브 노아게이트(50)의 제 2d 도와 같은 플립플롭(40)의 출력과 제 2c 도와 같은 발진기(10)의 출력을 4 분주한 플립플롭(30)의 출력을 입력하여 제 2e 도와 같이 출력하는데 데이타가 "하이"상태 일시 해당 데이타 비트시간 동안 ½주기는 "하이"상태이고 후반 ½주기는 "로우"상태가 되며 데이타가 "로우"상태 일시는 해당 데이타 비트시간 동안 전반 ½주기는 "로우"상태이고 후반 ½주기는 "하이"상태가 된다.Here, the output of the flip-flop 40, such as the 2d diagram of the exclusive Noah gate 50, and the output of the flip-flop 30, which is divided into four, the output of the oscillator 10, such as the 2c diagram, are input. When the data is in "high" state, the half-cycle is "high" for the corresponding data bit time, the second half of the cycle is "low", and the data is in the "low" state. "Low" and the second half of the cycle is "high".

익스클루시브 노아게이트(60)는 공급전원(VCC)와 발진기(10)의 출력을 2분주한 제 2b 도와 같은 플립플롭(10)의 출력을 입력하여 제 2f 도와 같이 동일한 신호 출력하는데 이는 익스클루시브 노아게이트(50)와 타이밍을 맞추기 위해 일정시간 지연시키기 위함이다. 즉 플립플롭(40)과 익스클루시브 노아게이트(60)는 타이밍을 조절하기 위한 게이트 지연소자로서 데이타에 의한 PPM 데이타 펄스위치를 일정하게 해주고 펄스폭도 고정적으로 나오게 한다.The exclusive Noah gate 60 inputs the output of the flip-flop 10, such as 2b, which divides the output of the power supply VCC and the oscillator 10 into two, and outputs the same signal as the 2f. This is for delaying a predetermined time to match the timing with the sieve noah gate 50. In other words, the flip-flop 40 and the exclusive noble gate 60 are gate delay elements for adjusting timing, which makes the PPM data pulse position constant by data and the pulse width fixed.

제 2 도에서 실선부분은 PPM 데이타가 "로우"상태임을 나타내고 점선부분은 입력 PPM 데이타가 "하이"상태임을 나타내는데 제 2c 도와 같은 익스클루시브 노아게이트 (60)의 출력을 입력하는 앤드게이트(70)는 이 두신호를 논리곱하여 제 2g 도와 같은 PPM 데이타를 출력한다.In FIG. 2, the solid line portion indicates that the PPM data is "low" and the dotted line portion indicates that the input PPM data is "high", and the AND gate 70 for inputting the output of the exclusive Noah gate 60 as shown in FIG. ) Multiplies these two signals and outputs the same PPM data as the second g degree.

상기 플립플롭(20-30)의 클리어단자에 인가되는 제어신호(CTL)는 데이타 전송을 시작할때 초기 동작조건을 결정하기 위한 것으로 초기 동작시에는 모두 "로우"상태에서 시작하도록 제어한다.The control signal CTL applied to the clear terminal of the flip-flop 20-30 is used to determine an initial operating condition at the start of data transmission.

상술한 과정에서 PPM 데이타의 상태에 따라 코딩데이타가 특정한 형태를 갖는데 PPM 데이타가 "하이"상태 일시는 제 2g 도에 표시된 바와같이 점선부분 처럼 데이타의 전반부에 나타나며 ("1000") PPM 데이타 "로우"일시는 실선부분처럼 데이타의 후반부에 나타난다("10") 상기와 같은 PPM 데이타 코딩파형은 펄스의 폭이 항상 일정하고 데이타가 "하이"또는 "로우"이든지간에 반드시 펄스가 존재하며 펄스가 나타날 수 있는 위치가 "하이"또는 "로우" 상태에 따라 해당데이타 주기의 두곳중 한곳으로 고정되어 있어 클럭추출이 용이하며 대항측의 시스템다운, 선로감시등을 용이하게 실행할 수 있다.In the above-described process, the coding data has a specific form according to the state of the PPM data. The "high" state date and time of the PPM data is shown in the first half of the data as indicated by the dotted line as shown in FIG. "The date and time appear in the latter part of the data like a solid line (" 10 "). Such PPM data coding waveforms always have a constant pulse width and appear pulses regardless of whether the data is" high "or" low ". According to the "high" or "low" state, the position is fixed to one of the two data cycles, so the clock extraction is easy and the system down and the line monitoring on the opposite side can be easily executed.

두번째로 코딩한 PPM 데이타를 디코딩하는 과정을 설명한다.Second, the process of decoding the coded PPM data will be described.

제 4a 도와 같이 코딩된 PPM 데이타를 입력하는 클럭재생 회로(110)는 코딩 PPM 데이타가 해당 데이타 주기중 "하이" 또는 "로우"상태에 따른 위치에 반드시 존재하므로 제 4b 도와 같이 용이하게 추출할 수 있으며 제 4b 도와 같은 재생클럭을 이상기(120)에 인가하여 제 4c 도와 같이 90°쉬프트시켜 펄스를 지연시킨후 플립플롭(130, 140)의 클럭단에 인가한다.The clock reproducing circuit 110 for inputting the coded PPM data as shown in FIG. 4A can easily extract the coded PPM data as shown in FIG. 4B since the coded PPM data is necessarily present at a position according to the "high" or "low" state during the corresponding data period. The fourth clock is applied to the clock stage of the flip-flops 130 and 140 by delaying the pulse by applying a regeneration clock such as the 4b diagram to the phase shifter 120 and shifting by 90 ° as shown in the 4c diagram.

이때 플립플롭(130)는 제 4a 도와 같은 코딩한 PPM 데이타를 제 4c 도와 같은 지연클럭으로 샘플링하여 제 4d 도와 같이 출력하며 플립플롭(140)는 인가되는 지연클럭을 듀티비 50% 2분주 하여 제 4e 도와 같이 출력한다.At this time, the flip-flop 130 samples the PPM data coded as the 4a diagram with the delay clock as the 4c diagram and outputs the 4d diagram as the 4d diagram, and the flip-flop 140 divides the applied delay clock by 50% of the duty ratio by 2 minutes. 4e Print with tile.

상기 플립플롭(130)의 PPM 데이타와 플립플롭(140)의 2분주한 재생클럭을 입력하는 익스클루시브 노아게이트(150)는 이 두신호를 연산하여 제 4f 도와 같이 본래의 데이타로 디코딩한다.The exclusive no-gate 150, which inputs the PPM data of the flip-flop 130 and the reproduction clock divided by the flip-flop 140, calculates the two signals and decodes the original data as shown in the 4f diagram.

전술한 바와같이 코딩한 PPM 데이타는 데이타가 "하이"상태와 "로우"상태에 관계없이 해당 주기동안에 반드시 펄스가 존재하며 펄스존재 위치가 다를뿐인데 제 5a 도 의 (다)와 같이 펄스가 유실되었을 경우 디코딩한 신호형태는 제 5b 도의 (다)와 같이 해당 데이타 비트시간 동안 전단부의 ½위치는 "로우"상태이고 후단부의 ½는 "하이"상태이므로 에러발생을 쉽게 찾아낼 수 있다.As described above, the coded PPM data must have a pulse during the period regardless of whether the data is in the "high" state or the "low" state. In the case of the decoded signal form, as shown in (c) of FIG. 5B, the half position of the front end is "low" and the rear half is "high" during the corresponding data bit time.

상술한 바와 같이 PPM 데이타 코딩시 PPM 데이타의 "하이"또는 "로우"상태에 따라 해당 데이타 비트시간동안 소정위치에 일정펄스를 발생시킬 수 있으며 이로인해 코딩데이타를 수신하여 디코딩할시 클럭추출을 용이하게 실시할 수 있고, 코딩한 데이타는 데이타의 상태에 관계없이 펄스를 갖고 있으므로 펄스유실과 같은 데이타 에러를 쉽게 검출할 수 있으며 클럭추출에서 지터의 영향을 적게 받고 전송지연 시간이 짧아서 (데이타 비트의 1/8) 실시간 제어를 시행할 수 있고 잡음에 의한 클럭위상 변동이 일어나지 않으며, 신뢰성이 높고 시스템을 소형경량화 시킬 수 있는 이점이 있다.As described above, according to the "high" or "low" state of PPM data coding, a certain pulse may be generated at a predetermined position for the corresponding data bit time, thereby facilitating clock extraction when receiving and decoding coding data. Because the coded data has pulses regardless of the state of the data, it is easy to detect data errors such as pulse loss, and is less affected by jitter in clock extraction and has a shorter transmission delay time (data bit 1/8) Real-time control can be implemented, and the clock phase fluctuation does not occur due to noise, and it has the advantage of high reliability and compact and lightweight system.

Claims (1)

PPM 데이타를 코딩 및 디코딩 회로에 있어서, 발진펄스를 시스템클럭으로 분주하는 제 1 분주신호를 발생하는 제 1 분주신호를 다시 2 분주하여 코딩데이타의 주기를 설정하는 제 2 분주신호를 발생하는 제 1 수단과, 상기 제 1 분주신호에 의해 PPM 데이타를 출력하며 제 2 분주신호와의 타이밍 보상하는 제 2 수단과, 상기 제 1 수단의 제 2 분주신호와 제 2 수단의 PPM 데이타를 익스클루시브 노아 연산하여 PPM 데이타의 "하이" 또는 "로우"상태에 따라 코딩데이타의 위치를 결정하는 제 3 수단과, 상기 제 3 수단의 코딩데이타 위치 결정에 따라 상기 제 1 수단의 시스템클럭의 타이밍을 맞추는 제 4 수단과, 상기 제 3 수단과 제 4 수단의 출력을 논리곱하여 코딩데이타를 발생하는 제 5 수단과, 상기 제 5 수단의 코딩데이타로 부터 재생클럭을 추출하여 90°이상하는 제 6 수단과, 상기 제 6 수단의 클럭에 의해 코딩데이타를 출력하는 제 7 수단과, 상기 제 6 단의 재생클럭을 2분주하는 제 8 수단과, 상기 제 7 수단 및 제 8 수단의 출력을 익스클루시브 노아연산하여 코딩데이타를 본래의 PPM 데이타로 디코딩하는 제 9 수단으로 이루어짐을 특징으로 하는 방법.In the PPM data coding and decoding circuit, a first division signal for generating a second division signal for generating a first division signal for dividing an oscillation pulse into a system clock and generating a second division signal for setting a period of coding data is first generated. Means for outputting PPM data by the first divided signal and compensating for timing with the second divided signal, and the second divided signal of the first means and PPM data of the second means. Third means for calculating the position of the coding data according to the "high" or "low" state of the PPM data, and timing the system clock of the first means according to the coding data positioning of the third means. The fourth means, and the fifth means for generating the coding data by logically multiplying the outputs of the third means and the fourth means, and the reproduction clock is extracted from the coding data of the fifth means by 90 ° or more. A sixth means, a seventh means for outputting coding data by the clock of the sixth means, an eighth means for dividing the reproduction clock of the sixth stage into two, and an output of the seventh and eighth means. And a ninth means for decoding the quintessential coded data into the original PPM data by means of exclusive novulation.
KR2019870024036U 1987-12-30 1987-12-30 The coding and decoding circuitry of ppm data KR900008272Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870024036U KR900008272Y1 (en) 1987-12-30 1987-12-30 The coding and decoding circuitry of ppm data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870024036U KR900008272Y1 (en) 1987-12-30 1987-12-30 The coding and decoding circuitry of ppm data

Publications (2)

Publication Number Publication Date
KR890015125U KR890015125U (en) 1989-08-11
KR900008272Y1 true KR900008272Y1 (en) 1990-09-10

Family

ID=19271126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870024036U KR900008272Y1 (en) 1987-12-30 1987-12-30 The coding and decoding circuitry of ppm data

Country Status (1)

Country Link
KR (1) KR900008272Y1 (en)

Also Published As

Publication number Publication date
KR890015125U (en) 1989-08-11

Similar Documents

Publication Publication Date Title
US5798720A (en) Parallel to serial data converter
US5023891A (en) Method and circuit for decoding a Manchester code signal
US4112383A (en) Miller-encoded message decoder
GB1256164A (en) Signal phasecompensation circuits
US4688232A (en) Decoder for Manchester encoded data
US4746898A (en) Bi-phase decoder
JP3467975B2 (en) Phase detection circuit
US5550878A (en) Phase comparator
US4325053A (en) Method and a circuit for decoding a C.M.I. encoded binary signal
KR900008272Y1 (en) The coding and decoding circuitry of ppm data
KR900005237B1 (en) Digital data transmittion circuit by pwm coding/decoding
KR870000718Y1 (en) Manchester code decoder
KR940004997Y1 (en) Error detecting apparatus of digital data signal
JPH1168861A (en) Simultaneous two-way transmission reception method and simultaneous two-way transmission reception circuit
JPH09205349A (en) Pulse width selection signal output device
KR910008256Y1 (en) Circuit for removing glitch using cmi type data transfer
KR910009093B1 (en) Coded mark inversion coding circuit
JPH0323714Y2 (en)
JP3006794B2 (en) Synchronous pulse generation circuit
KR100526937B1 (en) Differential Code Generator
KR0149720B1 (en) Manchester decoder
JP2718168B2 (en) Demodulation circuit for non-return-to-zero transmission
JPS62230242A (en) Non return zero data receiving circuit
JPH0328862B2 (en)
JP2000295108A (en) Signal processing unit

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020826

Year of fee payment: 13

EXPY Expiration of term