KR890007495Y1 - 등화펄스 검출회로 - Google Patents

등화펄스 검출회로 Download PDF

Info

Publication number
KR890007495Y1
KR890007495Y1 KR2019850009989U KR850009989U KR890007495Y1 KR 890007495 Y1 KR890007495 Y1 KR 890007495Y1 KR 2019850009989 U KR2019850009989 U KR 2019850009989U KR 850009989 U KR850009989 U KR 850009989U KR 890007495 Y1 KR890007495 Y1 KR 890007495Y1
Authority
KR
South Korea
Prior art keywords
signal
circuit
pulse
output
terminal
Prior art date
Application number
KR2019850009989U
Other languages
English (en)
Other versions
KR860004415U (ko
Inventor
아쯔시 스가누마
Original Assignee
니뽕 빅터 가부시끼가이샤
이노우에 도시야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽕 빅터 가부시끼가이샤, 이노우에 도시야 filed Critical 니뽕 빅터 가부시끼가이샤
Publication of KR860004415U publication Critical patent/KR860004415U/ko
Application granted granted Critical
Publication of KR890007495Y1 publication Critical patent/KR890007495Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
    • H03K3/66—Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator
    • H03K3/70—Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator time intervals between all adjacent pulses of one train being equal

Abstract

내용 없음.

Description

등화펄스 검출회로
제1도는 본 고안의 등화 펄스 검출회로의 기본 구성도.
제2도는 본 고안의 등화 펄스 검출회로의 제1실시예의 블록계통도.
제3도는 하프 H킬러 회로의 한예를 나타낸 회로도.
제4도는 제2도에 나타낸 본 고안의 등화펄스 검출 회로의 제1실시예의 동작 설명도.
제5도는 본 고안이 되는 등화펄스 검출회로의 제2실시예의 블럭 계통도.
제6도는 제5도에 나타낸 본 고안의 등화펄스 검출 회로의 제2실시예의 동작 설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력단자 a,2 : 하프H킬러회로
b : 등화펄스 제거회로 3,4 : 모노멀티 회로
5,9 : 앤드(AND)회로 6 : 배타적 오어(EXOR)회로
C1,C2: 콘덴서 D1,D2: 다이오드
FF1,FF2: 플립플롭회로 N1,N2: 반전회로
R1,R2: 저항기
본 고안은 등화펄스 검출회로에 관한 것이다.
종래기술로 현재, 표준 텔리비젼 방식의 영상신호, 특히 예컨대, 2 : 1 건너뛰기 주사방식의 영상 신호에서는 수직동기신호의 전후의 3주기의 수평 주사기간에 등화펄스를 삽입하고 있다. 이 등화펄스는 수평 동기신호의 반주기의 펄스로, 즉, 수평동기신호의 반주기의 펄스로, 즉 수평동기신호의 주기를 H로 나타내면,H의 주기의 펄스로서, 2 : 1건너뛰기 주사에 있어서 기수필드와 우수필드와의 수직 동기의 개시점의 벗어남을 보상하기 위해서 삽입되어져 있다.
종래는 수직 동기신호의 첫 동작의 에지에 의해 트리거되는 모노멀티회로 혹은, 수직동기신호가 도달한 시간적 위치에서 수평동기신호(펄스)를 카운터 회로등으로 계측하여, 등화펄스신호의 도달위치를 판별하고 있었다.
그러나, 전송되는 영상신호가 만족되지 않는 경우, 예컨대, 드롭아우트등에 의해, 수직동기신호 혹은 수평동기신호가 결락한 경우에는, 상술한 바와같은 구성의 종래의 회로에서는 정확한 등화펄스의 위치를 판별할 수가 없다는 문제점을 지니고 있었다.
따라서 본 고안은 복합 동기신호중에서 수평 동기신호를 제거한 신호를 합성하여 등화펄스를 정확하게 판별하므로서, 비교적 간단한 구성으로, 등화펄스의 전송위치를 확실하게 검출할 수가 있는 등화펄스 검출회로를 제공하는 것을 목적으로 한다.
본 고안은 상술하는 문제점을 해결하기 위해서 제1도에 표시한 바와같은 구성의 등화펄스 검출회로를 제공한다.
제1도는 본 고안의 등화펄스 검출회로의 기본적인 구성을 설명하기 위한 도면으로, 제1(a)도는 하프H킬러회로,제1(b)도는 검출신호 발생회로이다.
복합동기신호가 공급되는 하프H킬러회로제1(a)도는 수평동기신호와 거의동일한 신호를 출력하여, 검출신호 발생회로제1(b)도는 공급되는 복합동기신호 및 하프H킬러회로(a)의 출력신호를 사용해서 수평동기 신호의 주기의의 기간 만큼 위상이 다른 등화펄스의 전송위치에 대응하는 검출신호를 출력한다.
H 아래에, 제2도 내지 제4도를 참조하여 본 고안의 등화펄스 검출회로의 제1실시예를 설명한다.
제2도는 본 고안의 등화펄스 검출회로의제1실시예의 블록계통도, 제3도는 하프H킬러회로의 한예를 나타내는 회로도, 제4도는 제2도에 나타낸 본 고안의 등화펄스 검출회로의 제1실시예의 동작을 설명하기 위한 도면이다.
(1)은 제4(a)도 표시하는 복합동기신호가 입력되는 입력단자로, 입력단자(1)에 입력된 제4(a)도에 표시하는 복합동기신호는 하프H킬러회로(2), 논리곱회로(이하 AND라 표시함)(5)의 한쪽의 입력단자, 배타적 오어회로(이하, EXOR이라 표시함)(6)의 한쪽의 입력 단자에 각각 공급된다.
또한, AND(5) 및 EXOR(6)은 검출신호 발생회로를 구성하는 요소이다.
하프H킬러회로는 등화펄스중, 수평동기신호와H만큼 위상이 자른 주기의 등화펄스만을 제거하는 회로로, 예컨대, 제2도에 표시하는 바와같이 모노멀티회로(이하, MM라 표시함)(3,4)로 구성되어 있다.
구체적으로 설명하면, MM(3)은 제3도에 표시하는 플립플롭회로(이하, FF라 표시함)(FF1), 다이오드(D1), 저항기(R1), 콘덴서(C1), 반전회로(이하, N라 표시함)(N1)를 구성요소로 하고 있으며, 입력단자(1)는 (FF1)의 클럭신호 입력단자인(CK)단자에 접속하여, (FF1)의 입력단자인(D)단자에는 늘 하이레벨의 신호가 공급되어, (FF1)의 출력단자인 Q단자는 저항기(R1)를 거쳐서(FF1)의 리세트단자인 R단자에 접속함과 동시에, 다이오드(D1)의 캐소우드에 접속되어,(FF1)의 (R)단자는 다이오드(D1)의 애노우드에 접속됨과 동시에, 콘덴서(C1)를거쳐서 접지되어, (FF1)의 반전 출력단자인()단자는 (N1)의 입력단자에 접속되어 있다. 또한, (FF1)의 세트단자인 (S)단자는 접지되어 있다.
다음에, MM(4)에 대해서 설명한다.
MM(4)은 제3도에 나타내는(FF2), 다이오드(D2), 저항기(R2), 콘덴서(C2),(N2)를 구성요소로 하고 있으며, MM(3)(N1)의 출력단자는 (FF2)의 클록신호 입력단자인(CK)단자에 접속하여,(FF2)의 입력단자(D)단자에는 늘 하이레벨의 신호가 공급되어, (FF2)의 반전출력단자인()단자는 저항기(R2)를 거쳐서(FF2)의 리세트 단자인(R)단자에 접속함과 동시에, 다이오드(D2)의 캐소우드에 접속되어, (FF2)의 (R)단자는 다이오드(D2)의 애노우드에 접속됨과 동시에, 콘덴서(C2)를 거쳐서 접지되고 있다. 또한, (FF2)의 반전출력단자인()단자는 (N2)의 입력단자에 접속되어, (FF2)의 세트단자인(S)단자는 접지되어 있다.
MM(3)은 입력단자(1)에서 공급되는복합 동기신호 (제4(a)도)첫 동작 에지로 트리거되어, 제4(b)도에 나타내는(T1)인 시간폭, 구체적으로는 수평 동기신호의 주기(이하, H라 표시함)의의 시간폭보다 긴 시간폭의 하이레벨의 펄스를 출력한다.
MM(3)의 출력신호(제4(b)도)는 MM(4)에 입력되어, MM(4)는 MM(3)의 출력신호의 첫 동작 에지로 트리거되어, 제4(c)도에 아타내는 ( T2)의 시간폭, 구체적으로는 수평동기펄스폭 이상의 시간폭(또한, ( T2)는H의 시간폭 보다 적은 시간폭이라 한다)의 하이 레벨의 펄스를 출력한다.
따라서, 하프H킬러회로(2)로부터 출력되는 제4(c)도에 나타내는 신호는 등화펄스기간에 존재하는 수평동기신호와H 다른 주기의 등화펄스만이 제거된 신호가 거의 동일해진다. 바꾸어말하면, 제4(a)도에 나타내는 신호는 H인 주기로, 펄스폭이 수평동기신호의 펄스폭 이상의 신호, 즉, 수평동기신호와 거의 동일한 신호로 된다.
하프H킬러회로(2)로부터 출력되는 신호(제4(c))는 앤드(5)의 다른쪽의 입력단자에 공급된다. 또한, 상술한 바와같이, 앤드(5)의 한쪽의 입력단자에는 제4(a)도에 나타내는 복합동기신호가 공급되고있으며, 따라서, 앤드(5)의 출력단자로부터는 제4(d)도에 표시하는 신호가 출력된다. 앤드(5)는 하프H킬러회로(2)로 부터 출력된제4(c)도에 표시하는 신호에 대응하는 제4(a)도에 표시하는 복합동기신호의 펄스폭과 하프H킬러회로(2)로부터 출력되는 제4(b)에 표시하는 신호의 펄스폭을 동일하게 하기 위해서 설치되어 있다.
앤드(5)의 출력신호 EXOR(6)의 다른쪽의 입력단자에 공급된다. 또한, 상술한 바와같이 EXOR(5)의 한쪽의 입력단자에는 제4(a)도에 표시하는 복합동기신호가 공급되어 있으며, 따라서 EXOR(5)의출력단자로부터는 제4(e)도에 표시하는 신호가 출력된다.
제4(e)에 표시하는 신호는 제4(a)에 표시하는 복합동기신호로부터 수평동기신호와H만큼 위상이 다른 등화펄스만을 뽑아낸 신호로 된다.
따라서, 제4(a)도에 표시하는 복합신호가 2 : 1건너뛰기 주사방식의 영상신호에 관한 신호인 경우, 제4(e)도에 표시하는 신호의 첫 동작 에지로 트리거 되어, 하이레벨의 신호를 출력하는 소정의 신호처리회로(예컨대, 모노멀티회로, 제2도중에 도시하지 않음)를 출력단자(7)의 후단에 설치하므로서 제4(f)도에 표시하는 것과 같은 펄스신호, 바꾸어말하면, 등화펄스의 전송위치에 대응하는 검출신호가 얻어지므로, 우수필드에선 제2번째의 등화펄스를 검출할 수가 있다. 또한, 제4도는 우수필드에 있어서 제2번째의 등화펄스의 검출을 나타내고 있으나, 기수필드에서는 제1번째의 등화펄스를 검출할 수가 있다.
또한, 앤드(5)를 난드회로(반전논리회로)로 치환, 혹은 EXOR(6)을 부정 배타적 논리화 회로로 치환하여도 제4(e)도에 표시하는 신호가 반전할 뿐이므로, 제2도에 표시한 본 고안이 되는 등화펄스 검출회로의 제1실시예와 같이 등화펄스를 검출할 수가 있다.
또한, AND(5)를 난드회로(반전논리회로)로 치환함과 동시에, EXOR(6)을 부정 배타적 논리화 회로로 치환하여도 제4(e)도에 표시하는 신호와 동일한 신호가 얻어진다.
다음으로, 제5도 및 제6도를 참조하여 본 고안이 되는 등화펄스검출회로의 제2실시예를 설명한다.
제5도는 본 고안이 되는 등화펄스 검출회로의 제2실시예를 설명한다.
제5도는 본 고안이 된느 등화펄스 검출회로의 제2실시예의 블록계통도, 제6도는 제5도에 표시하는 본 고안이 되는 등화펄스 검출회로의 제2실시예의 동작을 설명하기 위한 도면이다.
또한, 제5도에 있어서 제2도와 동일한 구성 요소에는 동일한 부호를 붙여서 그 설명을 생략한다.
(1)은 제6(a)도에 표시하는 복합동기신호가 입력되는 입력단자로, 입력단자(1)에 입력된 제4(a)도에 표시하는 복합동기신호는 하프H킬러회로(2), 난드(부정논리적)회로(이하, NAND라 표시한다)(8)의 한쪽의 입력단자, AND(9)의 한쪽의 입력단자에 각각 공급된다.
또한, 상술한 난드(8) 및 앤드(F9)는 등화 펄스 제거회로를 구성하는 요소이다.
MM(3)은 입력단자(1)로부터 공급되는 복합 동기신호(제6(a)도)의 첫 동작 에지로 트리거되어, 제6(b)도에 표시하는(T1)인 시간폭, 구체적으로는 수평동기신호의 주기의 시간폭 보다 긴 시간폭의 하이레벨의 펄스를 출력한다.
MM(3)의 출력신호(제6(b)도)는 MM(4)에 입력되어, MM(4)는 MM(3)의 출력신호의 첫 동작 에지로 트리거되어, 제6(c)도에 표시하는 (T2)인 시간폭, 구체적으로는, 수평동기펄스폭 이상의 시간폭의 하이레벨의 펄스를 출력한다.
따라서, 하프H킬러회로(2)로부터 출력되는 제6(c)도에 표시하는 신호는 등화펄스 기간에 존재하는 수평동기신호와H 다른 주기의 등화펄스만이 제거된 신호와 거의 동일하게 된다. 바꾸어 말하면, 제4(c)도에 표시하는 신호는 H주기로, 펄스폭이 수평동기신호의 펄스폭 이상의 신호 즉, 수평동기신호와 거의 동일한 신호로 된다.
하프H킬러회로(2)로 부터 출력되는 신호 (제6(c))는 난드(8)의 다른쪽의 입력단자에 공급된다. 또한, 상술한 바와같이 난드(8)의 한쪽의입력단자에는 제6(a)도에 표시하는 복합동기신호가 공급되어 있으며, 따라서, 난드(8)의 출력단자로부터는 제6(d)도에 표시하는 신호가 출력된다. 난드(8)는 하프H킬러회로(2)로부터 출력된 제6(c)에 표시하는 신호에 대응하는 제6(a)도에 표시하는 복합동기신호의 펄스폭과 하프H킬러회로(2)부터 출력되는 제6(b)도에 표시하는 신호의 펄스폭을 동일하게 하기 위해서 설치 되어 있다.
난드(8)의 출력신호는 앤드(9)의 다른쪽의 입력단자에 공급된다. 또한, 상술한 바와같이 EXOR(5)의 한쪽의 입력단자에는 제6(a)도에 표시하는 복합동기 신호가 공급되어 있으며, 따라서, 앤드의 출력단자에서는 제6(e)도에 표시하는 신호가 출력된다.
제6(e)도에 표시하는 신호는 제6(a)도에 표시하는 복합동기신호로부터 수평동기신호와H만큼 위상이 다른 등화펄스만이 발췌된 신호로 된다.
따라서, 제6(a)도에 표시하는 복합동기신호가 2 : 1건너뛰기 주사방식의 영상신호에 관한 신호인 경우, 제6(e)도에 표시하는 신호의 첫 동작 에지로 트리거되어, 하이레벨의신호를 출력하는소정의 처리회로(예컨대, 모노멀티회로, 제5도중에 도시하지 아니함)를 출력단자(7)의 후단에 설치하므로서 제6(f)도에 표시하는 거의 같은 펄스신호, 바꾸어 말하면, 등화펄스의 전송위치에 대응한 검출신호가 얻어지므로, 기수필드에서는 제1번째의 등화펄스를 검출할 수가 있다. 또한, 제6도는 기수필드에 있어서 제1번째의 등화펄스의 검출하고 있으나, 우수필드에서는 제2번째의등화 펄스를 검출할 수가 있다.
또한, 앤드(9)를 난드회로로 치환하여도 제6(e)도에 표시하는 신호갈 반전할 뿐이므로, 제5도에 표시한 본 고안이 되는 등화펄스 검출회로의 제2실시예와 같이 등화펄스를 검출할 수가 있다.
또한, 앤드(9)를 난드회로로 치환하여도 제6(e)도에 표시하는 신호갈 반전할 뿐이므로, 제5도에 표시한 본 고안이 되는 등화펄스 검출회로의 제2실시예와 같이 등화펄스를 검출할 수가 있다.
또한, 상기 제1혹은 제2실시예의 출력 단자(7)이 후단에 설치되는 모노멀티회로는 , 예컨대 제4(e)(혹은 제6(e))에 표시하는 등화펄스의 첫동작 에지로 트리거되어, 소정의 기간, 예컨대, 트리거된 시간적 위치에서, 최후의 등화펄스의 전송 종료의 시간적 위치와 다음 영상 신호의 전송개시의 시간적 위치와의 사이의 시간적 위치까지의 기간, 제4(f)(혹은 제6(f))에 표시하는 하이레벨이 펄스(검출신호)를 출력한다.
여기서, 제4(f)(혹은 제6(f))에 표시하는 검출신호로 SECAM방식의 컬러 영상신호의 색차신호를 FM변조하는 FM변조회로의 작동제어를 행하면, 구체적으로는 제4(f)(혹은 제6(f))에 표시하는 검출신호가 하이레벨시에 상술한 FM변조 회로를 비동작상태로 하도록 작동제어하면, 수직귀선 소거기간과 거의 동일한 기간에서는 FM변조회로로부터 반송파 신호가 출력되지 아니하므로, 양호한 SECAM방식의 컬러 영상신호가 얻어진다. 이것은, SECAM방식의 컬러 영상신호에 있어서, 수직동기신호의 근처에는 색차신호 성분이 존재하지 아니하므로, 수직동기신호의 근처에서 FM변조회로가 작동하고 있느면, 반송파 신호가 FM변조회로로부터 출력되어, 이 반송파 신호는 수직 동기신호쪽에서 본 경우의 노이즈 성분으로 되어 버리기 때문으로, 양호한 SECAM방식의 컬러 영상신호를 얻기 위해서는, 수직동기신호의 근처에 있어서 노이즈 성분으로 되는 반송파 신호가 존재하지 않는 것이 바람직하기 때문이다.
본 고안의 효과는 상술하는 바와같은 구성이므로, 비교적 간단한 구성으로, 등화펄스의 전송위치를 확실하게 검출할 수가 있다는 이점을 가진다.

Claims (1)

  1. 영상신호의 복합동기신호가 공급되어 수평 동기신호의 주기의 펄스신호를 출력하는 하프H킬러회로(a;2)와, 상기 복합동기신호 및 상기 하프H킬러회로의 출력신호가 공급되어 상기 수평동기신호와 상기 수평 동기신호 주기의의 기간만큼 위상이 다른 등화펄스의 전송위치에 대응하는 검출신호를 출력하는 검출신호 발생회로(b;5,6)를 구비하는 것을 특징으로 하는 등화펄스 검출회로.
KR2019850009989U 1984-09-20 1985-08-02 등화펄스 검출회로 KR890007495Y1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1984142633U JPS6157751U (ko) 1984-09-20 1984-09-20
JP59-142633 1984-09-20

Publications (2)

Publication Number Publication Date
KR860004415U KR860004415U (ko) 1986-05-01
KR890007495Y1 true KR890007495Y1 (ko) 1989-10-26

Family

ID=15319883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850009989U KR890007495Y1 (ko) 1984-09-20 1985-08-02 등화펄스 검출회로

Country Status (2)

Country Link
JP (1) JPS6157751U (ko)
KR (1) KR890007495Y1 (ko)

Also Published As

Publication number Publication date
JPS6157751U (ko) 1986-04-18
KR860004415U (ko) 1986-05-01

Similar Documents

Publication Publication Date Title
US5025496A (en) Odd/even field detector for video signals
KR950005054B1 (ko) 기수/우수의 필드 검출장치
EP0249281A1 (en) Television picture display device
US4353091A (en) Circuit for detecting faults in horizontal sync pulse signals
US4425576A (en) Picture stabilizing circuit in color television receiver
US4357630A (en) Method for detecting vertical synchronizing signal
US4684988A (en) Circuit arrangement for detecting the vertical blanking periods in a picture signal
US4224639A (en) Digital synchronizing circuit
KR890007495Y1 (ko) 등화펄스 검출회로
EP0024476B1 (en) Improvements relating to line scan circuits for cathode ray tube displays
CA1099403A (en) Vertical synchronizing signal detector for television video signal reception
JP2579998B2 (ja) 同期信号再生回路
US4258390A (en) Video signal processing circuit
US3991270A (en) Circuit arrangement for line synchronization in a television receiver
KR0147851B1 (ko) 위상 고정 부반송파 재생기
US5774184A (en) Color burst forming circuit and color burst gate pulse forming circuit
US6108043A (en) Horizontal sync pulse minimum width logic
KR100272734B1 (ko) 비디오 신호의 큰 위상 시프트에 영향을 받지 않는 수평 라인 카운터
JPH0127326Y2 (ko)
JP2944430B2 (ja) ディジタルビデオ同期検出回路
KR960004129B1 (ko) 프로그램 가능한 수직동기신호 추출회로
KR890002677B1 (ko) 원색 동기 발생회로
KR950003029B1 (ko) 영상신호 처리 장치의 제어신호 발생방법
KR0180617B1 (ko) 필드판별회로
JP3024726B2 (ja) ハーフキラー回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19940728

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee