KR890006328Y1 - Video camera fade control signal generator - Google Patents

Video camera fade control signal generator Download PDF

Info

Publication number
KR890006328Y1
KR890006328Y1 KR2019860013235U KR860013235U KR890006328Y1 KR 890006328 Y1 KR890006328 Y1 KR 890006328Y1 KR 2019860013235 U KR2019860013235 U KR 2019860013235U KR 860013235 U KR860013235 U KR 860013235U KR 890006328 Y1 KR890006328 Y1 KR 890006328Y1
Authority
KR
South Korea
Prior art keywords
operational amplifier
control signal
signal
transistor
output
Prior art date
Application number
KR2019860013235U
Other languages
Korean (ko)
Other versions
KR880005466U (en
Inventor
김승구
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR2019860013235U priority Critical patent/KR890006328Y1/en
Publication of KR880005466U publication Critical patent/KR880005466U/en
Application granted granted Critical
Publication of KR890006328Y1 publication Critical patent/KR890006328Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects

Abstract

내용 없음.No content.

Description

비데오 카메라의 페이드 제어신호 발생회로Video camera fade control signal generation circuit

제1도는 본 고안의 블럭도.1 is a block diagram of the present invention.

제2도는 본 고안의 주요부분에 대한 파형도.2 is a waveform diagram of the main part of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

R1-R11: 저항 Q1, Q2: 트랜지스터R 1 -R 11 : resistance Q 1 , Q 2 : transistor

OP1, OP2: 연산증폭기 C1: 콘덴서OP 1 , OP 2 : Operational Amplifier C 1 : Condenser

본 고안은 비데오 카메라의 페이드(Fade)제어신호 발생회로에 관한 것으로서 특히, 화면을 순간적으로 어둡게 했다가 점점 밝아오게 하는 페이드기능을 수행하기 위해 페이드 제어신호를 발생하는 회로에 관한 것이다.The present invention relates to a fade control signal generating circuit of a video camera, and more particularly, to a circuit for generating a fade control signal to perform a fade function of gradually darkening a screen and then brightening it.

종래에는 비데오 카메라의 신호를 순간적으로 어둡게 했다가 점점 밝게 하는 페이드 기능을 제어하는 신호를 발생하였으나 페이드되는 신호를 VTR(Video Tape Recorder)로 녹화할 경우에는 화면이 어두어 질때의 장면도 녹화되는 단점이 있었다.Conventionally, the video camera's signal is momentarily darkened, and then gradually generates a signal that controls the fading function. However, when the fading signal is recorded with a VTR (Video Tape Recorder), the scene when the screen is dark is also recorded. There was this.

따라서, 본 고안의 목적은 페이드 기능을 제어함과 동시에 VTR에서 녹화할 경우 화면이 어두워질때는 녹화시키지 않고 밝아오는 부분부터 녹화되도록 녹화제어신호를 발생하는 회로에 관한 것이다.Accordingly, an object of the present invention is to control a fade function and a circuit for generating a recording control signal to record from the bright part without recording when the screen becomes dark when recording in the VTR.

이하 첨부된 도면에 의거하여 본 고안을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 고안의 회로도로서, 전원(Vcc)이 직렬연결된 저항(R7)가 접지된 저항(R8)에 의해 분압된 기준전압(V1)이 연산증폭기(OP1)의 반전단자에 인가하고, 또한 상기한 기준전압(V1)보다 낮게 산정한 기준전압(V2)즉 저항, (R1)과 접지된 저항(R2)에 의해 분압된 기준전압(V2)은 연산증폭기(OP1)의 비반전단자에 안가하며, 메인시스템에서 발생된 페이드 시간조절신호(TC)는 저항(R11)을 통해 트랜지스터(Q1)의 베이스에 인가되어서 트랜지스터(Q1)의 콜렉터에 나타난 신호가 콘덴서(C1)의 일단과 연산증폭기(OP2)의 반전단자 및 저항(R4)을 거쳐 연산증폭기(OP1)의 출력단에 인가한다.1 is a circuit diagram of the present invention, in which a reference voltage V 1 divided by a resistor R 8 having a resistor R 7 connected in series with a power supply Vcc is connected to an inverting terminal of an operational amplifier OP 1 . It is applied, and also the reference voltage (V 2) divided by a lower estimate than the one reference voltage (V 1) the reference voltage (V 2) that is the resistance, (R 1) earth resistance (R 2) is an operational amplifier It does not go to the non-inverting terminal of (OP 1 ), and the fade time control signal (TC) generated in the main system is applied to the base of the transistor (Q 1 ) through the resistor (R 11 ) to the collector of the transistor (Q 1 ). The indicated signal is applied to the output terminal of the operational amplifier OP 1 via one end of the capacitor C 1 , the inverting terminal of the operational amplifier OP 2 , and the resistor R 4 .

그리고, 연산증폭기(OP1)의 출력단신호는 저항(R3)을 거쳐 녹화제어신호(RC)로 시스템에 인가함과 동시에 저항(R5)과 연산증폭기(OP1)의 비반전단자 및 저항(R6)을 거쳐 연산증폭기(OP2)의 출력단에 인가되도록 연결하고, 이 연산증폭기(OP2)의 출력단 신호는 콘덴서(C1)의 일단은 통해 트랜지스터(Q1)의 에미터에 인됨과 동시에 저항(R9)을 거쳐서 콜렉터에 전원(Vcc)이 인가되는 트랜지스터(Q2)의 베이스에 인가되며, 이 트랜지스터(Q2)의 에미터에 나타난 신호가 시스템의 페이드 제어신호(CS)가 된다.The output terminal signal of the operational amplifier OP 1 is applied to the system as a recording control signal RC through the resistor R 3 , and at the same time, the non-inverting terminal and the resistance of the resistor R 5 and the operational amplifier OP 1 . (R 6) the output signal of the operational amplifier (OP 2) connected to be applied to the output stage, and the operational amplifier (OP 2) through a is the emitter of the capacitor (C 1) one is a transistor (Q 1) through the At the same time, it is applied to the base of the transistor Q 2 through which the power supply Vcc is applied to the collector through the resistor R 9 , and the signal appearing at the emitter of the transistor Q 2 is the fade control signal CS of the system. Becomes

이와 같은 구성을 갖는 본 고안의 비데오 카메라의 페이드 제어신호 발생회로에 있어서, 페이드 기능을 제어하는 페이드 제너신호와 화면이 어두워질 때는 녹화시키지 않고 밝아오는 부분부터 녹화되도록 제어하는 녹화제어 신호를 발생하는 회로동작을 제2도에 도시한 파형도에 의거하여 설명한다.In the fade control signal generation circuit of the video camera of the present invention having such a configuration, a fade zener signal for controlling the fade function and a recording control signal for controlling the recording to be recorded from the bright part without recording when the screen becomes dark are generated. The circuit operation will be described based on the waveform diagram shown in FIG.

제1도에 연산증폭기(OP1)의 반전단자에 인가되는 기준전압(V1)은 연산증폭기(OP2)의 비반전단자에 인가되는 기준전압(V2)보다 높게 산정한 상태에서, 시스템에서 발생하는 페이드 시간조절신호(TC)는 평상시에 논리 "0"(로울레벨)신호(제2도의 TC)로서 트랜지스터(Q1)의 베이스에 인가된다.In FIG. 1 , the reference voltage V 1 applied to the inverting terminal of the operational amplifier OP 1 is higher than the reference voltage V 2 applied to the non-inverting terminal of the operational amplifier OP 2 . The fade time adjustment signal TC generated at is normally applied to the base of the transistor Q 1 as a logic "0" (roll level) signal (TC in FIG. 2 ).

따라서, 평상시에는 트랜지스터(Q1)가 도통되어서 트랜지스터(Q1)의 콜렉터에 나타난 신호가 연산증폭기(OP2)의 반전단자에 인가되고, 이 연산증폭기(OP2)의 출력단에는 비반전단자에 인가되는 기준전압(V2)이 출력되어서 저항(R9)을 거쳐 트랜지스터(Q2)의 베이스에 인가되며, 이때 트랜지스터(Q2)의 에미터에는 논리 "0"신호(제2도의 CS)의 페이드 제어신호(CS)가 나타난다.Thus, the normal times be a transistor (Q 1) conducting the signal shown in the collector of the transistor (Q 1) is applied to the inverting terminal of the operational amplifier (OP 2), to the output stage, the non-inverting terminal of the operational amplifier (OP 2) The applied reference voltage V 2 is output and applied to the base of the transistor Q 2 via the resistor R 9 , where a logic "0" signal (CS in FIG. 2 ) is applied to the emitter of the transistor Q 2 . Fade control signal CS appears.

또한 연산증폭기(OP2)의 출력단에 나타난 출력전압(V2)은 연산증폭기(OP1)의 반전단자에 인가되는 기준전압(V1)보다 낮기 때문에 연산증폭기(OP1)이 출력단에는 논리 "0"신호의 녹화제어신호(RC)가 나타난다.In addition, the operational amplifier (OP 2) the output voltage (V 2) appears at the output stage of the operational amplifier, because (OP 1) is lower than the reference voltage (V 1) is applied to the inverting terminal of the operational amplifier (OP 1), the output logic " The recording control signal RC of the " 0 " signal appears.

그러나 페이드기능 수행시에는 페이드 시간조절신호(TC)가 논리 "1"(하이레벨)신호 (제2도의 TC)로서 트랜지스터(Q1)의 벵스에 안기된다.However, when the fade function is performed, the fade time control signal TC is held in the vane of the transistor Q 1 as a logic " 1 " (high level) signal (TC in FIG. 2 ).

이때, 트랜지스터(Q1)가 도통되지 않음에 따라 연산증폭기(OP2)의 추력잔신호가 콘덴서(C1)에 급속히 충전되어서 연산증폭기(OP2) 반전단자에 안가되는 전압 레벨이 비반전단자에 인가되는 전압 레벨보다 높게 되고, 이때 연산증폭기, (OP2)의 출력단에 나타난 논리 "1"신호가 연산증폭기(OP2)의 반전단자에 인가되는 기준전압(V1)보다 높기 때문에 연산증폭기(OP1)의 출력단에는 "1"신호의 녹화제어신호(RC)(제2도의 RC)가 출력된다.At this time, as the transistor Q 1 is not conducting, the thrust residual signal of the operational amplifier OP 2 is rapidly charged in the condenser C 1 so that the voltage level which is not applied to the inverting terminal of the operational amplifier OP 2 becomes non-inverting terminal. to be higher than the applied voltage level, wherein the operational amplifier, because the logic "1" signal appears on the output terminal of the (OP 2) the operational amplifier (OP 2) is higher than the reference voltage (V 1) is applied to the inverting terminal of the operational amplifier the (OP 1), the output "1", the recording control signal (RC) (second-degree RC) of the signal is output.

그리고, 콘덴서(C1)이 임계전압까지 충전된 다음에는 서서히 방전되는데, 이방전된 신호가 트랜지스터(Q2)를 통해서 페이드 제어신호(CS)로 쓰이게 된다.After the capacitor C 1 is charged to the threshold voltage, the capacitor C 1 is gradually discharged. The discharged signal is used as the fade control signal CS through the transistor Q 2 .

즉, 페이드 시간조절신호(TC)가 논리 "0"에서 논리 "1"신호로 바뀔때, 연산증폭기(OP2)의 출력단신호가 콘덴서(C1)에 임계전압까지 충전될 때에는 화면이 순간적으로 어두워지는 상태로서 녹화제어신호(RC)는 논리 "0" 신호가 되어 녹화를 하지 않고, 페이드 제어신호(CS)는 논리 "0"에서 논리 "1"신호로 바뀐다.That is, when the fade time adjustment signal TC is changed from a logic "0" to a logic "1" signal, when the output terminal signal of the operational amplifier OP 2 is charged to the capacitor C 1 to the threshold voltage, the screen is instantaneously. In the darkening state, the recording control signal RC becomes a logic "0" signal and does not record, and the fade control signal CS changes from a logic "0" to a logic "1" signal.

그러나, 콘덴서(C1)의 충전된 전압이 방전될 때에는 화면이 점점 밝아지는 상태로서 녹화제어신호(RC)가 논리 "1"신호로 되어 녹화를 하고, 페이드제어신호는 (CS)는 논리 "1"에서 논리"0"신호로 바뀐다.However, when the charged voltage of the capacitor C 1 is discharged, the screen becomes brighter and the recording control signal RC becomes a logic "1" signal for recording, and the fade control signal (CS) is a logic ". Change from 1 "to logic" 0 "signal.

이상과 같이 본 고안에 의하면 비데오 카메라 신호를 페이드 시킴으로써 비데오 카메라에서 녹화신호를 제어할 수 있다.As described above, according to the present invention, the video signal can be controlled by the video camera by fading the video camera signal.

Claims (1)

저항(R7, R8)에 의해 분압된 기준전압(V1)을 연산증폭기(OP1)의 반전단자에 인가하고, 이 기준전압(V1)보다 낮게 산정한 기준전압(V2)은 저항(R1, R2)에 의해 분압되어서 연산증폭기(OP1)의 비반전단자에 인가하며, 비데오 카메라 시스템에서 출력되는 페이드 시간조절신호(TC)에 의해 구동되는 트랜지스터(Q1)의 콜렉터와 에미터는 그사이에 층, 방전용 무극성 콘덴서(C1)를 연결하고, 이 트랜지스터(Q1)의 코렉터와 에미터 신호는 각각 연산증폭기(OP2)의 반전단자와 연산증폭기(OP1)의 비반전단자에 인가하여서 연산증폭기(OP1)의 출력단에 녹화제어신호(RC)를 출력하며, 상기한 연산증폭기(OP2)의 출력단신호는 트랜지스터(Q2)의 베이스에 인가하여서 트랜지스터(Q2)의 에미터에 페이드 제어신호(CS)를 출력하도록 연결한 것을 특징으로 하는 비데오 카메라의 페이드 제어신호 발생회로.Resistors (R 7, R 8) is a reference voltage (V 1) of the operational amplifier reference voltage (V 2) is applied to the inverting terminal, and low estimates than the reference voltage (V 1) of the (OP 1) divided by the Collector of transistor Q 1 , which is divided by resistors R 1 and R 2 , is applied to the non-inverting terminal of operational amplifier OP 1 , and is driven by the fade time control signal TC output from the video camera system. The emitter and the emitter connect a nonpolar capacitor C 1 for the layer and discharge therebetween, and the collector and emitter signal of the transistor Q 1 are respectively connected to the inverting terminal of the operational amplifier OP 2 and the operational amplifier OP 1 . The recording control signal RC is output to the output terminal of the operational amplifier OP 1 by being applied to the non-inverting terminal, and the output terminal signal of the operational amplifier OP 2 is applied to the base of the transistor Q 2 to supply the transistor Q. It is characterized in that it is connected to the emitter of 2 ) to output the fade control signal (CS) The fade control signal generation circuit of the camera.
KR2019860013235U 1986-08-29 1986-08-29 Video camera fade control signal generator KR890006328Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860013235U KR890006328Y1 (en) 1986-08-29 1986-08-29 Video camera fade control signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860013235U KR890006328Y1 (en) 1986-08-29 1986-08-29 Video camera fade control signal generator

Publications (2)

Publication Number Publication Date
KR880005466U KR880005466U (en) 1988-05-12
KR890006328Y1 true KR890006328Y1 (en) 1989-09-20

Family

ID=19255317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860013235U KR890006328Y1 (en) 1986-08-29 1986-08-29 Video camera fade control signal generator

Country Status (1)

Country Link
KR (1) KR890006328Y1 (en)

Also Published As

Publication number Publication date
KR880005466U (en) 1988-05-12

Similar Documents

Publication Publication Date Title
US4365272A (en) Television camera apparatus having automatic gain-selecting unit
KR890006328Y1 (en) Video camera fade control signal generator
CA1171921A (en) Level detecting circuit
US5381277A (en) Method and apparatus for decreasing a transition time of a read head from a write mode to a read mode
US4234892A (en) AGC Circuit responsive to intermediate gray level in video signal
GB1495773A (en) Automatic reproduced picture control circuits
EP0310116B1 (en) Motor driving power supply apparatus including switching regulator control loop
KR900008245Y1 (en) Picture stabilizing circuit
US4550992A (en) Motor drive control circuit
US5016122A (en) Coil switching device
KR960013220B1 (en) Television signal processing apparatus
JPS61101106A (en) Operation start characteristic improving circuit of agc circuit
JPS5744312A (en) Automatic level control circuit
JP2864596B2 (en) Laser diode drive circuit
US4507682A (en) Self-gated AGC detector
KR920005113Y1 (en) Audio fade-out circuit of camcoder
KR860002748Y1 (en) Recording control circuit of cassette tape recorder
KR0183586B1 (en) Copy protection device for a video cassette recorder
KR890004233Y1 (en) Vtr operation stop apparatus
KR930000755Y1 (en) Error detecting circuit for viss signal
KR19980040300U (en) Video subtitle level automatic control circuit of VSI system
JPH039380Y2 (en)
KR860002003B1 (en) Controlling device of brightness at camera
KR100256013B1 (en) Digital signal processor
KR900009706Y1 (en) Alarm character record prevention circuit for video camera

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980827

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee