KR880002804Y1 - Varying speed processor of a video tape recorder - Google Patents
Varying speed processor of a video tape recorder Download PDFInfo
- Publication number
- KR880002804Y1 KR880002804Y1 KR2019850009766U KR850009766U KR880002804Y1 KR 880002804 Y1 KR880002804 Y1 KR 880002804Y1 KR 2019850009766 U KR2019850009766 U KR 2019850009766U KR 850009766 U KR850009766 U KR 850009766U KR 880002804 Y1 KR880002804 Y1 KR 880002804Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- transistor
- vertical
- tape recorder
- noise
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/44—Speed-changing arrangements; Reversing arrangements; Drive transfer means therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
Abstract
내용 없음.No content.
Description
제1(a)도 및 제1(b)도는 2배속 및 0배속 (정지회면) 재생시의 영상트랙과 영상헤드의 궤적도.1 (a) and 1 (b) are the trajectory diagrams of the image track and the image head during 2x and 0x (stopping surface) reproduction.
제2(a)도 및 제2(b)는 2배속 및 정지화면 재생시의 영상헤드로 부터 픽업되는 고주파 출력 파형도.2 (a) and 2 (b) are high frequency output waveform diagrams picked up from an image head at double speed and still picture reproduction.
제3(a)도는 복조된 재생 영상신호 파형도.3A is a waveform diagram of a demodulated reproduced video signal.
제3(b)도는 복조된 재생 영상신호에 의사 수직동기신호를 혼합한 영상 출력신호 파형도.3 (b) is a waveform diagram of an image output signal in which a pseudo vertical synchronization signal is mixed with a demodulated reproduced video signal.
제4도는 종래의 변속신호 처리장치 블록도.4 is a block diagram of a conventional shift signal processing apparatus.
제5도는 본 고안의 변속신호 처리장치의 회로도.5 is a circuit diagram of a shift signal processing apparatus of the present invention.
제6도는 제5도의 각부 출력 파형도.6 is a diagram showing output waveforms of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 의사 수직동기신호 발생부 2 : 동기신호 혼합회로1: pseudo vertical synchronous signal generator 2: sync signal mixing circuit
3,4 : 일정시간 지연용 모노멀티 5,6 : 일정폭 펄스발생용 모노멀티3,4: Monomulti for constant time delay 5,6: Mono multi for constant width pulse generation
D1-D3: 다이오드 R1-R6: 저항D 1 -D 3 : Diodes R 1 -R 6 : Resistance
VR3-VR7: 가변저항 TR1-TR3: 트랜지스터VR 3 -VR 7 : Variable resistor TR 1 -TR 3 : Transistor
본 고안은 비디오 테이프 레코오더에 있어서, 변속 재생시에 수직동기신호 부분에서 발생하는 잡음에 의해 화면에 발생되는 떨림현상을 방지할 수 있게 한 비디오 테이프 레코오더의 변속신호 처리장치에 관한 것이다.The present invention relates to a shift signal processing apparatus for a video tape recorder in which a video tape recorder can prevent a shaking phenomenon caused by a noise generated in a vertical synchronous signal portion during shift reproduction.
브이 에이취 에스(VHS)방식 비디오 테이프 레코오더의 변속 재생시에 있어서 영상트랙과 영상헤드의 궤적은 제1도에 도시한 바와 같이 이루어지는 것으로 제1(a)도는 변속비(n)가 2인 경우이고, 제1(b)도는 변속비(n)가 0인 경우이다.In the variable speed reproduction of a VHS video tape recorder, the trajectory of the video track and the video head is made as shown in FIG. 1, and the speed ratio n of FIG. 1 (a) is 2, 1 (b) is a case where the speed ratio n is zero.
여기서, 변속비(n)의 선택은 이미 알려져 있는 변속비 선택식(단, N는 ±의 정수)에 의하여 선택되어지며, 이와 같이 변속비(n)를 선택할 경우 영상헤드와 영상트랙의 미스 매칭(miss matching)에 의한 잡음신호를 이론적으로 항상 수직동기신호 부근에 있도록 되어 있다.Here, the selection of the speed ratio n is a known speed ratio selection formula. (Where N is an integer of ±), and if the transmission ratio n is selected in this way, the noise signal due to miss matching between the image head and the image track is theoretically always near the vertical synchronization signal. It is.
제2(a)도, 제2(b)도는 변속비(n)가 2 및 0인 경우에 영상헤드로 부터 픽업(pick up)되는 고주파 출력신호 파형을 나타낸 것으로, 상기한 같이 수직동기신호 부분인 교차점에 잡음신호가 발생하게 된다.2 (a) and 2 (b) show high frequency output signal waveforms picked up from the image head when the speed ratio n is 2 and 0, which is a vertical synchronous signal portion as described above. The noise signal is generated at the intersection.
그리고 상기의 변속비 선택식은 영상신호의 수직동기신호 부분이 수직귀선 기간에 해당하여 실제로 텔레비전 화면에는 나타나지 않는 부분이므로 이 귀선 기간내에 잡음신호를 밀어 넣을 수 있는 조건을 구한 것이다.The shift ratio selection formula is a condition in which the vertical synchronous signal portion of the video signal corresponds to the vertical retrace period and does not actually appear on the television screen so that the noise signal can be pushed in this retrace period.
그러나, 실제로 수직 귀선 기간의 전후에 변속비 선택에 따라 잡음의 폭은 상당히 넓게 나타날 수 있으며, 이 잡음의 폭이 지나치게 크면 수직 귀선 기간을 초과하여 텔레비전의 가시화면에 잡음이 나타나게 되었다. 따라서, 변속비 선택이 상기 변속비 선택식을 만족하더라도 또 다른 제약을 받게 되었다.However, in practice, the width of the noise can be quite wide depending on the transmission ratio selection before and after the vertical return period. If the width of the noise is too large, the noise appears on the visible screen of the television beyond the vertical return period. Accordingly, even if the speed ratio selection satisfies the speed ratio selection equation, it is further restricted.
또한, 수직동기신호 기간내에 잡음신호가 발생하게 되면 수직동기신호 픽업이 원활하지 못하게 되어 텔레비전 화면으로 모니터할 경우 화면이 상하로 떨리거나 수직동기가 무너지게 되므로, 이를 방지하기 위하여 변속재생시에 의사 수직동기신호를 만들에 실제의 수직동기신호가 위치한 곳에 강제로 삽입시키고 있다. 이를 파형도로 나타내면 제3(a)도, 제3(b)도에 도시한 바와 같은 것으로, 제3(a)도는 의사 수직동기신호 삽입전의 재생 영상신호로써 수직동기신호 부근에 많은 잡음신호가 발생하여 수직동기가 불안하게 됨을 알 수 있고, 제3(b)도는 상기 제3(a)도의 영상신호에 의사 수직동기신호를 삽입시킨 파형으로써 수직동기가 안정됨을 알 수 있다. 이를 실현시키기 위한 블록도는 제4도에 도시한 바와 같은 것으로, 헤드 절환신호 입력단자(P2)에 입력된 헤드 절환신호로 부터 실제의 수직동기신호 위치를 찾아 일정한 폭의 의사 수직동기신호를 발생하는 의사 수직동기신호 발생부(1)와, 재생 영상신호 입력단자(P1)에 입력된 재생 영상신호와 상기 의사 수직동기신호 발생부(1)의 의사 수직동기신호를 혼합하여 출력하는 동기신호 혼합회로(2)로 구성되어 있다.In addition, if a noise signal is generated within the vertical synchronization signal period, the vertical synchronization signal pickup is not smooth. When the monitor is monitored on a television screen, the screen may shake up or down or the vertical synchronization may collapse. In order to create a synchronization signal, it is forcibly inserted where the actual vertical synchronization signal is located. The waveform diagram is as shown in FIG. 3 (a) and FIG. 3 (b). FIG. 3 (a) is a reproduced video signal before insertion of the pseudo vertical sync signal, and a lot of noise signals are generated near the vertical sync signal. It can be seen that the vertical synchronization is unstable, and Figure 3 (b) is a waveform in which the pseudo vertical synchronization signal is inserted into the image signal of the third (a) it can be seen that the vertical synchronization is stable. The block diagram for realizing this is as shown in FIG. 4, and finds the actual vertical synchronous signal position from the head switching signal input to the head switching signal input terminal P 2 to find a pseudo vertical synchronous signal of a constant width. Synchronization which mixes the generated pseudo vertical synchronous signal generator 1 , the reproduced video signal input to the reproduced video signal input terminal P 1 , and the pseudo vertical synchronous signal generator 1, and outputs them. It consists of the signal mixing circuit 2.
그러나, 이러한 종래의 장치에 있어서는 수직동기 기간의 잡음폭이 넓게되거나, 잡음의 폭이 좁더라도 의사 수직동기신호의 인접한 곳에 잡음이 발생하게 되면 텔레비전 모니터의 수직동기 분리회로에서 잡음을 수직동기신호로 오판하는 경우가 발생되고, 따라서, 수직동기 분리회로에서는 실제 수직동기신호의 위치와 인접한 곳에 또 하나의 수직동기신호가 있는 것으로 판단하여 수직 귀선 동작이 한 필드내에 2번 일어나게 되므로 텔레비전 화면에서는 화면이 수직으로 심하게 떨리게 되고, 심한 경우에는 수직동기가 무너지는 결과를 초래하게 된다. 이는 영상트랙과 영상헤드를 매칭시키는 서보회로 및 주행계의 각 조정값들이 어긋나 있는 경우에는 쉽게 일어날 수 있는 현상이다.However, in such a conventional apparatus, when the noise width of the vertical synchronization period is wide or the noise is generated in the vicinity of the pseudo vertical synchronization signal even if the noise is narrow, the noise is converted into the vertical synchronization signal in the vertical synchronization separation circuit of the television monitor. In this case, the vertical synchronous separation circuit determines that there is another vertical synchronous signal adjacent to the position of the actual vertical synchronous signal, so that the vertical blanking operation occurs twice in one field. This will cause severe vertical shaking, and in extreme cases will result in the collapse of the vertical synchronization. This is a phenomenon that can easily occur when the respective adjustment values of the servo circuit and the traveling system that match the image track and the image head are shifted.
본 고안은 이러한 종래의 결점을 해결하기 위하여, 변속 재생시에 잡음이 많이 발생하는 수직동기신호 전후에 일정한 폭으로 잡음신호를 제거시키게 안출한 것으로, 이를 첨부된 본 고안의 회로도에 의하여 상세히 설명하면 다음과 같다.In order to solve the conventional drawback, the present invention is designed to remove the noise signal with a constant width before and after the vertical synchronizing signal which generates a lot of noise during shift reproduction, which will be described in detail with reference to the circuit diagram of the present invention. Same as
변속 재생시에 의사 수직동기신호 발생부(1)에서 의사 수직동기신호를 발생하여, 그를 동기신호 혼합회로(2)에서 재생 영상신호에 삽입하는 비디오 테이프 레코오더의 변속신호 처리장치에 있어서, 헤드 절환신호 입력단자(P2)를 일정시간 지연용 모노멀티(3),(4)를 각각 통하여 일정폭 펄스발생용 모노멀티(5),(6)의 입력측에 접속한 후 그의 출력측을 다이오드(D1)(D2)를 각각 통하여 접지저항(R3) 및 트랜지스터(TR1)의 베이스에 접속된 저항(R2)에 공통 접속하고, 재생 영상신호 입력단자(P1)를 저항(R1)을 통하여 콜렉터가 트랜지스터(TR3)의 콜렉터와 함께 전원(B+)에 공통 접속된 트랜지스터(TR2)의 베이스에 접속하여 그 접속점을 다이오드(D3)를 통하여 상기 트랜지스터(TR1)의 콜렉터에 접속하며, 전원(B+)에 저항(R5),(R6) 및 가변저항(VR7)을 직렬로 접속한 후 그 저항(R5)(R6)의 접속점을 상기 트랜지스터(TR3)의 베이스에 접속하고, 트랜지스터(TR2),(TR3)의 에미터를 접지저항(R4) 및 상기 동기신호 혼합회로(2)의 입력측에 공통 접속하여 구성한 것으로, 상기 트랜지스터(TR2),(TR3)는 트랜지스터(TR2)가 온되면, 트랜지스터(TR3)가 오프되고, 트랜지스터(TR2)가 오프되면 트랜지스터(TR3)가 온되게 저항(R1,R4-R6)의 값이 설정되어 있다.In the shift signal processing apparatus of a video tape recorder, a pseudo vertical synchronizing signal generating unit 1 generates a pseudo vertical synchronizing signal at the time of shift reproduction, and inserts the pseudo vertical synchronizing signal into the reproduced video signal by the synchronizing signal mixing circuit 2. The signal input terminal P 2 is connected to the input side of the constant width pulse generating monomultis 5 and 6 through the delay time monomultis 3 and 4, respectively, and then the output side thereof is a diode D. 1) (earth resistance through D 2), each (R 3) and a transistor (commonly connected, and the reproduced video signal input terminal to the resistor (R 2) connected to the base of TR 1) (P 1), the resistance (R 1 The collector is connected to the base of the transistor TR 2 , which is commonly connected to the power supply B + together with the collector of the transistor TR 3 , and its connection point is connected to the transistor TR 1 through the diode D 3 . Connect to the collector and connect resistors (R 5 ), (R 6 ) and variable resistor (VR 7 ) to the power supply (B + ). After the series connection, the connection point of the resistors R 5 and R 6 is connected to the base of the transistor TR 3 , and the emitters of the transistors TR 2 and TR 3 are connected to the ground resistance R 4 . and if it is to be constituted by a common connection to the input side of the sync signal mixing circuit 2, the transistor (TR 2), (TR 3) is a transistor (TR 2) is turned on, a transistor (TR 3) is turned off, the transistor ( When TR 2 ) is turned off, the values of the resistors R 1 , R 4- R 6 are set so that the transistor TR 3 is turned on.
이와 같이 구성된 본 고안의 작용 효과를 상세히 설명하면 다음과 같다.Referring to the effect of the present invention configured in this way in detail as follows.
회전 드럼으로 부터 제6(a)도에 도시한 바와 같이 발생된 헤드 절환신호가 헤드 절환신호 입력단자(P2)에 입력되어 일정시간 지연용 모노멀티(3),(4)의 입력측에 인가되면, 모노멀티(3)의 출력측에는 상기 헤드 절환신호의 상승구간(rising edge)에서 부터 일정시간(t1) 지연되어, 제6(b)도에 도시한 바와 같은 파형신호가 출력되고, 모노멀티(4)의 출력측에는 상기 헤드 절환신호의 하강구간(falling edge)에서 부터 일정시간(t2) 지연되어 제6(c)도에 도시한 바와 같은 파형신호가 출력되며, 이때의 일정시간(t1),(t2)은 가변저항(VR3),(VR4)의 저항값에 의해 결정된다.The head switching signal generated as shown in FIG. 6 (a) from the rotating drum is input to the head switching signal input terminal P 2 and applied to the input side of the monoliths 3 and 4 for delaying time. Then, the output of the mono multi 3 is delayed a predetermined time (t 1 ) from the rising edge of the head switching signal, and the waveform signal as shown in Fig. 6 (b) is output, and the mono On the output side of the multi (4) is delayed a predetermined time (t 2 ) from the falling edge (falling edge) of the head switching signal is output a waveform signal as shown in Fig. 6 (c), a fixed time ( t 1 ) and (t 2 ) are determined by resistance values of the variable resistors VR 3 and VR 4 .
이와 같이 모노멀티(3),(4)에서 출력된 신호는 일정폭 펄스발생용 모노멀티(5),(6)의 입력측에 인가되므로 그의 출력측에는 제6(d)도, 제6(e)도 에 도시한 바와 같이 일정시간(t3),(t4)동안 고전위 상태를 유지하는 일정폭의 펄스신호가 출력되고, 이때의 일정시간(t3),(t4)은 가변저항(VR5),(VR6)의 저항값에 의해 결정된다.In this way, the signals output from the monomulti (3), (4) is applied to the input side of the mono-multi (5), (6) for generating a constant width pulse, so that the sixth (d) and the sixth (e) certain period of time (t 3) as shown in Fig, (t 4) when the pulse signal of predetermined width to maintain the high potential state is output during this time a certain amount of time (t 3) of a, (t 4) is a variable resistor ( VR 5 ), (VR 6 ) is determined by the resistance value.
이와 같이 모노멀티(5),(6)에서 출력된 펄스신호는 다이오드(D1),(D2)를 각각 통하여 제6(f)도에 도시한 바와 같이 합해진 후 저항(R2)을 통해 트랜지스터(TR1)의 베이스에 수직 동기신호 부근의 잡음을 제거시키기 위한 게이트신호로써 인가된다. 이때의 게이트신호는 헤드 절환위치를 기준으로하여 수백 마이크로 초조정 가능하므로 실제의 수직동기신호 위치의 전후를 완전 카버(Cover)할 수 있게 된다. 즉, VHS방식의 테이프 패턴 규격에 의하여 수직동기신호와 영상 헤드 절환신호 사이의 위상차는 헤드 절환지점으로 부터 5-8H(1H≒63.5㎲) 떨어진 지점에 수직동기신호를 위치시킴을 감안하여 제6(f)도의 펄스위치는 모노멀티(3),(4)의 가변저항(VR3),(VR4)을 가변하여 실제의 수직동기신호 위치를 포함함은 물론 변속 재생시 잡음이 많이 발생되는 위치를 조정할 수 있게 되고, 또한, 잡음폭에 따라 제6(f)도의 펄스폭을 가변저항(VR5),(VR6)을 가변하여 조정할 수 있게 된다.As such, the pulse signals output from the monomulti 5 and 6 are summed as shown in FIG. 6 (f) through the diodes D 1 and D 2 , respectively, and then through the resistor R 2 . The base of the transistor TR 1 is applied as a gate signal for removing noise near the vertical synchronizing signal. At this time, since the gate signal can be adjusted several hundred microseconds based on the head switching position, the front and rear of the actual vertical synchronous signal position can be completely covered. That is, the phase difference between the vertical synchronous signal and the video head switching signal according to the VHS-type tape pattern standard is determined by placing the vertical synchronous signal at a position 5-8H (1H ≒ 63.5㎲) away from the head switching point. The pulse position of (f) is a variable resistance (VR 3 ), (VR 4 ) of the mono multi (3), (4) to include the actual vertical synchronous signal position, as well as a lot of noise during shift reproduction The position can be adjusted, and the pulse width of FIG. 6 (f) can be adjusted by varying the variable resistors VR 5 and VR 6 according to the noise width.
한편, 변속 재생시 제6(g)도에 도시한 바와 같이 픽업된 재생 영상신호가 재생 영상신호 입력단자(P2)에 입력되고 이 재생 영상신호는 저항(R1)을 통하여 트랜지스터(TR2)의 베이스에 인가된다. 이때, 상기 다이오드(D1),(D2)에서 합해진 신호가 트랜지스터(TR1)를 온시키므로 트랜지스터(TR2)의 베이스에 인가되는 재생 영상신호의 파형은 제6(h)도에 도시한 바와 같이 수직동기신호 부분에서의 잡음신호가 불랭킹되고, 이때, 트랜지스터(TR1)가 온되고 트랜지스터(TR2)가 오프되어 잡음신호가 불랭킹되는 동안은 트랜지스터(TR3)가 온되어 일정 레벨의 직류전압(V)이 제6(h)도에 점선으로 표시한 바와 같이 출력되고, 이 직류전압의 레벨은 가변저항(VR7)을 가변하여 조정하게 된다. 이와 같이 트랜지스터(TR2),(TR3)의 에미터에서 출력된 재생 영상신호는 동기신호 혼합회로(2)의 입력측에 인가된다.On the other hand, at the time of shift reproduction, as shown in FIG. 6 (g), the reproduced video signal picked up is input to the reproduced video signal input terminal P 2 , and the reproduced video signal is transmitted through the resistor R 1 through the transistor TR 2. Is applied to the base. At this time, since the signal summed by the diodes D 1 and D 2 turns on the transistor TR 1 , the waveform of the reproduced video signal applied to the base of the transistor TR 2 is shown in FIG. 6 (h). the noise signal in the vertical synchronizing signal portion and ranking fire, as, at this time, while the transistor (TR 1) is on and the transistor (TR 2) off which the noise signal non-ranking is a transistor (TR 3) on schedule DC voltage (V) of a level is outputted as shown by a broken line in claim 6 (h) also, the level of the DC voltage is adjusted by varying a variable resistor (VR 7). In this way, the reproduced video signal output from the emitters of the transistors TR 2 and TR 3 is applied to the input side of the synchronization signal mixing circuit 2.
또한, 이때 헤드 절환신호 입력단자(P2)에 입력된 헤드 절환신호에 의해 의사 수직동기신호 발생부(1)에서 발생된 의사 수직동기신호가 동기신호 혼합회로(2)에 입력되므로 트랜지스터(TR2),(TR3)의 에미터에서 출력된 재생 영상신호에 의사 수직동기신호가 삽입되어, 그의 출력측에는 제6(i)도에 도시한 바와 같이 수직 귀선기간에 잡음신호가 없는 깨끗한 영상신호가 영상신호 출력단자(Q)로 출력된다.At this time, since the pseudo vertical synchronous signal generated by the pseudo vertical synchronous signal generator 1 is input to the synchronous signal mixing circuit 2 by the head switching signal input to the head switching signal input terminal P 2 , the transistor TR 2 ) A pseudo vertical synchronization signal is inserted into the reproduced video signal output from the emitter of TR 3 , and on its output side, as shown in FIG. 6 (i), a clean video signal free of noise signal in the vertical return period. Is output to the video signal output terminal (Q).
이상에서와 같이 본 고안은 변속 재생시에 수직동기신호 부분의 잡음신호가 완전히 제거되고 의사 수직동기신호가 확실히 삽입되므로, 텔레비전의 수직동기 분리회로에서 잡음신호를 수직동기신호로 오판할 우려가 전혀 없게 되어 안정된 재생 화면을 제공할 수 있는 이점이 있게 된다.As described above, since the noise signal of the vertical synchronous signal portion is completely removed and the pseudo vertical synchronous signal is certainly inserted during shift reproduction, there is no fear of misjudged noise signal as a vertical synchronous signal in the vertical synchronous separation circuit of the television. Thus, there is an advantage of providing a stable playback screen.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019850009766U KR880002804Y1 (en) | 1985-07-29 | 1985-07-29 | Varying speed processor of a video tape recorder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019850009766U KR880002804Y1 (en) | 1985-07-29 | 1985-07-29 | Varying speed processor of a video tape recorder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870002872U KR870002872U (en) | 1987-03-19 |
| KR880002804Y1 true KR880002804Y1 (en) | 1988-07-30 |
Family
ID=19244365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019850009766U KR880002804Y1 (en) | 1985-07-29 | 1985-07-29 | Varying speed processor of a video tape recorder |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR880002804Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030050923A (en) * | 2001-12-19 | 2003-06-25 | 주식회사 엘지이아이 | Microwave oven |
-
1985
- 1985-07-29 KR KR2019850009766U patent/KR880002804Y1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030050923A (en) * | 2001-12-19 | 2003-06-25 | 주식회사 엘지이아이 | Microwave oven |
Also Published As
| Publication number | Publication date |
|---|---|
| KR870002872U (en) | 1987-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7805056B2 (en) | Methods and apparatus for providing cycles of normal and non normal phase in a color burst signal | |
| EP0096628B1 (en) | Apparatus for combining a video signal with graphics and text from a computer | |
| JPH0544235B2 (en) | ||
| EP0084241A2 (en) | Signal processing device and method for video tape recording | |
| US4691354A (en) | Vertical interval data blanker | |
| US4213149A (en) | Apparatus for preventing video tape duplication | |
| JPH0235510B2 (en) | ||
| KR880002804Y1 (en) | Varying speed processor of a video tape recorder | |
| US4562457A (en) | Sync generator, video processor | |
| US4612577A (en) | Video signal processor with selective clamp | |
| KR930002595B1 (en) | Tv-sync-signal processing apparatus | |
| EP0172572B1 (en) | Televison sync signal processing circuit | |
| KR930011507B1 (en) | Tv-receiver having gate pulse generator | |
| US4849830A (en) | Picture stabilizing circuit for generating a forced synchronizing signal | |
| KR880004356Y1 (en) | Synchronizing signal generating circuit of vtr | |
| KR900005143Y1 (en) | Vertical synchronizing stabilizing circuit | |
| JPS6324702Y2 (en) | ||
| KR940011875B1 (en) | Horizontal synchronizing signal separation circuit | |
| KR880001322Y1 (en) | Synchroniging signal generating circuit of a vtr | |
| JPS6333408Y2 (en) | ||
| KR850001845Y1 (en) | Vertical saw type wave control circuit | |
| KR890004240Y1 (en) | White noise extinguishment system | |
| JPS6011871B2 (en) | Queue signal insertion device | |
| KR890006633Y1 (en) | Position regulating circuit of forced synchronized signal of vcr | |
| PL112620B1 (en) | System for blanking of television signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19951226 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |