KR860001931Y1 - Broadcast signal detecting circuit - Google Patents

Broadcast signal detecting circuit Download PDF

Info

Publication number
KR860001931Y1
KR860001931Y1 KR2019840004753U KR840004753U KR860001931Y1 KR 860001931 Y1 KR860001931 Y1 KR 860001931Y1 KR 2019840004753 U KR2019840004753 U KR 2019840004753U KR 840004753 U KR840004753 U KR 840004753U KR 860001931 Y1 KR860001931 Y1 KR 860001931Y1
Authority
KR
South Korea
Prior art keywords
broadcast signal
circuit
signal
transistor
terminal
Prior art date
Application number
KR2019840004753U
Other languages
Korean (ko)
Other versions
KR850010540U (en
Inventor
박춘재
Original Assignee
삼성전자주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 정재은 filed Critical 삼성전자주식회사
Priority to KR2019840004753U priority Critical patent/KR860001931Y1/en
Publication of KR850010540U publication Critical patent/KR850010540U/en
Application granted granted Critical
Publication of KR860001931Y1 publication Critical patent/KR860001931Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

내용 없음.No content.

Description

텔레비젼의 방송신호 검출회로TV's Broadcast Signal Detection Circuit

본 고안의 회로도.Circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1,2,3 : 단자 R1,R2,R3: 저항1, 2, 3: terminal R 1, R 2, R 3 : Resistance

ㄱ,ㄴ,ㄷ,ㄹ : 지연회로 D1,D2,D3: 다이오드A, b, c, d: delay circuit D 1 , D 2 , D 3 : diode

Q1,Q2,Q3: 트랜지스터 가 : 제1감지회Q 1 , Q 2 , Q 3 : Transistor A: 1st sensing meeting

나 : 제2감지회로 다 : 구동회로B: second sensing circuit c: driving circuit

라 : 수평동기 펄스 감지부 마 : 게이트부D: Horizontal sync pulse detector E: Gate part

본 고안은 텔레비젼 방송 신호의 유무를 검출할 수 있는 텔레비젼의 방송 신호 검출회로에 관한 것이다.The present invention relates to a broadcast signal detection circuit of a television capable of detecting the presence or absence of a television broadcast signal.

종래에도 텔레비젼 방송 신호의 유무를 검출하여 방송 신호가 없는 경우에 텔레비젼의 전원을 차단시키는 여러가지 회로들이 제안되었다.Conventionally, various circuits have been proposed to detect the presence of a television broadcast signal and to cut off the power of the television when there is no broadcast signal.

그러나 종래에 방송 신호의 유무를 검출하는 회로는 플라이백 트랜스에서 유기되는 상태 신호와 비데오 동기신호를 비교하여 텔레비젼의 전원회로나 기타 회로들을 제어 하도록 구성하였으나 오동작이 많아 실용상에 문제점이 발생되는 것이었다.However, conventionally, a circuit for detecting the presence of a broadcast signal is configured to control a power supply circuit or other circuits of a television by comparing a status signal emitted from a flyback transformer and a video synchronization signal. .

본 고안은 이와 같은 점을 감안하여 비데오 수평 동기펄스와 자동 미조정 (Automatic Fine Tuning)전압을 비교하여 방송신호유무를 검출하되 자동 미조정전압의 최소치를 감지하는 제1감지회로와 자동미조정 전압의 최고치를 감지하는 제2감지회로를 구성시켜 방송신호의유무를 오동작 없이 검출하도록 한 것으로 이를 첨부도면에 의하여 상술하면 다음과 같다.In view of the above, the present invention compares the video horizontal sync pulse and the automatic fine tuning voltage to detect the presence of a broadcast signal, but detects the minimum value of the automatic fine tuning voltage. The second sensing circuit for detecting the highest value is configured to detect the presence or absence of a broadcast signal without malfunction. This will be described in detail with reference to the accompanying drawings.

본 고안의 자동 미조정 신호가 인가되는 단자(1)에는 저항(R1)을 통하여 지연회로(ㄱ)에서 트랜지스터(Q1)의 베이스측을 연결하고 그의 에미터측에는 제너다이오드 (ZD1)를 저항(R3)을 통하여 전원단자(B-)에 연결 구성한 후 에미터측에서 다이오드 (D1)를 연결 구성하여 제1감지회로(가)를 구성시키고 제2감지회로(나)는 단자(1)에서 저항(R2)을 통하여 제너다이오드(ZD2)에서 지연회로(ㄴ)와 트랜지스터(Q2)의 베이스측을 연결 구성한 후 트랜지스터(Q2)의 콜렉터측을 저항(R4)을 통하여 전원단자(B+)에 연결 구성하며 그 콜렉터측에 다이오드(D2)를 연결 구성한 것으로 제1감지부(가)나 제2감지부(나)의 어느 트랜지스터(Q1)(Q2)가 도통되어도 저항(R5)(R6)으로 분배한 후 에미터측에 다이오드(D3)를 연결시킨 트랜지스터(Q3)가 도통되도록 구동회로(다)를 구성한다.The terminal 1 to which the automatic fine adjustment signal of the present invention is applied is connected to the base side of the transistor Q 1 in the delay circuit a through the resistor R 1 , and the zener diode ZD 1 is connected to the emitter side thereof. After connecting to the power supply terminal B - through the resistor R 3 , the diode D 1 is connected on the emitter side to form the first sensing circuit (A), and the second sensing circuit (B) is connected to the terminal (1). ) Is configured to connect the delay circuit (b) and the base side of the transistor (Q 2 ) in the zener diode (ZD 2 ) through the resistor (R 2 ), and then the collector side of the transistor (Q 2 ) is connected through the resistor (R 4 ). It is connected to the power supply terminal (B + ), and the diode D 2 is connected to the collector side. Any transistor Q 1 (Q 2 ) of the first sensing unit (A) or the second sensing unit (B) Even when conducting, the driving circuit is conducted so that the transistor Q 3 having the diode D 3 connected to the emitter side after being distributed to the resistor R 5 and R 6 is conducted. We construct furnace.

또한 단자(2)에는 영상 신호가 인가되게 구성시키어 영상 신호속에 포함된 수평동기 펄스를 검출하는 수평동시 펄스감지부(라)는 지연회로(ㄷ)를 통하여 트랜지스터 (Q4)의 베이스측에 연결하고 저항(R7)(R8)(R9)으로 분배 시킨후 에미터측에는 전원단자(B+)에 연결 구성시킨 것으로 단자(2)에는 플라이백 트랜스의 수평동기 신호가 인가되게 구성시킬 수가 있는 것이다.In addition, the terminal 2 is configured to apply an image signal so that the horizontal simultaneous pulse detector D, which detects a horizontal synchronizing pulse included in the image signal, is connected to the base side of the transistor Q 4 through a delay circuit c. After distributing resistors (R 7 ) (R 8 ) (R 9 ), the emitter side is connected to the power supply terminal (B + ) .The terminal 2 can be configured to apply the horizontal synchronization signal of the flyback transformer. It is.

그리고 구동회로 (다)와 수평 동기 펄스 감지부(라)의 상태 신호를 비교하는 게이트부 (마)는 구동회로(다)에 인가되는 상태 신호가 지연회로(ㄹ)에서 앤드게이트 (AND)의 일측에 인가되게 구성하며 타측에는 수평동기펄스 감지부(라)의 트랜지스터 (Q4) 콜렉터측을 연결 구성시킨 것이다.In addition, the gate portion (e) for comparing the state signals of the driving circuit (c) and the horizontal sync pulse detector (d) has a state signal applied to the driving circuit (c) of the AND gate (AND) in the delay circuit (d). It is configured to be applied to one side and the other side is configured to connect the transistor (Q 4 ) collector side of the horizontal synchronous pulse detector (D).

도면 중 미설명 부호 D4는 피드백 시키기 위한 다이오드이며 각 지연회로(ㄱ)(ㄴ)(ㄷ)(ㄹ)는 저항과 콘덴서로서 구성시켜 시정수에 의하여 충방전되게 구성한 것이다.In the figure, reference numeral D 4 is a diode for feeding back, and each delay circuit (a) (b) (c) (d) is configured as a resistor and a capacitor to be charged and discharged by a time constant.

이와 같이 구성된 본 고안의 단자(1)에 인가되는 자동 미조정 신호의 상, 하한선 사이의 전압에서 제1감지부(가) 및 제2감지부 (나)가 구동하게 구성되어 있는 것으로, 제1감지부 (가)는 자동 미조정 신호 전압의 하한선(6V-4V) 전압에 의하여 트랜지스터(Q1)가 구동되며, 제2감지부 (나)는 자동 미조정 신호전압의 상하선(6V-8V) 전압에 의하여 트랜지스터(Q2)가 구동하는 것으로, 양감지부 전단에 저항과 콘덴서로 구성된 지연회로(ㄱ)(ㄴ)를 구성시켜 순간적인 전압에 의하여 제1, 제2감지부(가)(나)가 구동하지 않게 되는 것으로 일정시간 이상 공급되어 각 지연회로(ㄱ)(ㄴ)의 콘덴서를 충전 상태에서 트랜지스터(Q1)(Q2)를 정상적으로 구동하게 된다.The first sensing unit (a) and the second sensing unit (b) are configured to drive at a voltage between the upper and lower limits of the automatic fine adjustment signal applied to the terminal 1 of the present invention configured as described above. Transistor Q 1 is driven by the lower limit (6V-4V) voltage of the automatic fine adjustment signal voltage, and the second detector (B) is the upper and lower lines (6V-8V) of the automatic fine adjustment signal voltage. The transistor Q 2 is driven by a voltage, and a delay circuit (a) (b) consisting of a resistor and a capacitor is formed at the front of both sensing sections, and the first and second sensing sections (a) B) is not driven so that the transistors Q 1 and Q 2 are normally driven while the capacitors of the respective delay circuits a and b are charged.

따라서 방송 신호가 인가될 때에는 자동 미조정 회로에서 자동 미조정 신호 전압이 제1감지부(가)나 제2감지부(나)를 구동시키게 된다.Therefore, when the broadcast signal is applied, the automatic fine tuning signal voltage drives the first sensing unit (a) or the second sensing unit (b) in the automatic fine tuning circuit.

즉, 여기서 제너다이오드(ZD1)는 거의 전원단자(B+)정도의 제너전압이 설정되어 있는 것으로, 트랜지스터(Q1)가 도통하게 되면 인가되는 전원(B+)은 저항(R3) 및 제너다이오드(ZD1)를 통하여 흐르게 되므로 제2감지부(나)의 트랜지스터(Q2) 콜렉터측 저항(R4)에는 저전위 상태 전압이 인가하게 되며, 트랜지스터(Q2)가 도통할 때에는 전원(B+)이 거의 저항(R4)을 통하여 트랜지스터(Q2)의 콜렉터측으로 흐르게 되므로 트랜지스터(Q1)의 에미터측에 연결된 제너다이오드(ZD1)에는 설정 전압 이하로 전압이 인가되어 차단 상태를 유지하게 된다. 이와 같이 제1감지부(가)나 제2감지부(나)가 구동하게 되면 트랜지스터(Q3)의 베이스측은 저전위 상태 신호가 인가되므로, 구동회로(다)의 트랜지스터(Q3)가 도통되어 지연회로(ㄹ)를 통하여 앤드 게이트(AND)의 일측에 고전위 상태 신호를 인가시키게 되고 앤드 게이트(AND)의 타측에는 방송 신호의 영상 신호에 포함된 단자(2)에 수평동기 펄스(5)가 인가될때 지연회로(ㄷ)를 통하여 트랜지스터(Q4)를 도통시키어 고전위 상태 신호를 인가시키므로 방송 신호가 있을때만 앤드게이트(AND)의 출력은 고전위 상태를 유지하여 텔레비젼 방송신호가 인가된 것을 검출할 수가 있는 것이다.In other words, the zener diode ZD 1 has a zener voltage of approximately the power supply terminal B + . When the transistor Q 1 conducts, the applied power B + is applied to the resistor R 3 and to the zener diode ZD 1 . Since it flows through the zener diode ZD 1 , a low potential state voltage is applied to the transistor Q 2 of the second sensing unit ( b ) and the resistor R 4 of the second sensing unit ( b ), and when the transistor Q 2 is conducting, Since (B + ) almost flows through the resistor R 4 to the collector side of the transistor Q 2 , a voltage is applied to the zener diode ZD 1 connected to the emitter side of the transistor Q 1 below the set voltage so that the cutoff state Will be maintained. Thus, a first sensing unit (A) and the second sensor (B) is when the driven side of the base of the transistor (Q 3), so is the low potential state signal, the conduction and the transistor (Q 3) of the driver circuit (C) The high potential signal is applied to one side of the AND gate AND through the delay circuit r, and the horizontal synchronization pulse 5 is applied to the terminal 2 included in the video signal of the broadcast signal on the other side of the AND gate AND. Is applied to the transistor Q 4 through the delay circuit (c) to apply a high potential state signal. Therefore, only when there is a broadcast signal, the output of the AND gate (AND) maintains a high potential state so that a television broadcast signal is applied. Can be detected.

특히 본 고안은 자동 미조정 신호가 인가되는 제1감지부(가) 및 제2감지부(나)의 상태신호와 영상 신호의 수평동기 신호가 인가되는 수평동기 펄스감지부(라)의 상태 신호를 비교함으로써 방송신호의 유무를 판단할 수가 있는 것으로 튜닝부의 동조 전압으로 방송 신호를 검출하는 것보다 자동 미조정 신호 전압에 따라 검출함으로 오동작 없이 정확하게 방송 신호를 검출할 수 있는 효과가 있어 텔레비젼 방송신호를 검출하여 텔레비젼 전원을 차단하는 회로등의 제어 회로에 유용하게 쓰이는 텔레비젼 방송신호 검출 회로를 제공할 수가 있는 것이다.In particular, the present invention is a state signal of the first detection unit (a) and the second detection unit (b) to which the automatic fine adjustment signal is applied, and a state signal of the horizontal synchronization pulse detection unit (d) to which the horizontal synchronization signal of the image signal is applied. It is possible to judge the presence or absence of a broadcast signal by comparing the .By detecting the broadcast signal with the tuning voltage of the tuning part, it is possible to detect the broadcast signal accurately without malfunction by detecting it according to the automatic fine adjustment signal voltage. It is possible to provide a television broadcast signal detection circuit useful for a control circuit such as a circuit for detecting a power supply and shutting off a television power supply.

Claims (1)

자동 미조정 신호가 인가되는 단자(1)에 지연회로(ㄱ)(ㄴ)를 구성시킨 제1감지부(가)와 제2감지부(나)를 구성하여 구동회로(다)에 제어하게 구성시키며 수평동기 펄스가 인가되는 단자(2)에는 지연회로(ㄷ)를 구성시킨 수평동기 펄스 감지부(라)가 연결되어 지연회로(ㄹ)가 구성된 게이트(마)에서 두입력 신호를 비교하도록 구성한 텔레비젼의 방송 신호 검출 회로.The first sensing unit (a) and the second sensing unit (b) having the delay circuit (a) (b) formed at the terminal (1) to which the automatic fine adjustment signal is applied are configured to control the driving circuit (c). The horizontal synchronizing pulse detecting unit (D), which constitutes the delay circuit (c), is connected to the terminal (2) to which the horizontal synchronizing pulse is applied, so that the two input signals are compared at the gate (e) of the delay circuit (L). Broadcast signal detection circuit of television.
KR2019840004753U 1984-05-23 1984-05-23 Broadcast signal detecting circuit KR860001931Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019840004753U KR860001931Y1 (en) 1984-05-23 1984-05-23 Broadcast signal detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019840004753U KR860001931Y1 (en) 1984-05-23 1984-05-23 Broadcast signal detecting circuit

Publications (2)

Publication Number Publication Date
KR850010540U KR850010540U (en) 1985-12-30
KR860001931Y1 true KR860001931Y1 (en) 1986-08-16

Family

ID=19234916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019840004753U KR860001931Y1 (en) 1984-05-23 1984-05-23 Broadcast signal detecting circuit

Country Status (1)

Country Link
KR (1) KR860001931Y1 (en)

Also Published As

Publication number Publication date
KR850010540U (en) 1985-12-30

Similar Documents

Publication Publication Date Title
US5078476A (en) Automatic backlight on/off control apparatus for liquid crystal display television
US4831448A (en) Viewing distance sensor for television receiver
JPS62102676A (en) Television receiver with image extinguishing function
US4894719A (en) Synchronizing signal automatic selecting circuit
KR860001931Y1 (en) Broadcast signal detecting circuit
US4837621A (en) Mode discriminator for monitor
KR850000867A (en) Color tv receiver
US4652920A (en) Video image blanking signal generator
KR960030639A (en) Clamp pulse generating circuit
US4536683A (en) Horizontal phase shifter
KR860001644Y1 (en) T.v/video signal automatic modulation circuit
KR910019458A (en) TV signal processing unit
KR890003681Y1 (en) Horisoning synchronizing signal detecting circuit of video disc player
KR820001922Y1 (en) Power supply circuit
KR900010902Y1 (en) Synchronizing signal seperating circuit using fet
KR910005928Y1 (en) Tuning indicating circuit
KR900000375Y1 (en) Switching circuit of televideo
JPS5816791B2 (en) raster blanking circuit
KR900008226Y1 (en) White balance control circuit of moniter
KR900000566Y1 (en) Dc regenerating circuits of television
KR0164527B1 (en) Circuit for controlling input-polarity of synchronization signals
KR910004615Y1 (en) Power cut-off circuit
KR0127171Y1 (en) Image clamp circuit of a monitor
KR910003670Y1 (en) Vertical size compensating circuit
KR910008287Y1 (en) Jitter clear circuit of color tv

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19950726

Year of fee payment: 10

EXPY Expiration of term